CN103888141B - 流水线逐次比较模数转换器的自校准方法和装置 - Google Patents

流水线逐次比较模数转换器的自校准方法和装置 Download PDF

Info

Publication number
CN103888141B
CN103888141B CN201410140352.7A CN201410140352A CN103888141B CN 103888141 B CN103888141 B CN 103888141B CN 201410140352 A CN201410140352 A CN 201410140352A CN 103888141 B CN103888141 B CN 103888141B
Authority
CN
China
Prior art keywords
converter
gradual approaching
output
operational amplifier
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410140352.7A
Other languages
English (en)
Other versions
CN103888141A (zh
Inventor
李萌
谷东明
高洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410140352.7A priority Critical patent/CN103888141B/zh
Publication of CN103888141A publication Critical patent/CN103888141A/zh
Priority to PCT/CN2015/076070 priority patent/WO2015154671A1/zh
Application granted granted Critical
Publication of CN103888141B publication Critical patent/CN103888141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种流水线逐次逼近型模数转换器的自校准方法和装置，包括：第一级逐次逼近型模数转换器，用于完成输入信号的数据采集和模数转换，且被施加一个数字量已知的伪随机量；第二级逐次逼近型模数转换器；运算放大器，用于将第一级逐次逼近型模数转换器输出的残余信号放大并传送至第二级逐次逼近型模数转换器以进行模数转换；数字校准控制逻辑电路，用于根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准以控制运算放大器增益，并得到数据输出。通过上述方式，本发明能够实时调整运算放大器的增益，校准温度、电源电压等因素对增益的影响，从而提高ADC的有效精度。

Description

流水线逐次比较模数转换器的自校准方法和装置
技术领域
本发明涉及集成电路技术领域，特别是涉及一种流水线逐次比较模数转换器的自校准方法和装置。
背景技术
随着微电子工艺进入纳米级工艺，高速流水线模数转换器(Pipeline Analog toDigital Convertor，Pipeline ADC)在先进的纳米级工艺下正变得越来越难以实现，并且因其巨大的功耗、面积，正变得越来越不可接受。在这样的背景下，一种新型的将PipelineADC与逐次比较寄存器型(Successive Approximation Register，SAR)ADC相结合的技术被相应提出，它将Pipeline ADC单级中的FLASH ADC由SAR ADC替换，以降低功耗，减小面积。类似于Pipeline ADC，由于流水线逐次比较模数转换器(Pipeline SAR ADC)中也存在运算放大器，而运算放大器的增益以及运算放大器与比较器的失配会随着工艺温度发生漂移，从而影响精度。因此，需要通过校准的方式进行校准，以提高精度。
现有的Pipeline SAR ADC分为基于闭环技术的Pipeline SAR ADC和基于开环技术Pipeline SAR ADC。基于闭环的Pipeline SAR ADC依靠电容匹配实现运算放大器的增益的准确性，并配合相关校准技术可以实现较高的精度，但是其对运算放大器的速度要求会成倍提高，并会消耗更大的功耗。例如，如果用第一级的电容作为级间运算放大器的反馈，则运算放大器的放大比例依赖于电容的比值。因此在运算放大器的增益和带宽满足要求的条件下，运算放大器和电容的匹配程度决定了运算放大器的增益，但是其对运算放大器的速度提出了较高要求，即如果闭环放大倍数为8，则运算放大器的带宽需要为闭环工作带宽的8倍，因此其对运算放大器的工作带宽具有较高的要求，需要运算放大器工作在较高的带宽，难以实现。而基于开环的Pipeline SAR ADC可以更容易实现较高的速度，但运算放大器的增益会随着工艺角以及温度发生偏移，需要进行校准。
发明内容
本发明实施方式提供了一种流水线逐次比较模数转换器的自校准方法和装置，能够在后台校准中实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。
为解决上述技术问题，本发明第一方面提供一种流水线逐次比较模数转换器的自校准装置，包括：
第一级逐次逼近型模数转换器，用于完成输入信号的数据采集和模数转换，其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；
第二级逐次逼近型模数转换器；
运算放大器，连接在第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器之间，用于将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换；
数字校准控制逻辑电路，与第一级逐次逼近型模数转换器、第二级逐次逼近型模数转换器以及运算放大器连接，用于根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出。
结合第一方面的实现方式，在第一种可能的实现方式中，数字校准控制逻辑电路包括：
乘法器，用于将第一级逐次逼近型模数转换器的输出乘以第一级逐次逼近型模数转换器各位的权值，其中，权值包括运算放大器的增益偏差信息；
加法器，用于将乘法器的输出与第二级逐次逼近型模数转换器的输出进行相加；
减法器，用于将加法器的输出减去伪随机量的数字量得到校准后的数据并输出校准后的数据；
再量化单元，用于将校准后的数据施加权值进行再量化以得到再量化的第一级输出和第二级输出；
相关器，用于将再量化的第一级输出与伪随机量取相关；
冗余校正单元，用于将相关器的输出进行冗余校正；以及
运算器，用于对冗余校正单元的输出进行最小均方算法运算后得到收敛的权值，且乘法器输出的收敛的权值与第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制运算放大器的增益，并得到数据输出，其中，当冗余校正单元的输出为零时，则输出的校准后的数据即为循环校准后的输出。
结合第一方面第一种可能的实现方式，在第二种可能的实现方式中，第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，当冗余校正单元的输出为零时，权值收敛至一个特定值(W0)，其中，权值在环境条件变化时偏离特定值，需要进行循环校准，环境条件包括温度、工艺角以及电源。
结合第一方面第二种可能的实现方式，在第三种可能的实现方式中，如果权值小于特定值(W0)一定范围，则数字校准控制逻辑电路增大运算放大器的增益；如果权值大于特定值(W0)一定范围，则数字校准控制逻辑电路减小运算放大器的增益，其中一定范围是通过测试获取的。
结合第一方面的实现方式，在第四种可能的实现方式中，运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。
结合第一方面的实现方式，在第五种可能的实现方式中，第一级逐次逼近型模数转换器、第二级逐次逼近型模数转换器包括：
第一电容阵列，由多个电容所组成，其中，每个电容的第一端连接在一起，而每个电容的第二端分别通过一个对应的控制开关而连接至第一输入信号或者参考电平，参考电平包括共模电平、第一参考电平、或第二参考电平；
第二电容阵列，由多个电容所组成，与第一电容阵列具有相同的结构，其中，每个电容的第一端连接在一起，而每个电容的第二端分别通过一个对应的控制开关连接至第二输入信号或者参考电平；
第一逐次逼近型逻辑电路(SAR logic)，连接每一个控制开关并通过控制每一个控制开关将第一电容阵列和第二电容阵列中的每个电容的第二端连接至第一输入信号、第二输入信号或参考电平；
第一比较器，其中，第一比较器的第一输入端连接第一电容阵列中的每个电容的第一端，第一比较器的第二输入端连接第二电容阵列中的每个电容的第一端，而第一比较器的输出端连接第一逐次逼近型逻辑电路；
其中，当进行采样时，第一电容阵列中每个电容的第一端接第一输入信号，第二电容阵列中每个电容的第一端接第二输入信号，以进行底板采样；采样后，第一电容阵列和第二电容阵列中的每个电容的第一端接共模电平，第一比较器进行逐次比较，以使第一电容阵列和第二电容阵列中除最低位电容外的其它电容的第二端选择接第一参考电平或第二参考电平，第一电容阵列和第二电容阵列中的最低位电容的第二端被施加伪随机量。
结合第一方面第五种可能的实现方式，在第六种可能的实现方式中，第一级逐次逼近型模数转换器的第一电容阵列中每个电容的第一端还接运算放大器的第一端，第一级逐次逼近型模数转换器的第二电容阵列中每个电容的第一端还接运算放大器的第二端，以使运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器。
结合第一方面第六种可能的实现方式，在第七种可能的实现方式中，第一级逐次逼近型模数转换器还用于将其内部的第一电容阵列和第二电容阵列中的每个电容的第一端接共模电平，以进行采样、比较，调整第一比较器的失配，直至第一电容阵列和第二电容阵列中最高有效位电容的第二端接第一参考电平或第二参考电平的概率均为50％；
第二级逐次逼近型模数转换器还用于将其内部的第一电容阵列和第二电容阵列中的每个电容的第一端接共模电平，以进行采样、比较，调整其内部的第一比较器的失配，第一电容阵列和第二电容阵列中最高有效位电容的第二端接第一参考电平或第二参考电平的概率均为50％；
数字校准控制器还用于将第一级逐次逼近型模数转换器中的第一电容阵列和第二电容阵列中的每个电容接至共模电平，调整运算放大器的增益，使第一级逐次逼近型模数转换器的两种输出011…1和100…0经运算放大器和第二级逐次逼近型模数转换器后输出的偏差达到预设值。
为解决上述技术问题，本发明第二方面提供一种流水线逐次比较模数转换器的自校准方法，包括：通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；
通过运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换；
根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益。
结合第二方面的实现方式，在第一种可能的实现方式中，根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出的步骤包括：
将第一级逐次逼近型模数转换器的输出乘以第一级逐次逼近型模数转换器各位的权值并与第二级逐次逼近型模数转换器的输出进行相加，其中，所述权值包括所述运算放大器的增益偏差信息；
将相加获得的输出减去伪随机量的数字量得到校准后的数据并输出校准后的数据；
将校准后的数据施加权值进行再量化以得到再量化的第一级输出和第二级输出；
将再量化的第一级输出与伪随机量取相关并进行冗余校正，对冗余校正后的输出进行最小均方算法运算后得到收敛的权值，且收敛的权值再与第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制运算放大器的增益，并得到数据输出，其中，当冗余校准后的输出为零时，则输出的校准后的数据即为循环校准后的输出。
结合第二方面第一种可能的实现方式，在第二种可能的实现方式中，第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，当冗余校正后的输出为零时，权值收敛至一个特定值(W0)，其中，权值在环境条件变化时偏离特定值，需要进行循环校准，环境条件包括温度、工艺角以及电源。
结合第二方面第二种可能的实现方式，在第三种可能的实现方式中，如果权值小于特定值(W0)一定范围，则增大运算放大器的增益；如果权值大于特定值(W0)一定范围，则减小运算放大器的增益，其中一定范围是通过测试获取的。
结合第二方面的实现方式，在第四种可能的实现方式中，运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。
通过上述方案，本发明的有益效果是：本发明通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；第一级逐次逼近型模数转换器输出的残余信号通过运算放大器进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换；数字校准控制逻辑电路根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出，循环校准包括前台校准和后台校准，并在后台校准中实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明的第一实施例的流水线逐次比较模数转换器的自校准装置的结构示意图；
图2是本发明第一实施例的流水线逐次比较模数转换器的工作时序示意图；
图3是本发明第一实施例的第一级逐次逼近型模数转换器的结构示意图；
图4是本发明第一实施例的第二级逐次逼近型模数转换器的逐次比较模数转换示意图；
图5是本发明第一实施例的数字校准控制逻辑电路的结构示意图；
图6是本发明第一实施例的数字校准控制逻辑电路的循环校准示意图；
图7是本发明第二实施例的流水线逐次比较模数转换器的自校准装置的结构示意图；
图8是本发明第一实施例的流水线逐次比较模数转换器的自校准方法的流程示意图；
图9是本发明第一实施例的流水线逐次比较模数转换器的后台校准的方法示意图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
请参见图1，图1是本发明第一实施例的流水线逐次比较模数转换器的自校准装置的结构示意图。如图1所示，流水线逐次比较模数转换器的自校准装置10包括：第一级逐次逼近型模数转换器11、第二级逐次逼近型模数转换器12、运算放大器13以及数字校准控制逻辑电路14。Dout1为第一级逐次逼近型模数转换器11进行模数转换后的输出，Dout2为第二级逐次逼近型模数转换器12进行模数转换后的输出。运算放大器13为可编程的电阻式运算放大器。
在本发明实施例中，第一级逐次逼近型模数转换器11用于完成输入信号Vin的数据采集和对输入信号Vin中的部分进行模数转换。运算放大器13连接在第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12之间，用于将第一级逐次逼近型模数转换器11输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器12，以驱动第二级逐次逼近型模数转换器12对第一级逐次逼近型模数转换器11所输出的残余信号进行模数转换。其中第一级逐次逼近型模数转换器11被施加有一个数字量已知的伪随机量PN*Ta。数字校准控制逻辑电路14与第一级逐次逼近型模数转换器11、第二级逐次逼近型模数转换器12以及运算放大器13连接，用于根据第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12的输出以及伪随机量PN*Ta进行循环校准，以控制运算放大器13的增益，并得到数据输出。本发明通过数字校准控制逻辑电路14进行的循环校准包括前台校准和后台校准，并在后台校准中实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。
具体地，第一级逐次逼近型模数转换器11与第二级逐次逼近型模数转换器12的工作时序如图2，其中，T表示一个周期。如图2所示，在前1/4T内，第一级逐次逼近型模数转换器11进行采样，在后续1/2T内，第一级逐次逼近型模数转换器11进行逐次比较以进行模数转换，而在最后的1/4T内，运算放大器13将第一级逐次逼近型模数转换器11采样的残余信号传送至第二级逐次逼近型模数转换器12，即相当于第二级逐次逼近型模数转换器12进行采样操作。而在下一个周期，在其前3/4T内，第二级逐次逼近型模数转换器12将上个周期采样来的信号进行模数转换，依次类推。
在本发明实施例中，如图3所示，第一级逐次逼近型模数转换器11包括：第一逐次逼近型逻辑电路(SAR logic)111、第一比较器112、第一电容阵列113以及第二电容阵列114。其中，第一电容阵列113由多个电容所组成，如包括电容C0，C1，…，CMSB，其中，CMSB为最高位电容，C0为最低位电容。每个电容的第一端连接第一比较器112的第一端，并且还通过开关S1接地，而每个电容的第二端分别通过一个对应的控制开关而连接至第一输入信号Vin或者参考电平，其中，参考电平包括共模电平Vcm、第一参考电平+VR、或第二参考电平-VR。第二电容阵列114由多个电容所组成，与第一电容阵列113具有相同的结构。每个电容的第一端连接第一比较器112的第二端，并且还通过开关S2接地，而每个电容的第二端也分别通过一个对应的控制开关而连接至第二输入信号Vip或者上述参考电平；此外，第一电容阵列113的每个电容的第一端也分别连接至运算放大器13的第一端，而第二电容阵列114的每个电容的第一端也分别连接至运算放大器13的第二端。第一比较器112的输出端连接第一逐次逼近型逻辑电路111，而第一逐次逼近型逻辑电路111连接每一个控制开关并通过控制每一个控制开关而将第一电容阵列113和第二电容阵列114中的每个电容的第二端选择性地连接至第一输入信号Vin、第二输入信号Vip或参考电平中的任意一个。
在本发明实施例中，第一级逐次逼近型模数转换器11采用了基于共模电平的电容翻转模式，即采用底板进行采样。当第一级逐次逼近型模数转换器11进行采样时，开关S1和开关S2闭合，此时，第一电容阵列113中每个电容的第二端连接至第一输入信号Vin，而第二电容阵列114中每个电容的第二端连接至第二输入信号Vip，以进行底板采样。采样后，开关S1和开关S2断开，第一电容阵列113和第二电容阵列114中的每个电容的第二端连接至共模电平Vcm。第一级逐次逼近型模数转换器11中的第一比较器112进行逐次比较，即第一电容阵列113和第二电容阵列114中从最高位电容CMSB至低位电容C1进行逐位比较，由比较结果而决定第一电容阵列113和第二电容阵列114中的每个电容的第二端是向第一参考电平+VR进行翻转还是向第二参考电平-VR进行翻转，其中第一电容阵列113和第二电容阵列114中的每个电容的第二端的翻转方向是正好相反的，也就是说，如果第一电容阵列113中某位电容的第二端是向第一参考电平+VR翻转，则第二电容阵列114中对应位的电容的第二端是向第二参考电平-VR翻转。如此不断进行比较，直至最后一位。比较时，未进行比较的其它低位电容都是先连接在共模电平Vcm上的。最低位电容C0在采样时并不连接至输入信号，而是连接至第一参考电平+VR或者第二参考电平-VR，其由伪随机信号PN进行控制，这样便在信号输入端注入了一个LSB(Least Significant Bit，最低有效位)的伪随机信号PN。
因此，在比较完成后，第一电容阵列113和第二电容阵列114中除最低位电容C0外的其它电容的第二端分别选择性地连接第一参考电平+VR或者第二参考电平-VR，而第一电容阵列113和第二电容阵列114中的最低位电容C0的第二端上被施加伪随机信号PN。如此完成对输入信号的模数转换。此外，第一级逐次逼近型模数转换器11未进行模数转换的残余信号通过运算放大器13而传递至第二级逐次逼近型模数转换器12。
第二级逐次逼近型模数转换器12与第一级逐次逼近型模数转换器11的结构类似，其也包括如图3所示的各种元件，并采用与第一级逐次逼近型模数转换器11相同的方法而对运算放大器13所输出的放大的残余信号进行相关的模数转换。其中，图4为第二级逐次逼近型模数转换器12在某一时刻的状态示意图。
其中，两个电容阵列中，最左边为最高有效位(Most Significant Bit，MSB)。电容Catt为衰减电容，用于权值匹配以及调整共模电平的大小和电容阵列中总电容的大小。第二级逐次逼近型模数转换器12采样结束后，进行第一次比较：当MSB＝0，即Vip<Vin时，比较器122正输入端的电容阵列的最高有效位接Vref电平，而比较器122负输入端的电容阵列的最高有效位接0电平。而当MSB＝1，即Vip>Vin时，比较器122正输入端的的最高有效位接0电平，比较器122负输入端的电容阵列的最高有效位接Vref电平。如此比较器122正输入端的电容阵列和比较器122负输入端的电容阵列的最高有效位电容有一半向相反方向翻转。之后，依次不断重复上述过程直至最低位。可见，在本发明实施例中，仅使用了比较逻辑就可以实现模数转换，因此不会耗费很大的数字面积。
在本发明实施例中，为解决运算放大器13与第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12中的第一比较器112和比较器122的失配，需要进行校准，包括前台校准和后台校准。在前台校准中，第一级逐次逼近型模数转换器11将第一电容阵列113和第二电容阵列114中的每个电容的第二端接共模电平Vcm，即第一级逐次逼近型模数转换器11的输入信号为0，以进行采样、比较，调整第一比较器112的失配，具体地，不断对输入信号进行采样和比较，并统计最高有效位电容的第二端连接第一参考电平+VR或第二参考电平-VR的概率，不断调整第一比较器112失配校准的大小与方向，直至第一电容阵列113和第二电容阵列114中最高有效位电容的第二端接第一参考电平+VR或第二参考电平-VR的概率均为50％，则完成了第一级模转换器11的校准。同理，第二级逐次逼近型模数转换器12将比较器122正负输入端的两个电容阵列中的每个电容的第二端连接共模电平Vcm，即第二级逐次逼近型模数转换器12的输入信号为0，以进行采样和比较，调整第二比较器的失配，直至比较器122正负输入端的两个电容阵列中最高有效位电容的第二端接第一参考电平+VR或第二参考电平-VR的概率均为50％。然后，数字校准控制逻辑电路14将第一电容阵列113和第二电容阵列114中的每个电容接至共模电平Vcm，即输入信号为0，调整运算放大器13的增益，使第一级逐次逼近型模数转换器11会有两种输出011…1和100…0，经运算放大器13和第二级逐次逼近型模数转换器12后输出的偏差达到预设值。其中，011…1表示第一级逐次逼近型模数转换器的输出为’-0’，100…0表示第一级逐次逼近型模数转换器的输出为’+0’。如此就完成了前台校准，有利于提高ADC的有效精度，并且在前台校准中仅使用了比较逻辑。
后台校准请一并参阅图1和图5，其中图5描述了图1所示的数字校准控制逻辑电路14的具体结构。如图5所示，数字校准控制逻辑电路14包括：乘法器140、加法器141、减法器142、再量化单元143、相关器144、冗余校正单元145和运算器146。
后台校准中，乘法器140用于将第一级逐次逼近型模数转换器11的输出Dout1乘以第一级逐次逼近型模数转换器11各位的权值W，其中权值W包括运算放大器13的增益偏差信息等等。加法器141连接乘法器140和第二级模数转换器12的输出Dout2，以用于将乘法器140的输出与第二级逐次逼近型模数转换器12的输出Dout2进行相加。减法器142连接加法器141并接收伪随机量PN*Ta的数字量PN*Td，以用于将加法器141的输出减去伪随机量PN*Ta的数字量PN*Td后，得到校准后的数据并输出校准后的数据。其中，校准后的数据为取出注入的伪随机量PN*Ta后，还原的第一级逐次逼近型模数转换器11的输出。再量化单元143连接减法器142和运算器146，用于将校准后的数据施加权值W以进行再量化以得到再量化的第一级输出Dout1’和第二级输出Dout2’。相关器144接收再量化单元143所输出的再量化的第一级输出Dout1’，并将再量化的第一级输出Dout1’与伪随机信号PN取相关。冗余校正单元145连接相关器144，以将相关器144的输出进行冗余校正。运算器146连接冗余校正单元145，以对冗余校正单元145的输出进行最小均方算法运算后得到收敛的权值W，且乘法器140将该收敛的权值W与第一级逐次逼近型模数转换器11的输出相乘。重复上述过程以进行循环校准，以控制运算放大器13的增益，并得到数据输出。其中，权值W包括运算放大器13的增益偏差信息，当冗余校正单元145的输出为零时，则运算器146对冗余校正单元145的输出进行最小均方算法运算后得到的收敛的权值为特定值W0，而输出的校准后的数据即为循环校准后的输出。
在本发明实施例中，第一级逐次逼近型模数转换器11为权值小于2的逐次比较模数转换器，循环校准后第一级逐次逼近型模数转换器11收敛出各位的权值。第二级逐次逼近型模数转换器12采用标准的二进制权值。当冗余校正单元145的输出为零时，第一级逐次逼近型模数转换器11各位的权值W收敛至一个特定值W0。其中，第一级逐次逼近型模数转换器11中不同位的权值W收敛的特定值W0不一定相同。当权值W在环境条件变化时偏离特定值W0，则权值W需要进行循环校准，环境条件包括温度、工艺角以及电源等。如图6所示，如果权值W小于特定值W0至一定范围q，即权值W小于W0-q时，则数字校准控制逻辑电路14增大运算放大器13的增益。反之，如果权值W大于特定值W0至一定范围q，即权值W大于W0+q时，则数字校准控制逻辑电路14减小运算放大器13的增益，其中一定范围q是通过测试获取的。如此通过实时调整运算放大器13的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。
综上所述，在本发明实施例中，通过第一级逐次逼近型模数转换器11完成输入信号的数据采集和模数转换，其中，第一级逐次逼近型模数转换器11被施加有一个数字量已知的伪随机量，第一级逐次逼近型模数转换器11输出的残余信号通过运算放大器13进行放大并传送至第二级逐次逼近型模数转换器12，数字校准控制逻辑电路14根据第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12的输出以及伪随机量进行循环校准，以控制运算放大器13的增益，并得到数据输出，循环校准包括前台校准和后台校准，并在后台校准中实时调整运算放大器13的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。
图7是本发明第二实施例的流水线逐次比较模数转换器的自校准装置的结构示意图。如图7所示，流水线逐次比较模数转换器的自校准装置20包括第一模数转换器21、第二模数转换器22、运算放大器23以及数字校准控制逻辑电路24，具体的工作过程与图1相同，不再赘述。其中，运算放大器23可为电容式运算放大器，即采用电容编程进行相关的可编程校准的动态运算放大器。
请参见图8，图8为本发明第一实施例的流水线逐次比较模数转换器的自校准方法的流程示意图。如图8所示，流水线逐次比较模数转换器的自校准方法包括：
S10：通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量。
S11：通过运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换。
在本发明实施例中，前1/4周期内，通过第一级逐次逼近型模数转换器对输入信号进行采样，后续1/2周期内，通过第一级逐次逼近型模数转换器进行逐次比较以进行模数转换，最后1/4周期内通过运算放大器将第一级逐次逼近型模数转换器的残余信号转移至第二级逐次逼近型模数转换器，即通过第二级逐次逼近型模数转换器对第一级逐次逼近型模数转换器的残余信号进行采样。而在下一个周期，前3/4周期内通过第二级逐次逼近型模数转换器将上个周期采样来的信号进行模数转换。其中，运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。
S12：根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出。
在本发明实施例中，第一级逐次逼近型模数转换器第二级逐次逼近型模数转换器内部都包括比较器，并且比较器的两输入端各连接一个结构相同的电容阵列。第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器中的比较器都存在失配，运算放大器也存在失配，需要进行校准，校准包括前台校准和后台校准。其中，前台校准的校准过程与模数转换不能同时进行，不能校准由于环境变化引起的误差，而后台校准则可以校准由于环境变化引起的误差。
在S12中，如图9所示，后台校准包括：
S123：将第一级逐次逼近型模数转换器的输出乘以第一级逐次逼近型模数转换器各位的权值并与第二级逐次逼近型模数转换器的输出进行相加，其中，权值包括运算放大器的增益偏差信息。
在本发明实施例中，第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，循环校准后第一级逐次逼近型模数转换器收敛出各位的权值。第二级逐次逼近型模数转换器采用标准的二进制权值。
S124：将相加获得的输出减去伪随机量的数字量得到校准后的数据并输出校准后的数据。
其中，校准后的数据为取出注入的伪随机量后还原的第一级逐次逼近型模数转换器的输出。
S125：将校准后的数据施加权值进行再量化以得到再量化的第一级输出和第二级输出。
S126：将再量化的第一级输出与伪随机量取相关并进行冗余校正，对冗余校正后的输出进行最小均方算法运算后得到收敛的权值，且收敛的权值再与第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制运算放大器的增益，并得到数据输出；其中，当冗余校正后的输出为零时，则输出的校准后的数据即为循环校准后的输出。
在S126中，权值在环境条件变化时偏离特定值，需要进行循环校准，环境条件包括温度、工艺角以及电源等。当冗余校正后的输出为零时，第一级逐次逼近型模数转换器各位的权值收敛至一个特定值W0，当然不同位的权值收敛的特定值W0不一定相同。如果权值W小于特定值W0一定范围，则增大运算放大器13的增益。如果权值大于特定值W0一定范围，则减小运算放大器13的增益，其中一定范围是通过测试获取的。如此通过实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。
综上所述，本发明通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；连接在第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器之间的运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换；数字校准控制逻辑电路根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器13的增益，并得到数据输出，循环校准包括前台校准和后台校准，并实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (13)

1.一种流水线逐次比较模数转换器的自校准装置，其特征在于，所述装置包括：
第一级逐次逼近型模数转换器，用于完成输入信号的数据采集和模数转换，其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；
第二级逐次逼近型模数转换器；
运算放大器，连接在所述第一级逐次逼近型模数转换器和所述第二级逐次逼近型模数转换器之间，用于将所述第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至所述第二级逐次逼近型模数转换器，以驱动所述第二级逐次逼近型模数转换器进行模数转换；其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；
数字校准控制逻辑电路，与所述第一级逐次逼近型模数转换器、所述第二级逐次逼近型模数转换器以及所述运算放大器连接，用于根据所述第一级逐次逼近型模数转换器和所述第二级逐次逼近型模数转换器的输出以及所述伪随机量进行循环校准，以控制所述运算放大器的增益，并得到数据输出。
2.根据权利要求1所述的自校准装置，其特征在于，所述数字校准控制逻辑电路包括：
乘法器，用于将所述第一级逐次逼近型模数转换器的输出乘以所述第一级逐次逼近型模数转换器各位的权值，其中，所述权值包括所述运算放大器的增益偏差信息；
加法器，用于将所述乘法器的输出与所述第二级逐次逼近型模数转换器的输出进行相加；
减法器，用于将所述加法器的输出减去所述伪随机量的数字量得到校准后的数据并输出所述校准后的数据；
再量化单元，用于将所述校准后的数据施加所述权值进行再量化以得到再量化的第一级输出和第二级输出；
相关器，用于将所述再量化单元的第一级输出与所述伪随机量取相关；
冗余校正单元，用于将所述相关器的输出进行冗余校正；以及
运算器，用于对所述冗余校正单元的输出进行最小均方算法运算后得到收敛的所述权值，且所述乘法器输出的收敛的所述权值与所述第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制所述运算放大器的增益，并得到数据输出，其中，当所述冗余校正单元的输出为零时，则输出的所述校准后的数据即为循环校准后的输出。
3.根据权利要求2所述的装置，其特征在于，所述第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，当所述冗余校正单元的输出为零时，所述权值收敛至一个特定值(W0)，其中，所述权值在环境条件变化时偏离所述特定值，需要进行循环校准，所述环境条件包括温度、工艺角以及电源。
4.根据权利要求3所述的装置，其特征在于，如果所述权值小于所述特定值(W0)一定范围，则所述数字校准控制逻辑电路增大所述运算放大器的增益；如果所述权值大于特定值(W0)一定范围，则所述数字校准控制逻辑电路减小所述运算放大器的增益，其中所述一定范围是通过测试获取的。
5.根据权利要求1所述的装置，其特征在于，所述运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。
6.根据权利要求1所述的自校准装置，其特征在于，所述第一级逐次逼近型模数转换器与所述第二级逐次逼近型模数转换器分别包括：
第一电容阵列，由多个电容所组成，其中，每个电容的第一端连接在一起，而每个电容的第二端分别通过一个对应的控制开关而连接至第一输入信号或者参考电平，所述参考电平包括共模电平、第一参考电平、或第二参考电平；
第二电容阵列，由多个电容所组成，与所述第一电容阵列具有相同的结构，其中，每个电容的第一端连接在一起，而每个电容的第二端分别通过一个对应的控制开关连接至第二输入信号或者所述参考电平；
第一逐次逼近型逻辑电路(SAR logic)，连接每一个所述控制开关并通过控制每一个控制开关将所述第一电容阵列和所述第二电容阵列中的每个电容的第二端连接至所述第一输入信号、所述第二输入信号或所述参考电平；
第一比较器，其中，所述第一比较器的第一输入端连接所述第一电容阵列中的每个电容的第一端，所述第一比较器的第二输入端连接所述第二电容阵列中的每个电容的第一端，而所述第一比较器的输出端连接所述第一逐次逼近型逻辑电路；
其中，当进行采样时，所述第一电容阵列中每个电容的第一端接第一输入信号，所述第二电容阵列中每个电容的第一端接第二输入信号，以进行底板采样；采样后，所述第一电容阵列和所述第二电容阵列中的每个电容的第一端接共模电平，第一比较器进行逐次比较，以使所述第一电容阵列和所述第二电容阵列中除最低位电容外的其它电容的第二端选择接所述第一参考电平或所述第二参考电平，所述第一电容阵列和所述第二电容阵列中的最低位电容的第二端被施加所述伪随机量。
7.根据权利要求6所述的自校准装置，其特征在于，所述第一级逐次逼近型模数转换器的所述第一电容阵列中每个电容的第一端还接所述运算放大器的第一端，所述第一级逐次逼近型模数转换器的所述第二电容阵列中每个电容的第一端还接所述运算放大器的第二端，以使所述运算放大器将所述第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至所述第二级逐次逼近型模数转换器。
8.根据权利要求7所述的装置，其特征在于，
所述第一级逐次逼近型模数转换器还用于将其内部的所述第一电容阵列和所述第二电容阵列中的每个电容的第一端接共模电平，以进行采样、比较，调整所述第一比较器的失配，直至所述第一电容阵列和所述第二电容阵列中最高有效位电容的第二端接所述第一参考电平或所述第二参考电平的概率均为50％；
所述第二级逐次逼近型模数转换器还用于将其内部的所述第一电容阵列和所述第二电容阵列中的每个电容的第一端接共模电平，以进行采样、比较，调整其内部的所述第一比较器的失配，所述第一电容阵列和所述第二电容阵列中最高有效位电容的第二端接所述第一参考电平或所述第二参考电平的概率均为50％；
所述数字校准控制器还用于将所述第一级逐次逼近型模数转换器中的所述第一电容阵列和所述第二电容阵列中的每个电容接至共模电平，调整所述运算放大器的增益，使所述第一级逐次逼近型模数转换器的两种输出011…1和100…0经所述运算放大器和所述第二级逐次逼近型模数转换器后输出的偏差达到预设值。
9.一种流水线逐次比较模数转换器的自校准方法，其特征在于，所述方法包括：
通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；
通过运算放大器将所述第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动所述第二级逐次逼近型模数转换器进行模数转换；
根据所述第一级逐次逼近型模数转换器和所述第二级逐次逼近型模数转换器的输出以及所述伪随机量进行循环校准，以控制所述运算放大器的增益，并得到数据输出。
10.根据权利要求9所述的自校准方法，其特征在于，所述根据所述第一级逐次逼近型模数转换器和所述第二级逐次逼近型模数转换器的输出以及所述伪随机量进行循环校准，以控制所述运算放大器的增益，并得到数据输出的步骤包括：
将所述第一级逐次逼近型模数转换器的输出乘以所述第一级逐次逼近型模数转换器各位的权值并与所述第二级逐次逼近型模数转换器的输出进行相加，其中，所述权值包括所述运算放大器的增益偏差信息；
将相加获得的输出减去所述伪随机量的数字量得到校准后的数据并输出所述校准后的数据；
将所述校准后的数据施加所述权值进行再量化以得到再量化的第一级输出和第二级输出；
将所述再量化的第一级输出与所述伪随机量取相关并进行冗余校准，对冗余校准后的输出进行最小均方算法运算后得到收敛的所述权值，且所述收敛的所述权值再与所述第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制所述运算放大器的增益，并得到数据输出，其中，当所述冗余校准后的输出为零时，则输出的所述校准后的数据即为循环校准后的输出。
11.根据权利要求10所述的方法，其特征在于，所述第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，当所述冗余校准后的输出为零时，所述权值收敛至一个特定值(W0)，其中，所述权值在环境条件变化时偏离所述特定值，需要进行循环校准，所述环境条件包括温度、工艺角以及电源。
12.根据权利要求11所述的方法，其特征在于，如果所述权值小于所述特定值(W0)一定范围，则增大所述运算放大器的增益；如果所述权值大于特定值(W0)一定范围，则减小所述运算放大器的增益，其中所述一定范围是通过测试获取的。
13.根据权利要求9所述的自校准方法，其特征在于，所述运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。
CN201410140352.7A 2014-04-09 2014-04-09 流水线逐次比较模数转换器的自校准方法和装置 Active CN103888141B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410140352.7A CN103888141B (zh) 2014-04-09 2014-04-09 流水线逐次比较模数转换器的自校准方法和装置
PCT/CN2015/076070 WO2015154671A1 (zh) 2014-04-09 2015-04-08 流水线逐次比较模数转换器的自校准方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410140352.7A CN103888141B (zh) 2014-04-09 2014-04-09 流水线逐次比较模数转换器的自校准方法和装置

Publications (2)

Publication Number Publication Date
CN103888141A CN103888141A (zh) 2014-06-25
CN103888141B true CN103888141B (zh) 2017-10-27

Family

ID=50956881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410140352.7A Active CN103888141B (zh) 2014-04-09 2014-04-09 流水线逐次比较模数转换器的自校准方法和装置

Country Status (2)

Country Link
CN (1) CN103888141B (zh)
WO (1) WO2015154671A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888141B (zh) * 2014-04-09 2017-10-27 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN104168025B (zh) * 2014-08-25 2017-06-06 西安交通大学 一种电荷式流水线逐次逼近型模数转换器
CN104320141B (zh) * 2014-10-21 2017-11-14 华南理工大学 一种低功耗12位流水线式逐次逼近模数转换器
US9525428B2 (en) * 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
KR20170005286A (ko) * 2015-07-02 2017-01-12 삼성전자주식회사 두 단계의 디지털-아날로그 변환을 수행하는 터치 처리 회로 및 터치 스크린 시스템
CN105071813B (zh) * 2015-08-24 2018-10-19 合肥工业大学 应用于流水线—逐次逼近模拟数字转换器的两级结构
CN105610444A (zh) * 2015-12-22 2016-05-25 成都华微电子科技有限公司 电容线性度自动校正的模数转换器
US9608655B1 (en) * 2016-02-09 2017-03-28 Analog Devices, Inc. ADC background calibration with dual conversions
CN106027050B (zh) * 2016-04-19 2019-07-23 中科威发半导体（苏州）有限公司 一种使用开环增益级的流水线逐次逼近式模数转换器
US10476456B2 (en) * 2016-10-04 2019-11-12 Mediatek Inc. Comparator having a high-speed amplifier and a low-noise amplifier
CN108075776A (zh) * 2016-11-17 2018-05-25 上海华虹挚芯电子科技有限公司 复合型模数转换器
CN108736890B (zh) * 2017-04-19 2021-11-12 中芯国际集成电路制造(上海)有限公司 一种逐次逼近型模数转换器及电子装置
CN107395201B (zh) * 2017-07-24 2020-03-17 电子科技大学 一种基于电压域与时域结合量化的流水线逐次逼近adc
CN107395204A (zh) * 2017-08-21 2017-11-24 中国电子科技集团公司第二十四研究所 一种基于被动残差传递的Flash‑SAR结构ADC
US10437514B2 (en) * 2017-10-02 2019-10-08 Micron Technology, Inc. Apparatuses and methods including memory commands for semiconductor memories
CN107786206B (zh) * 2017-11-29 2024-02-02 四川知微传感技术有限公司 一种Pipeline SAR-ADC系统
CN109995368B (zh) * 2017-12-29 2023-06-02 钜泉光电科技(上海)股份有限公司 一种逐次逼近型的模数转换器
CN108233932B (zh) * 2018-02-01 2020-05-26 中国电子科技集团公司第二十四研究所 适用于高速流水线adc的比较器电路
CN109084931B (zh) * 2018-07-19 2020-05-01 电子科技大学 一种传感器失调校准方法
CN109309500B (zh) * 2018-08-09 2020-09-08 西安电子科技大学 一种混合型模数转换器及其量化方法
CN108832928B (zh) * 2018-09-10 2023-09-05 江南大学 一种sar adc电容阵列的共模电压校正电路及其校正方法
CN113016140A (zh) * 2018-11-16 2021-06-22 华为技术有限公司 一种误差校正方法及时间交织模数转换器
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
CN109660259B (zh) * 2018-12-14 2022-09-13 福建工程学院 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
JP2020188454A (ja) * 2019-05-07 2020-11-19 旭化成エレクトロニクス株式会社 逐次比較型ａｄ変換器及びパイプライン型ａｄ変換器
CN110572158B (zh) * 2019-10-16 2022-08-30 合肥工业大学 逐次逼近型adc的电容阵列电路及其电容开关控制方法
CN110971235B (zh) * 2019-10-29 2022-11-15 东南大学 一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法
CN110880934B (zh) * 2019-12-06 2023-05-26 清华大学深圳国际研究生院 一种逐次逼近型模数转换器及校准方法
CN111294051B (zh) * 2020-02-18 2023-04-25 上海交通大学 一种基于逐次逼近型模数转换器的自动调节增益放大电路
CN111740740B (zh) * 2020-06-22 2022-06-21 同济大学 流水线型逐次逼近模数转换器后台增益校准电路和方法
CN111740741B (zh) * 2020-07-23 2020-12-08 杭州城芯科技有限公司 一种流水线型adc电容失配校准电路及方法
CN111970006B (zh) * 2020-08-05 2022-06-03 北京航空航天大学 循环式的模数转换器
CN112272026B (zh) * 2020-11-12 2022-01-14 北京智芯微电子科技有限公司 逐次逼近式模拟数字转换器系统
CN113285718B (zh) * 2021-04-09 2023-04-07 西安电子科技大学 一种传感器模拟前端电路
CN113364461B (zh) * 2021-06-24 2024-05-03 苏州磐启微电子有限公司 一种待测芯片的模数转换校准方法及系统
CN113595550B (zh) * 2021-07-13 2023-07-25 上海交通大学 一种含数字校准的逐次逼近模数转换器
CN113572475A (zh) * 2021-09-23 2021-10-29 微龛(广州)半导体有限公司 循环转换sar adc电路、sar adc方法
CN114050827B (zh) * 2021-11-17 2024-03-19 东南大学 应用于电容三段式逐次逼近型模数转换器的数字校准方法
CN114124089B (zh) * 2021-11-22 2024-04-26 西安交通大学 一种四阶噪声整形流水线逐次逼近模数转换器
CN114095022B (zh) * 2021-11-24 2024-04-23 复旦大学 基于机器学习的分裂流水线逐次逼近模数转换器校准方法
CN116170021A (zh) * 2021-11-24 2023-05-26 深圳市中兴微电子技术有限公司 流水线逐次逼近型模数转换器、集成电路和电子设备
CN114244359B (zh) * 2021-12-22 2023-01-10 厦门半导体工业技术研发有限公司 一种模数转换器的校准方法、校准模块及模数转换器
CN114499529B (zh) * 2022-04-01 2022-07-19 浙江地芯引力科技有限公司 模拟数字转换器电路、模拟数字转换器及电子设备
CN115940949B (zh) * 2022-12-14 2023-07-25 合肥健天电子有限公司 分裂电容结构逐次逼近模数转换器校准电路及方法
CN115642915B (zh) * 2022-12-23 2023-04-07 南京航空航天大学 一种流水线逐次逼近型adc位权校准系统和方法
CN117388813B (zh) * 2023-12-07 2024-02-27 江苏思远集成电路与智能技术研究院有限公司 一种提高全双工收发芯片收发隔离度校准方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929796A (en) * 1997-04-29 1999-07-27 National Semiconductor Corporation Self-calibrating reversible pipeline analog to digital and digital to analog converter
CN101355363A (zh) * 2007-07-23 2009-01-28 联发科技股份有限公司 流水线式模数转换器以及增益误差校正方法
CN102324940A (zh) * 2011-06-29 2012-01-18 中国电子科技集团公司第二十四研究所 可校正有限增益误差的乘法型数模转换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124818A (en) * 1998-10-21 2000-09-26 Linear Technology Corporation Pipelined successive approximation analog-to-digital converters
CN101854174B (zh) * 2010-05-18 2012-04-18 上海萌芯电子科技有限公司 一种流水线型模数转换器及其子转换级电路
CN102723949B (zh) * 2012-06-20 2017-02-22 合肥工业大学 一种适用于流水线型模数转换器的数字后台校正方法
CN103888141B (zh) * 2014-04-09 2017-10-27 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929796A (en) * 1997-04-29 1999-07-27 National Semiconductor Corporation Self-calibrating reversible pipeline analog to digital and digital to analog converter
CN101355363A (zh) * 2007-07-23 2009-01-28 联发科技股份有限公司 流水线式模数转换器以及增益误差校正方法
CN102324940A (zh) * 2011-06-29 2012-01-18 中国电子科技集团公司第二十四研究所 可校正有限增益误差的乘法型数模转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于终端电容复用开关策略的11位逐次逼近型ADC的研究与设计;秦琳;《中国优秀硕士学位论文全文数据库 信息科技辑》;20120715;正文第50-54页，图4.12-4.13 *
流水线模数转换器后台数字校正算法研究;吴楚斌;《万方数据库知识服务平台》;20140331;正文第11页第2段，第29-39页，图2.7，图4.2-4.6 *

Also Published As

Publication number Publication date
CN103888141A (zh) 2014-06-25
WO2015154671A1 (zh) 2015-10-15

Similar Documents

Publication Publication Date Title
CN103888141B (zh) 流水线逐次比较模数转换器的自校准方法和装置
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN103281083B (zh) 带数字校正的逐次逼近全差分模数转换器及其处理方法
TWI509997B (zh) 資料轉換電路及其方法
CN101222230B (zh) 可校准电容失配和有限增益误差的流水线型模数转换器
CN107994903A (zh) 模数转换电路及流水线模数转换器
CN104158546B (zh) 一种单端转换逐次逼近结构的adc电路
CN107070455A (zh) 混合逐次逼近型寄存器模数转换器及执行模数转换的方法
CN104467856B (zh) 一种高能效电容阵列逐次逼近型模数转换器及其转换方法
CN103762982B (zh) 一种模数转换器的电容失配快速校准电路及校准方法
CN106921392B (zh) 具有输入信号预比较与电荷重分配的流水线模数转换器
CN106357268B (zh) 一种adc内比较器延时校正电路、方法及adc
KR102017310B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN109150181A (zh) 一种自校准的12bit SAR ADC结构及自校准方法
CN101888246B (zh) 具有误差校准功能的电荷耦合流水线模数转换器
CN104467857B (zh) 逐次逼近模数转换器系统
CN104320141A (zh) 一种低功耗12位流水线式逐次逼近模数转换器
CN103746694B (zh) 一种应用于两步式积分型模数转换器的斜坡转换电路
CN104467846B (zh) 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN103490780B (zh) 用于执行比较器后台校准的装置和方法
CN106788429A (zh) 基于电荷域信号处理的dac失调误差校准电路
CN107248864A (zh) 基于权重校准的高精度模数转换器及转换方法
CN104467845B (zh) 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN102970037B (zh) 一种电流源自校准电路
US9197231B1 (en) Systems and methods for data conversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant