CN113572475A - 循环转换sar adc电路、sar adc方法 - Google Patents

循环转换sar adc电路、sar adc方法 Download PDF

Info

Publication number
CN113572475A
CN113572475A CN202111111399.7A CN202111111399A CN113572475A CN 113572475 A CN113572475 A CN 113572475A CN 202111111399 A CN202111111399 A CN 202111111399A CN 113572475 A CN113572475 A CN 113572475A
Authority
CN
China
Prior art keywords
digital
analog conversion
conversion unit
sar adc
residual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111111399.7A
Other languages
English (en)
Inventor
刘森
李建平
段花花
班桂春
罗建富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co Ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co Ltd filed Critical Micro Niche Guangzhou Semiconductor Co Ltd
Priority to CN202111111399.7A priority Critical patent/CN113572475A/zh
Publication of CN113572475A publication Critical patent/CN113572475A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种循环转换SAR ADC电路、SAR ADC方法，包括：第一采样开关、第二采样开关、第一数模转换单元、第二数模转换单元、残差信号放大反馈单元、比较器及SAR控制逻辑单元。与传统SAR ADC电路架构相比，本发明使用循环转换的方法，反复利用低位数SAR ADC，避开高精度SAR ADC转换需要大量数目的DAC电容以及高精度比较器的设计难题；通过对残差信号放大，降低比较器设计的复杂程度，通过循环转换，减少电容数量，增加单位电容面积满足高精度的匹配要求，比传统SAR ADC电路架构的电容总面积小。

Description

循环转换SAR ADC电路、SAR ADC方法
技术领域
本发明涉及集成电路设计领域，特别是涉及一种循环转换SAR ADC电路、SAR ADC方法。
背景技术
逐次逼近（Successive Approximation，SAR）ADC是一种应用非常广的ADC，特别是针对一些高速高精度低功耗的应用。而随着工艺节点向纳米级的推进，SAR ADC的优势越来越明显，因为其内部主要是电容和比较器以及一些逻辑开关构成，使得面积逐渐变小而精度更容易提高，功耗也可以进一步压缩。
随着应用需求的发展，信号测量精度要求越来越准，信号转换速度要求越来越高，ADC的速度和精度也在不断刷新，芯片面积也要求越来越小，因此，高速高精度低成本SARADC成为ADC研究的一个重要课题。传统SAR ADC主体模块包括：采样保持单元、DAC 、比较器、SAR控制逻辑单元。其中DAC 和比较器的设计决定了芯片的面积、精度、速度，SAR逻辑主要是数字电路，因为其可以不考虑电压摆幅，可以用低压器件来实现数字电路设计，其速度和面积都相对不占主导因素。基于此，如果目的是要实现一个高速高精度ADC，主要突破点应集中在DAC和比较器上。
DAC的面积大小取决于精度要求，如果实现一个N-bit SAR ADC，假设使用上级板采样方式和二进制CDAC电容阵列排列方式，最终需要的单位电容Cu个数为2N-1而且如果要保证一定的匹配精度，单位电容的尺寸又不能取太小(单位电容的匹配正比于电容面积的倒数)。换而言之，如果每提高1bit，电容的总面积就要翻一倍，12bit SAR ADC单位电容总数为2048个, 16bit SAR ADC电容的总个数为32768个，此数目是非常的庞大，而且16bit的匹配更加苛刻，单位电容不能取太小，导致电容面积主导了整个ADC的面积。随着技术的发展，人们提出了新的架构来解决电容如此大的问题比如引入桥接电容架构，但是匹配问题依然存在，单个电容依然不能取太小，而且在设计超过12bit 精度的SAR ADC时，DAC必须经过校准，这又提高了单颗ADC芯片的成本。
另一方面，比较器的设计主要是解决噪声，精度和速度问题，其要求在短时间内快速识别很微弱的输入信号，设计难度也是相当高，一般是使用多级设计加上自动校零，其架构比较复杂。因此，设计一个高速高精度SAR ADC必须综合考虑，同时解决上述两个问题，方能成功。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种循环转换SAR ADC电路、SAR ADC方法，用于解决现有技术中数模转换单元中单位电容随输出精度每升高1bit电容面积翻一倍及比较器噪声、精度和速度问题。
为实现上述目的及其他相关目的，本发明提供一种循环转换SAR ADC电路，包括：
第一采样开关、第二采样开关、第一数模转换单元、第二数模转换单元、残差信号放大反馈单元、比较器及SAR控制逻辑单元，其中：
所述第一采样开关用于接收差分信号的正端输入；
所述第二采样开关用于接收差分信号的负端输入；
所述第一数模转换单元连接于所述第一采样开关及所述残差信号放大反馈单元的第一输出端，用于数模转换；
所述第二数模转换单元连接于所述第二采样开关及所述残差信号放大反馈单元的第二输出端，用于数模转换；
所述残差信号放大反馈单元连接于所述第一数模转换单元及所述第二数模转换单元的输出端，用于对所述第一数模转换单元及所述第二数模转换单元输出的残差信号进行采样和放大，并分别反馈至所述第一数模转换单元及所述第二数模转换单元的输入端；
所述比较器的第一输入端连接于所述第一数模转换单元的输出端，第二输入端连接于所述第二数模转换单元的输出端，用于对所述第一数模转换单元及所述第二数模转换单元的输出信号进行比较，并输出比较结果；
所述SAR控制逻辑单元连接于所述比较器的输出端，基于所述比较结果输出数字信号并产生所述第一数模转换单元及所述第二数模转换单元的切换控制信号。
优选地，所述残差信号放大反馈单元包括：第一残差采样开关、第二残差采样开关、可编程增益放大器、第一反馈开关、第二反馈开关、第一残差信号采样电容及第二残差信号采样电容；所述可编程增益放大器的第一输入端经由所述第一残差采样开关连接所述第一数模转换单元的输出端，第二输入端经由所述第二残差采样开关连接所述第二数模转换单元的输出端，第一输出端经由所述第一反馈开关连接所述第一数模转换单元的输入端，第二输出端经由所述第二反馈开关连接所述第二数模转换单元的输入端；所述可编程增益放大器的第一输入端与第一输出端同相，第二输入端与第二输出端同相；所述第一残差信号采样电容的上极板连接所述可编程增益放大器的第一输入端，下极板连接参考地；所述第二残差信号采样电容的上极板连接所述可编程增益放大器的第二输入端，下极板连接参考地。
优选地，所述可编程增益放大器的放大倍数为2L，其中，L为所述循环转换SAR ADC电路的位数。
优选地，所述第一残差采样开关与所述第二残差采样开关同步导通，同步断开；所述第一反馈开关与所述第二反馈开关同步导通，同步断开。
优选地，所述第一数模转换单元与所述第二数模转换单元均包括第一电容及L-1个权重位电容；所述第一电容的上极板连接于对应采样开关与所述比较器输入端之间，下极板连接参考地；各所述权重位电容的上极板连接于对应采样开关与所述比较器输入端之间，下极板分别通过一切换开关连接正相参考电压、反相参考电压或共模电压；各所述权重位电容的权重从低到高以2为等比系数依次递增，其中，L为所述循环转换SAR ADC电路的位数。
优选地，所述循环转换SAR ADC电路的位数小于等于8bit。
优选地，所述循环转换SAR ADC电路的输出精度=所述循环转换SAR ADC电路的位数+所述循环转换SAR ADC电路的位数×循环转换次数。
本发明还提出一种SAR ADC方法，所述SAR ADC方法基于所述SAR ADC电路实现，至少包括：
基于所述第一采样开关及所述第二采样开关将差分信号采样至所述第一数模转换单元及所述第二数模转换单元，然后进行逐次逼近转换，输出第一组数字信号，同时得到第一残差信号；
基于所述第一残差采样开关及所述第二残差采样开关对所述第一残差信号进行采样，并基于所述可编程增益放大器对采样到的所述第一残差信号进行放大；
基于所述第一反馈开关及所述第二反馈开关，将放大后的所述第一残差信号反馈至所述第一数模转换单元及所述第二数模转换单元，并进行逐次逼近转换，输出第二组数字信号，同时得到第二残差信号；
基于所述第一残差采样开关及所述第二残差采样开关对所述第二残差信号进行采样，并基于所述可编程增益放大器对采样到的所述第二残差信号进行放大；
基于所述第一反馈开关及所述第二反馈开关，将放大后的所述第二残差信号反馈至所述第一数模转换单元及所述第二数模转换单元，并进行逐次逼近转换，输出第三组数字信号，同时得到第三残差信号；
重复对得到的残差信号进行放大、反馈及逐次逼近转换操作，其中所述放大、反馈及逐次逼近转换操作为一次完整的循环转换；
当达到设定的所述循环转换次数，结束循环转换，依次拼接各组数字信号，完成所述SAR ADC的一次完整转换。
如上所述，本发明的一种循环转换SAR ADC电路、芯片及SAR ADC方法，具有以下有益效果：
1、与传统SAR ADC电路架构相比，本发明使用循环转换的方法，反复利用低位数SAR ADC，避开高精度SAR ADC转换需要大量数目的DAC电容以及高精度比较器的设计难题。
2、通过对残差信号放大，降低比较器设计的复杂程度，通过循环转化，减少电容数量，增加单位电容面积满足高精度的匹配要求，比传统SAR ADC电路架构的电容总面积小。
附图说明
图1显示为本申请实施例一中提供的循环转换SAR ADC电路。
图2显示为本申请实施例二中提供的一种SAR ADC方法时序逻辑图。
元件标号说明
110-第一采样开关；120-第二采样开关；130-第一数模转换单元；131-第一电容；132-权重位电容；140-第二数模转换单元；150-残差信号放大反馈单元；151-第一残差采样开关；152-第二残差采样开关；153-可编程增益放大器；154-第一反馈开关；155-第二反馈开关；156-第一残差信号采样电容；157-第二残差信号采样电容；160-比较器；170- SAR控制逻辑单元；201-对差分信号采样的过程；202-对差分信号逐次逼近的过程；203-对第一残差信号采样的过程；204-对第一残差信号放大和反馈的过程；205-第一次循环转换过程；206-对第二残差信号采样的过程；207-对第二残差信号放大和反馈的过程；208-第二次循环转换过程；S1~S7-步骤。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图2。须知，本说明书所附图式所绘示的电路、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何电路的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
如图1所示，本实施例提供一种循环转换SAR ADC电路，包括：第一采样开关110、第二采样开关120、第一数模转换单元130、第二数模转换单元140、残差信号放大反馈单元150、比较器160及SAR控制逻辑单元170，其中：
所述第一采样开关110用于接收差分信号的正端输入；
所述第二采样开关120用于接收差分信号的负端输入；
所述第一数模转换单元130连接于所述第一采样开关110及所述残差信号放大反馈单元150的第一输出端，用于数模转换；
所述第二数模转换单元140连接于所述第二采样开关120及所述残差信号放大反馈单元150的第二输出端，用于数模转换；
所述残差信号放大反馈单元150连接于所述第一数模转换单元130及所述第二数模转换单元140的输出端，用于对所述第一数模转换单元130及所述第二数模转换单元140输出的残差信号进行采样和放大，并分别反馈至所述第一数模转换单元130及所述第二数模转换单元140的输入端；
所述比较器160的第一输入端连接于所述第一数模转换单元130的输出端，第二输入端连接于所述第二数模转换单元140的输出端，用于对所述第一数模转换单元130及所述第二数模转换单元140的输出信号进行比较，并输出比较结果；
所述SAR控制逻辑单元170连接于所述比较器160的输出端，基于所述比较结果输出数字信号并产生所述第一数模转换单元130及所述第二数模转换单元140的切换控制信号。
具体地，在本实施例中，所述残差信号放大反馈单元150包括：第一残差采样开关151、第二残差采样开关152、可编程增益放大器153、第一反馈开关154、第二反馈开关155、第一残差信号采样电容156及第二残差信号采样电容157。所述可编程增益放大器153的第一输入端经由所述第一残差采样开关151连接所述第一数模转换单元130的输出端，第二输入端经由所述第二残差采样开关152连接所述第二数模转换单元140的输出端，第一输出端经由所述第一反馈开关154连接所述第一数模转换单元130的输入端，第二输出端经由所述第二反馈开关155连接所述第二数模转换单元140的输入端；作为示例，所述可编程增益放大器153的第一输入端与第一输出端同相，第二输入端与第二输出端同相。所述第一残差信号采样电容156的上极板连接所述可编程增益放大器153的第一输入端，下极板连接参考地。所述第二残差信号采样电容157的上极板连接所述可编程增益放大器153的第二输入端，下极板连接参考地。
需要说明的是，所述第一残差采样开关151、第二残差采样开关152、第一反馈开关154及第二反馈开关155包括但不限于二极管、三极管、场效应管、晶闸管，任意可作为开关功能的器件均适用，在此不一一赘述。所述可编程增益放大器153架构包括但不限于微处理器、数字信号处理器、可编程逻辑门阵列，任意可作为可编程增益放大器的架构均适用，在此不一一赘述。在本实施例中，所述第一残差信号采样电容156及第二残差信号采样电容157为片内电容，通过光刻工艺制造出来。
更具体地，所述可编程增益放大器153的放大倍数为2L，其中，L为所述循环转换SAR ADC电路的位数；所述可编程增益放大器153放大倍数的设置方式包括但不限于配置、自适应，任意可以设置可编程增益放大器放大倍数的实现方式均适用，在此不一一赘述。
更具体地，所述第一残差采样开关151与所述第二残差采样开关152同步导通，同步断开；所述第一反馈开关154与所述第二反馈开关155同步导通，同步断开；所述第一残差采样开关151、所述第二残差采样开关152、所述第一反馈开关154及所述第一反馈开关155的同步设置方式包括但不限于配置、自适应，任意可以设置开关同步的实现方式均适用，在此不一一赘述。
具体地，所述第一数模转换单元130与所述第二数模转换单元140均包括第一电容131及L-1个权重位电容132；所述第一电容131的上极板连接于对应采样开关与所述比较器160输入端之间，下极板连接参考地；各所述权重位电容132的上极板连接于对应采样开关与所述比较器160输入端之间，下极板分别通过一切换开关连接正相参考电压VREFP、反相参考电压VREFN或共模电压VCM；各所述权重位电容132的权重从低到高以2为等比系数依次递增，其中，L为所述循环转换SAR ADC电路的位数。
具体地，所述循环转换SAR ADC电路的位数小于等于8bit，因此所述第一数模转换单元130和所述第二数模转换单元140的电容的数目很小(小于等于128个)。
具体地，所述循环转换SAR ADC电路的输出精度=所述循环转换SAR ADC电路的位数+所述循环转换SAR ADC电路的位数×循环转换次数。
本发明的循环转换SAR ADC电路占用面积小、成本低，但输出精度高。
实施例二
本实施例提供一种SAR ADC方法，所述SAR ADC方法基于如实施例一提供的所述SAR ADC循环转换电路实现，至少包括：
步骤S1：如图1及图2所示，基于所述第一采样开关110及所述第二采样开关120将差分信号采样至所述第一数模转换单元130及所述第二数模转换单元140，即图2中对差分信号采样的过程201，然后进行逐次逼近转换，即图2中对差分信号逐次逼近的过程202，输出第一组数字信号，同时得到第一残差信号。
步骤S2：如图1及图2所示，基于所述第一残差采样开关151及所述第二残差采样开关152对所述第一残差信号进行采样，即图2中对第一残差信号采样的过程203，并基于所述可编程增益放大器153对采样到的所述第一残差信号进行放大，即图2中对第一残差信号放大和反馈的过程204。
步骤S3：如图1及图2所示，基于所述第一反馈开关154及所述第二反馈开关155，将放大后的所述第一残差信号反馈至所述第一数模转换单元130及所述第二数模转换单元140，并进行逐次逼近转换，即图2中第一次循环转换过程205，输出第二组数字信号，同时得到第二残差信号。
步骤S4：如图1及图2所示，基于所述第一残差采样开关151及所述第二残差采样开关152对所述第二残差信号进行采样，即图2中对第二残差信号采样的过程206，并基于所述可编程增益放大器153对采样到的所述第二残差信号进行放大，即图2中对第二残差信号放大和反馈的过程207。
步骤S5：如图1及图2所示，基于所述第一反馈开关154及所述第二反馈开关155，将放大后的所述第二残差信号反馈至所述第一数模转换单元130及所述第二数模转换单元140，并进行逐次逼近转换，即图2中的第二次循环转换过程208，输出第三组数字信号，同时得到第三残差信号。
步骤S6：重复对得到的残差信号进行放大、反馈及逐次逼近转换操作，其中所述放大、反馈及逐次逼近转换操作为一次循环转换；
步骤S7：当达到设定的所述循环转换次数，结束循环转换，依次拼接各组数字信号，完成所述SAR ADC方法。
更具体地，作为示例，如图1所示，Vip和Vin是待转换的输入差分信号，采样时，所述第一采样开关110和所述第二采样开关120导通，其首先被采样到所述第一数模转换单元130和所述第二数模转换单元140的上极板上，然后所述第一采样开关110和所述第二采样开关120断开，接着，所述循环转换SAR ADC电路完成一次正常的转换，此时输出位数为L-bit，记为D0<L-1:0>，然后得到残差信号(VP-VN)1，此时所述第一残差采样开关151和所述第二残差采样开关152导通，残差信号(VP-VN)1输入到所述可编程增益放大器153的第一输入端和第二输入端，需要注意的是所述可编程增益放大器153的放大倍数必须是2L倍，以此保证最终数据在拼接时不会存在非线性或者增益偏差，因此所述可编程增益放大器153的输出为2L *(VP-VN)1，然后所述第一残差采样开关151和所述第二残差采样开关152断开，所述第一反馈开关154和所述第二反馈开关155闭合，大小为2L *(VP-VN)1的残差信号被采样到所述第一数模转换单元130和所述第二数模转换单元140的上极板上，然后所述循环转换SAR ADC电路开始第一次循环转换，将采样得到的残差信号转换成数字输出，其输出位数仍然是L-bit，第一次循环转换结果记为Dcycle_1<L-1:0>，依次类推，可以实现第二次、第三次、…、第m次的循环转换，输出结果分别记为Dcycle_2<L-1:0>、Dcycle_3<L-1:0>、……、Dcycle_m<L-1:0>。最终，ADC输出总的位数为L*（m+1），其拼接得到的总的数字输出为Dout= 2(L*m)*D0<L-1:0> + 2(L*(m-1))*Dcycle_1<L-1:0> + 2(L*(m-2))*Dcycle_2<L-1:0>+ … +20*Dcycle_m<L-1:0>。
需要说明的是，作为示例，如图2所示，如果所述循环转换SAR ADC电路位数L=5，循环转换次数为2，总共得到15bit的数字输出，对应的输出Dout<14:0>=25*2*D0<4:0> + 2(5*1)*Dcycle_1<4:0> +2(5*0) *Dcycle_2<4:0>。
综上所述，本发明提供一种循环转换SAR ADC电路、芯片及SAR ADC方法，包括：所述循环转换SAR ADC电路至少包括：第一采样开关、第二采样开关、第一数模转换单元、第二数模转换单元、残差信号放大反馈单元、比较器及SAR控制逻辑单元，其中：所述第一采样开关用于接收第一差分信号；所述第二采样开关用于接收第二差分信号；所述第一数模转换单元连接于所述第一采样开关及所述残差信号放大反馈单元的第一输出端，用于数模转换；所述第二数模转换单元连接于所述第二采样开关及所述残差信号放大反馈单元的第二输出端，用于数模转换；所述残差信号放大反馈单元连接于所述第一数模转换单元及所述第二数模转换单元的输出端，用于对所述第一数模转换单元及所述第二数模转换单元输出的残差信号进行采样和放大，并分别反馈至所述第一数模转换单元及所述第二数模转换单元的输入端；所述比较器的第一输入端连接于所述第一数模转换单元的输出端，第二输入端连接于所述第二数模转换单元的输出端，用于对所述第一数模转换单元及所述第二数模转换单元的输出信号进行比较，并输出比较结果；所述SAR控制逻辑单元连接于所述比较器的输出端，基于所述比较结果输出数字信号并产生所述第一数模转换单元及所述第二数模转换单元的切换控制信号。本发明的循环转换SAR ADC电路、芯片及SAR ADC方法，与传统SAR ADC电路架构相比，本发明使用循环转换的方法，反复利用低位数SAR ADC，避开高精度SAR ADC转换需要大量数目的DAC电容以及高精度比较器的设计难题；通过对残差信号放大，降低比较器设计的复杂程度，通过循环转换减少电容数量，增加单位电容面积满足高精度的匹配要求，比传统SAR ADC电路架构的电容总面积小。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种循环转换SAR ADC电路，其特征在于，所述循环转换SAR ADC电路至少包括：第一采样开关、第二采样开关、第一数模转换单元、第二数模转换单元、残差信号放大反馈单元、比较器及SAR控制逻辑单元，其中：
所述第一采样开关用于接收差分信号的正端输入；
所述第二采样开关用于接收差分信号的负端输入；
所述第一数模转换单元连接于所述第一采样开关及所述残差信号放大反馈单元的第一输出端，用于数模转换；
所述第二数模转换单元连接于所述第二采样开关及所述残差信号放大反馈单元的第二输出端，用于数模转换；
所述残差信号放大反馈单元连接于所述第一数模转换单元及所述第二数模转换单元的输出端，用于对所述第一数模转换单元及所述第二数模转换单元输出的残差信号进行采样和放大，并分别反馈至所述第一数模转换单元及所述第二数模转换单元的输入端；
所述比较器的第一输入端连接于所述第一数模转换单元的输出端，第二输入端连接于所述第二数模转换单元的输出端，用于对所述第一数模转换单元及所述第二数模转换单元的输出信号进行比较，并输出比较结果；
所述SAR控制逻辑单元连接于所述比较器的输出端，基于所述比较结果输出数字信号并产生所述第一数模转换单元及所述第二数模转换单元的切换控制信号。
2.根据权利要求1所述的循环转换SAR ADC电路，其特征在于：所述残差信号放大反馈单元包括：第一残差采样开关、第二残差采样开关、可编程增益放大器、第一反馈开关、第二反馈开关、第一残差信号采样电容及第二残差信号采样电容；所述可编程增益放大器的第一输入端经由所述第一残差采样开关连接所述第一数模转换单元的输出端，第二输入端经由所述第二残差采样开关连接所述第二数模转换单元的输出端，第一输出端经由所述第一反馈开关连接所述第一数模转换单元的输入端，第二输出端经由所述第二反馈开关连接所述第二数模转换单元的输入端；所述可编程增益放大器的第一输入端与第一输出端同相，第二输入端与第二输出端同相；所述第一残差信号采样电容的上极板连接所述可编程增益放大器的第一输入端，下极板连接参考地；所述第二残差信号采样电容的上极板连接所述可编程增益放大器的第二输入端，下极板连接参考地。
3.根据权利要求2所述的循环转换SAR ADC电路，其特征在于：所述可编程增益放大器的放大倍数为2L，其中，L为所述循环转换SAR ADC电路的位数。
4.根据权利要求2所述的循环转换SAR ADC电路，其特征在于：所述第一残差采样开关与所述第二残差采样开关同步导通，同步断开；所述第一反馈开关与所述第二反馈开关同步导通，同步断开。
5.根据权利要求1所述的循环转换SAR ADC电路，其特征在于：所述第一数模转换单元与所述第二数模转换单元均包括第一电容及L-1个权重位电容；所述第一电容的上极板连接于对应采样开关与所述比较器输入端之间，下极板连接参考地；各所述权重位电容的上极板连接于对应采样开关与所述比较器输入端之间，下极板分别通过一切换开关连接正相参考电压、反相参考电压或共模电压；各所述权重位电容的权重从低到高以2为等比系数依次递增，其中，L为所述循环转换SAR ADC电路的位数。
6.根据权利要求1所述的循环转换SAR ADC电路，其特征在于：所述循环转换SAR ADC电路的位数小于等于8bit。
7.根据权利要求1所述的循环转换SAR ADC电路，其特征在于：所述循环转换SAR ADC电路的输出精度=所述循环转换SAR ADC电路的位数+所述循环转换SAR ADC电路的位数×循环转换次数。
8.一种SAR ADC方法，其特征在于：所述SAR ADC方法基于如权利要求2-7任意一项所述的循环转换SAR ADC电路实现，至少包括：
基于所述第一采样开关及所述第二采样开关将差分信号采样至所述第一数模转换单元及所述第二数模转换单元，然后进行逐次逼近转换，输出第一组数字信号，同时得到第一残差信号；
基于所述第一残差采样开关及所述第二残差采样开关对所述第一残差信号进行采样，并基于所述可编程增益放大器对采样到的所述第一残差信号进行放大；
基于所述第一反馈开关及所述第二反馈开关，将放大后的所述第一残差信号反馈至所述第一数模转换单元及所述第二数模转换单元，并进行逐次逼近转换，输出第二组数字信号，同时得到第二残差信号；
基于所述第一残差采样开关及所述第二残差采样开关对所述第二残差信号进行采样，并基于所述可编程增益放大器对采样到的所述第二残差信号进行放大；
基于所述第一反馈开关及所述第二反馈开关，将放大后的所述第二残差信号反馈至所述第一数模转换单元及所述第二数模转换单元，并进行逐次逼近转换，输出第三组数字信号，同时得到第三残差信号；
重复对得到的残差信号进行放大、反馈及逐次逼近转换操作，其中所述放大、反馈及逐次逼近转换操作为一次完整的循环转换；
当达到设定的所述循环转换次数，结束循环转换，依次拼接各组数字信号，完成所述SAR ADC的一次完整转换。
CN202111111399.7A 2021-09-23 2021-09-23 循环转换sar adc电路、sar adc方法 Pending CN113572475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111111399.7A CN113572475A (zh) 2021-09-23 2021-09-23 循环转换sar adc电路、sar adc方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111111399.7A CN113572475A (zh) 2021-09-23 2021-09-23 循环转换sar adc电路、sar adc方法

Publications (1)

Publication Number Publication Date
CN113572475A true CN113572475A (zh) 2021-10-29

Family

ID=78174076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111111399.7A Pending CN113572475A (zh) 2021-09-23 2021-09-23 循环转换sar adc电路、sar adc方法

Country Status (1)

Country Link
CN (1) CN113572475A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145830A (ja) * 1997-09-11 1999-05-28 Lg Semicon Co Ltd アナログ／ディジタル変換回路
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN104092466A (zh) * 2014-06-26 2014-10-08 西北工业大学 一种流水线逐次逼近模数转换器
US20170317683A1 (en) * 2016-04-29 2017-11-02 Analog Devices, Inc. Techniques for power efficient oversampling successive approximation register
CN108075776A (zh) * 2016-11-17 2018-05-25 上海华虹挚芯电子科技有限公司 复合型模数转换器
CN111970006A (zh) * 2020-08-05 2020-11-20 北京航空航天大学 循环式的模数转换器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145830A (ja) * 1997-09-11 1999-05-28 Lg Semicon Co Ltd アナログ／ディジタル変換回路
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN104092466A (zh) * 2014-06-26 2014-10-08 西北工业大学 一种流水线逐次逼近模数转换器
US20170317683A1 (en) * 2016-04-29 2017-11-02 Analog Devices, Inc. Techniques for power efficient oversampling successive approximation register
CN108075776A (zh) * 2016-11-17 2018-05-25 上海华虹挚芯电子科技有限公司 复合型模数转换器
CN111970006A (zh) * 2020-08-05 2020-11-20 北京航空航天大学 循环式的模数转换器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
AHMED ELSHATER等: "3.7 A 10mW 16b 15MS/s Two-Step SAR ADC with 95dB DR Using Dual-Deadzone Ring-Amplifier", 《2019 IEEE INTERNATIONAL SOLID- STATE CIRCUITS CONFERENCE - (ISSCC)》 *
QIHUI ZHANG等: "A13b-ENOB Third-Order Noise-Shaping SAR ADC using a Hybrid Error-Control Structure", 《2021 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC)》 *
佛朗哥·马洛贝蒂著；程军，陈贵灿等译: "《数据转换器》", 31 July 2013, 西安交通大学出版社 *
华羽峰: "噪声整形逐次逼近模数转换器高层次模型和电路技术研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *

Similar Documents

Publication Publication Date Title
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US7414562B2 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
CN111711453B (zh) 逐次逼近型模数转换器
WO2017091928A1 (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
CN112653463B (zh) 一种应用于sar-adc的模拟域校准方法
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111327324A (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
CN112564650A (zh) 一种用于流水线逐次逼近型adc的残差放大器电路
KR101686217B1 (ko) 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
CN112688688B (zh) 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
CN104753533A (zh) 一种分级共享式双通道流水线型模数转换器
CN113794475A (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN110176930B (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
JP2004096636A (ja) アナログ−デジタル変換回路
Chung et al. A 24μW 12b 1MS/s 68.3 dB SNDR SAR ADC with two-step decision DAC switching
Zhao et al. A 0.97 mW 260MS/s 12b pipelined-SAR ADC with ring-TDC-based fine quantizer for PVT robust automatic cross-domain scale alignment
CN114204942B (zh) 逐次逼近型模数转换器及转换方法
CN113572475A (zh) 循环转换sar adc电路、sar adc方法
CN114978165A (zh) 时间交织流水线逐次逼近模数转换器
Son et al. A 10-bit 10-MS/s single-ended asynchronous SAR ADC with CDAC boosting common-mode voltage and controlling input voltage range
TWI763524B (zh) 類比數位轉換器之操作方法
TWI763525B (zh) 類比數位轉換器及其操作方法
CN113746481B (zh) 流水线逐次逼近模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211029