CN107395204A - 一种基于被动残差传递的Flash‑SAR结构ADC - Google Patents

一种基于被动残差传递的Flash‑SAR结构ADC Download PDF

Info

Publication number
CN107395204A
CN107395204A CN201710719499.5A CN201710719499A CN107395204A CN 107395204 A CN107395204 A CN 107395204A CN 201710719499 A CN201710719499 A CN 201710719499A CN 107395204 A CN107395204 A CN 107395204A
Authority
CN
China
Prior art keywords
capacitor array
array
flash
residual error
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710719499.5A
Other languages
English (en)
Inventor
徐代果
胡刚毅
李儒章
王健安
陈光炳
王育新
付东兵
徐世六
刘涛
蒲杰
陈凯让
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201710719499.5A priority Critical patent/CN107395204A/zh
Publication of CN107395204A publication Critical patent/CN107395204A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种基于被动残差传递的Flash‑SAR结构ADC，包括电容阵列、比较器阵列、用于切换电容阵列基准电压的电容阵列切换开关阵列和用于控制电容阵列的次逼近寄存器逻辑控制电路；本发明综合利用了Flash结构ADC速度快和SAR结构ADC功耗低的优点，和传统的Flash结构ADC相比，比较器个数明显减小，充分发挥了Flash结构在低精度量化结构中的高速优点，本发明结构简单，没有功耗损失，提高了转换时间，本发明中的结构功耗和版图面积相较于传统结构的ADC明显减小，同时速度增加。

Description

一种基于被动残差传递的Flash-SAR结构ADC
技术领域
本发明涉及电子集成电路技术领域，尤其涉及一种基于被动残差传递的Flash-SAR结构ADC。
背景技术
近年来，随着模数转换器性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对高速异步逐次逼近型模数转换器的研究也越来越深入。随着集成电路制造工艺的不断演进，高增益运算放大器的设计变得越来越困难，由于不需要运算放大器，SAR结构ADC具有天然的低功耗优势，特别是在纳米级工艺节点下，SAR结构ADC的速度又得到了巨大的提升。因此，高速SAR结构ADC成为目前模数转换器的研究热点。为了满足ADC的整体的高速工作要求，SAR结构ADC的串行工作模式仍然是一个严重的瓶颈，为了进一步提高ADC的工作速度，近年来出现了混合结构的ADC。Piplined-SAR结构的ADC是其中重要的一种ADC架构，但是，传统的Piplined-SAR结构ADC仍然存在残差放大器设计难度较大，功耗较大，两级比较器的失调需要校准等一系列问题，不利于高速混合结构ADC的实现，通常传统结构需要使用到一个残差放大器，随着集成电路制造工艺的逐渐更新，在纳米级工艺下，残差放大器的设计变得越来越困难。另一方面，传统结构通常使用两个比较器，因此，必须对这两个比较器进行失调校准，从而消除失调误差。同时，需要引入两组不同的基准电压，上述三方面因素，增加了设计难度，另外，传统结构中残差电压的建立时间会降低整个ADC的工作速度，并且由于整个电容阵列的面积较大，从而使得整个ADC的功耗和成本增加，速度降低，因此，需要一种新型结构的ADC，以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明提供一种基于被动残差传递的Flash-SAR结构ADC，以解决上述技术问题。
本发明提供的基于被动残差传递的Flash-SAR结构ADC，包括电容阵列、比较器阵列、用于切换电容阵列基准电压的电容阵列切换开关阵列和用于控制电容阵列的次逼近寄存器逻辑控制电路；
所述电容阵列包括高位电容阵列和低位电容阵列，所述次逼近寄存器逻辑控制电路包括用于控制高位电容阵列的第一逻辑电路和用于控制低位电容阵列的低位电容阵列第二逻辑电路，所述电容阵列切换开关阵列包括高位电容阵列切换开关和低位电容阵列切换开关；
所述比较器阵列的输出端分别与第一逻辑电路的输入端和第二逻辑电路的输入端连接，第一逻辑电路的输出端与高位电容阵列切换开关连接，第二逻辑电路的输出端与低位电容阵列切换开关连接。
进一步，所述电容阵列包括M位高位电容阵列和N位低位电容阵列，所述M位高位电容阵列的最高位权重电容到N位低位电容阵列的最低位为权重电容以二进制关系递减。
进一步，还包括第一采样开关和第二采样开关，所述第一采样开关的一端与输入信号连接，第一采样开关的另一端分别与高位电容阵列的采样极板和第二采样开关的一端连接，第二采样开关的另一端分别与低位电容阵列的采样极板和比较器阵列的输入端连接。
进一步，所述比较器阵列包括多个比较器，
如果M＞N，则比较器的数量为2M/2-1，
如果M＜N，则比较器的数量为2N/2-1。
进一步，所述电容阵列切换开关阵列与电容阵列的非采样极板连接。
进一步，当高位电容阵列和低位电容阵列同时处于采样状态时，第一采样开关和第二采样开关导通；当高位电容阵列和低位电容阵列同时采样状态结束后，第一采样开关断开，第二采样开关保持闭合。
进一步，当高位电容阵列和低位电容阵列同时采样状态结束后，比较器阵列对采样信号进行比较，获取高位电容阵列控制信号，并通过第一逻辑电路控制高位电容阵列切换开关进行基准电压切换。
进一步，通过第一逻辑电路控制高位电容阵列切换开关进行基准电压切换生成残差电压，并使第二采样开关断开，同时第一采样开关导通，使高位电容阵列重新开始采样，低位采样电容保持残差电压。
进一步，通过比较器对残差电压进行比较，获取低位数字信号。
本发明的有益效果：本发明中的基于被动残差传递的Flash-SAR结构ADC，综合利用了Flash结构ADC速度快和SAR结构ADC功耗低的优点，和传统的Flash结构ADC相比，比较器个数明显减小，充分发挥了Flash结构在低精度量化结构中的高速优点，回避了Flash结构在高精度量化结构中的功耗大，寄生电容大的缺点；本发明采用开关S2作为被动残差传递技术的关键模块，通过开关S2的断开，直接将残差电压传递到低位电容阵列DAC2，和传统结构1相比，结构非常简单，而且没有功耗损失，避免了使用设计复杂，功耗巨大的残差放大器；并且没有电荷共享这一环节，进一步提高了转换时间；本发明从高位电容阵列的最高位权重电容到低位电容阵列的最低位权重电容，容值按照二进制递减，和传统结构中电容容值相等的结构相比，整个电容阵列的面积明显减小，因此，本发明中的结构功耗和版图面积都明显减小，同时速度增加。
附图说明
图1是本发明实施例中基于被动残差传递的Flash-SAR结构ADC的结构示意图。
图2是本发明实施例中基于被动残差传递的Flash-SAR结构ADC的时序图。
图3是本发明实施例中基于被动残差传递的Flash-SAR结构ADC工作状态分解示意图。
图4是本发明实施例中基于被动残差传递的Flash-SAR结构ADC的原理示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图4所示，本实施例中的基于被动残差传递的Flash-SAR结构ADC，包括电容阵列、比较器阵列COMP、用于切换电容阵列基准电压的电容阵列切换开关阵列和用于控制电容阵列的次逼近寄存器逻辑控制电路；
电容阵列包括高位电容阵列DAC1和低位电容阵列DAC2，次逼近寄存器逻辑控制电路包括用于控制高位电容阵列的第一逻辑电路SAR logic1和用于控制低位电容阵列的低位电容阵列第二逻辑电路SAR logic2，所述电容阵列切换开关阵列包括高位电容阵列切换开关SW1和低位电容阵列切换开关SW2；
比较器阵列COMP的输出端分别与第一逻辑电路SAR logic1的输入端和第二逻辑电路SAR logic2的输入端连接，第一逻辑电路SAR logic1的输出端与高位电容阵列切换开关SW1连接，第二逻辑电路SAR logic2的输出端与低位电容阵列切换开关SW2连接。
在本实施例中，高位基准电压为VREFP1和VREFN1，低位基准电压为VREFP2和VREFN2，电容阵列包括M位高位电容阵列和N位低位电容阵列，M位高位电容阵列的最高位权重电容到N位低位电容阵列的最低位为权重电容以二进制关系递减，本实施例从高位电容阵列DAC1的最高位权重电容到低位电容阵列DAC2的最低位权重电容的容值，按二进制比例缩小，与传统结构中电容容值相等的结构相比，整个电容阵列的面积明显减小，因此，本实施例中的结构功耗和版图面积都明显减小，同时速度增加。虽然采用了两组基准电压，但是，由于低位电容阵列的容值很小，对其基准电压的驱动能力要求很低，功耗并没有明显增加。
在本实施例中，还包括第一采样开关S1和第二采样开关S2，第一采样开关S1的一端与输入信号VIN连接，第一采样开关S1的另一端分别与高位电容阵列DAC1的采样极板和第二采样开关S2的一端连接，第二采样开关S2的另一端分别与低位电容阵列DAC2的采样极板和比较器阵列COMP的输入端连接。本实施例采用第二采样开关S2作为被动残差传递的关键模块，通过开关S2的断开，直接将残差电压传递到低位电容阵列DAC2，和传统结构相比，该结构非常简单，而且没有功耗损失，避免了使用设计复杂，功耗巨大的残差放大器；并且没有电荷共享这一环节，进一步提高了转换时间。
如图1、2所示，以8位ADC结构为例进行说明，在本实施例中，当高位电容阵列DAC1和低位电容阵列DAC2同时处于采样状态时，第一采样开关S1和第二采样开关S2均导通，如图3中P2状态所示，输入信号VIN被采样到高位电容阵列DAC1和低位电容阵列DAC2的采样极板上。当同时采样状态结束后，第一采样开关S1断开，第二采样开关S2保持闭合，如图3中P3状态所示，此时，比较器阵列COMP的使能信号第一次Clk使能，比较器阵列COMP对采样信号VIN进行比较，产生高四位电容阵列的控制信号，通过SAR logic1控制DAC1的切换开关阵列SW1，经过开关阵列SW1的切换和DAC1的建立之后，在高位电容阵列DAC1和低位电容阵列DAC2的采样极板上产生了残差电压Vr，如图3中P4状态所示。此时，开关S2断开，同时，开关S1导通，从而，高位电容阵列DAC1重新开始采样，低位电容阵列DAC2保持残差电压Vr。接下来，比较器阵列COMP的使能信号第二次Clk使能，比较器阵列COMP对残差信号Vr进行比较，产生低位数字信号，如图3中P1状态所示，从而完成输入模拟信号VIN的8位数字量化过程。
在本实施例中，比较器阵列包括K个比较器，如果M＞N，则比较器的数量K为2M/2-1，如果M＜N，则比较器的数量K为2N/2-1，比较器的数量K取决于2M/2-1和2M/2-1中数值较大的值，使得比较器的个数能够同时满足两个电容阵列量化精度的要求，本实施例综合利用了Flash结构ADC速度快和SAR结构ADC功耗低的优点，如果量化位数为N，比较器的个数和量化位数之间的关系为2N/2-1，和传统的Flash结构ADC相比，比较器个数明显减小，充分发挥了Flash结构在低精度量化结构中的高速优点，回避了Flash结构在高精度量化结构中的功耗大，寄生电容大的缺点。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种基于被动残差传递的Flash-SAR结构ADC，其特征在于，包括电容阵列、比较器阵列、用于切换电容阵列基准电压的电容阵列切换开关阵列和用于控制电容阵列的次逼近寄存器逻辑控制电路；
所述电容阵列包括高位电容阵列和低位电容阵列，所述次逼近寄存器逻辑控制电路包括用于控制高位电容阵列的第一逻辑电路和用于控制低位电容阵列的低位电容阵列第二逻辑电路，所述电容阵列切换开关阵列包括高位电容阵列切换开关和低位电容阵列切换开关；
所述比较器阵列的输出端分别与第一逻辑电路的输入端和第二逻辑电路的输入端连接，第一逻辑电路的输出端与高位电容阵列切换开关连接，第二逻辑电路的输出端与低位电容阵列切换开关连接。
2.根据权利要求1所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：所述电容阵列包括M位高位电容阵列和N位低位电容阵列，所述M位高位电容阵列的最高位权重电容到N位低位电容阵列的最低位为权重电容以二进制关系递减。
3.根据权利要求2所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：还包括第一采样开关和第二采样开关，所述第一采样开关的一端与输入信号连接，第一采样开关的另一端分别与高位电容阵列的采样极板和第二采样开关的一端连接，第二采样开关的另一端分别与低位电容阵列的采样极板和比较器阵列的输入端连接。
4.根据权利要求2所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：所述比较器阵列包括多个比较器，
如果M＞N，则比较器的数量为2M/2-1，
如果M＜N，则比较器的数量为2N/2-1。
5.根据权利要求3所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：所述电容阵列切换开关阵列与电容阵列的非采样极板连接。
6.根据权利要求5所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：当高位电容阵列和低位电容阵列同时处于采样状态时，第一采样开关和第二采样开关导通；当高位电容阵列和低位电容阵列同时采样状态结束后，第一采样开关断开，第二采样开关保持闭合。
7.根据权利要求6所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：当高位电容阵列和低位电容阵列同时采样状态结束后，比较器阵列对采样信号进行比较，获取高位电容阵列控制信号，并通过第一逻辑电路控制高位电容阵列切换开关进行基准电压切换。
8.根据权利要求7所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：通过第一逻辑电路控制高位电容阵列切换开关进行基准电压切换生成残差电压，并使第二采样开关断开，同时第一采样开关导通，使高位电容阵列重新开始采样，低位采样电容保持残差电压。
9.根据权利要求8所述的基于被动残差传递的Flash-SAR结构ADC，其特征在于：通过比较器对残差电压进行比较，获取低位数字信号。
CN201710719499.5A 2017-08-21 2017-08-21 一种基于被动残差传递的Flash‑SAR结构ADC Pending CN107395204A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710719499.5A CN107395204A (zh) 2017-08-21 2017-08-21 一种基于被动残差传递的Flash‑SAR结构ADC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710719499.5A CN107395204A (zh) 2017-08-21 2017-08-21 一种基于被动残差传递的Flash‑SAR结构ADC

Publications (1)

Publication Number Publication Date
CN107395204A true CN107395204A (zh) 2017-11-24

Family

ID=60353841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710719499.5A Pending CN107395204A (zh) 2017-08-21 2017-08-21 一种基于被动残差传递的Flash‑SAR结构ADC

Country Status (1)

Country Link
CN (1) CN107395204A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN103905049A (zh) * 2014-03-11 2014-07-02 中国科学院半导体研究所 一种高速快闪加交替比较式逐次逼近模数转换器
US20140246562A1 (en) * 2013-01-23 2014-09-04 Forza Silicon Corporation Dual Reset Branch Analog-to-Digital Conversion
CN104682958A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带噪声整形的并行逐次逼近模数转换器
CN106209102A (zh) * 2016-06-27 2016-12-07 合肥工业大学 用于全并行—逐次逼近模拟数字转换器的混合型两级结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140246562A1 (en) * 2013-01-23 2014-09-04 Forza Silicon Corporation Dual Reset Branch Analog-to-Digital Conversion
CN103905049A (zh) * 2014-03-11 2014-07-02 中国科学院半导体研究所 一种高速快闪加交替比较式逐次逼近模数转换器
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN104682958A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带噪声整形的并行逐次逼近模数转换器
CN106209102A (zh) * 2016-06-27 2016-12-07 合肥工业大学 用于全并行—逐次逼近模拟数字转换器的混合型两级结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HAI HUANG 等: "A 1.2-GS/s 8-bit Two-Step SAR ADC in 65-nm CMOS With Passive Residue Transfer", 《IEEE JOURNAL OF SOLIDE-STATE CIRCUITS》 *
刘东海 等: "一种10 bit双通道流水线SAR ADC设计", 《一种 10 BIT 双通道流水线 SAR ADC 设计》 *

Similar Documents

Publication Publication Date Title
CN106301364B (zh) 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN104967451B (zh) 逐次逼近型模数转换器
CN104124972B (zh) 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN206164507U (zh) 一种具有分段电容阵列的逐次逼近型模数转换器
CN103905049B (zh) 一种高速快闪加交替比较式逐次逼近模数转换器
CN105322966B (zh) 提高逐次逼近模数转换器线性度的电容交换与平均方法
CN105897272B (zh) 逐步逼近式模拟数字转换器及其控制方法
CN106067817B (zh) 基于可控非对称动态比较器的1.5比特冗余加速逐次逼近型模数转换器
US20210391870A1 (en) High-speed digital logic circuit for sar_adc and sampling adjustment method
CN107528594A (zh) 电荷式流水线逐次逼近型模数转换器及其控制方法
CN104320141B (zh) 一种低功耗12位流水线式逐次逼近模数转换器
CN104168025B (zh) 一种电荷式流水线逐次逼近型模数转换器
CN107196657A (zh) 单斜和逐次逼近相结合的列级模数转换器
CN109194333A (zh) 一种复合结构逐次逼近模数转换器及其量化方法
CN107425852A (zh) 基于二进制权重电荷再分配的逐次逼近型模数转换器
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN106921391A (zh) 系统级误差校正sar模拟数字转换器
CN108306644A (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN107733436A (zh) N位混合结构模数转换器及包含其的集成电路芯片
CN204376879U (zh) 具有混合型dac电容阵列结构的sar adc
CN103746694B (zh) 一种应用于两步式积分型模数转换器的斜坡转换电路
CN105811985B (zh) 二次量化的混合adc
CN105187067B (zh) 高速逐次逼近型模数转换器的电容阵列型数模转换器电路
CN205596102U (zh) 一种模数转换电路及模数转换芯片
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171124

RJ01 Rejection of invention patent application after publication