CN114124089B - 一种四阶噪声整形流水线逐次逼近模数转换器 - Google Patents

一种四阶噪声整形流水线逐次逼近模数转换器 Download PDF

Info

Publication number
CN114124089B
CN114124089B CN202111391896.7A CN202111391896A CN114124089B CN 114124089 B CN114124089 B CN 114124089B CN 202111391896 A CN202111391896 A CN 202111391896A CN 114124089 B CN114124089 B CN 114124089B
Authority
CN
China
Prior art keywords
nth
stage
sampling
capacitor array
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111391896.7A
Other languages
English (en)
Other versions
CN114124089A (zh
Inventor
张韩瑞
李楠楠
张�杰
王晓飞
张鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202111391896.7A priority Critical patent/CN114124089B/zh
Publication of CN114124089A publication Critical patent/CN114124089A/zh
Application granted granted Critical
Publication of CN114124089B publication Critical patent/CN114124089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开揭示了一种四阶噪声整形流水线逐次逼近模数转换器，包括：第一级逐次逼近模数转换模块，其包括第一级采样电容阵列，运算放大器，第一级积分器，第一级比较器和第一级逻辑控制电路；第二级逐次逼近模数转换模块，其包括第二级采样电容阵列，第二级积分器，第二级比较器和第二级逻辑控制电路。本公开通过让四阶噪声结构以流水线的方式工作，从而节省了高阶噪声整形所需要的时间；同时利用MASH结构解决了高阶噪声整形的稳定性问题，从而提升了噪声整形流水线逐次逼近模数转换器的信噪比与速度。

Description

一种四阶噪声整形流水线逐次逼近模数转换器
技术领域
本公开属于集成电路技术领域，具体涉及一种四阶噪声整形流水线逐次逼近模数转换器。
背景技术
近些年来，随着工艺的不断发展，物联网传感器以及各种移动终端对低功耗、高精度、高转换速度的ADC需求日益迫切。而SARADC如图1、图2所示，由于其结构简单，功耗低，工艺友好等优点备受关注。为进一步提高SARADC的精度，噪声整形技术自首次提出后，便广受业界和学术界的关注，近几年更是在集成电路领域的各个顶级会议、顶级期刊中频频出现，在新型ADC中的比重越来越大。
目前，随着近几年的广泛讨论，低阶噪声整形技术已较为成熟，想要进一步提高噪声整形效果，目前的主流方案是增加噪声整形的阶数。但在高阶噪声整形技术领域内，由于原来低阶固有的结构在高阶系统下存在环路稳定性问题，因此无法从低阶直接迁移到高阶，因此高阶噪声整形系统的稳定性便成了广泛关注的重点。针对高阶噪声整形的稳定性优化主要是从整体架构出发考虑，目前虽然有个别结构能够实现高阶噪声整形，但是因为结构复杂需要更多的时间来完成噪声整形，从而导致高阶噪声整形SARADC的带宽严重受限。除此之外由于结构复杂，使用较多运放等有源器件所带来的功耗损失，也大大限制了其结构的应用场景。因此如何在高带宽、低功耗的前提下实现稳定的高阶噪声整形仍是一个难点。
发明内容
针对现有技术中的不足，本公开的目的在于提供一种四阶噪声整形流水线逐次逼近模数转换器，该模数转换器既能够解决传统噪声整形在实现高阶系统时系统环路不稳定的问题，又能够依靠高阶稳定的噪声整形技术以提高系统稳定性及模数转换速度，从而提高逐次逼近模数转换器的信噪比。
为实现上述目的，本公开提供以下技术方案：
一种四阶噪声整形流水线逐次逼近模数转换器，包括：
第一级逐次逼近模数转换模块，在第一个量化周期内，该模块通过采样输入电压以获得第ni1个采样信号，以及通过对第ni1个采样信号进行第一次比较、量化以生成第ni1个余量电压；在第二个量化周期内，该模块通过采样输入电压以获得第ni2个采样信号，以及通过将第ni1个余量电压经放大、积分后生成的第ni1个积分信号与第ni2个采样信号叠加后进行第二次比较、量化以生成第ni2个余量电压，则第一次的第一级二阶噪声整形完成，依次类推，直至生成第nin个余量电压时，第n次的第一级二阶噪声整形完成；
第二级逐次逼近模数转换模块，当所述第一级逐次逼近模数转换模块完成第一个量化周期的同时，所述第二级逐次逼近模数转换模块采样第ni1个余量电压以获得第nj1个采样信号，以及通过对第nj1个采样信号进行第一次比较、量化以生成第nj1个余量电压；当所述第一级逐次逼近模数转换模块完成第二个量化周期的同时，所述第二级逐次逼近模数转换模块采样第ni2个余量电压以获得第nj2个采样信号，以及通过将第nj1个余量电压经积分后生成的第nj1个积分信号与第nj2个采样信号叠加后进行第二次比较、量化以生成第nj2个余量电压，则第一次的第二级二阶噪声整形完成，依次类推，直至生成第njn个余量电压时，第n次的第二级二阶噪声整形完成。
优选的，所述第一级逐次逼近模数转换模块包括：
第一级采样电容阵列，所述第一级采样电容阵列的输入端连接输入电压，用于对所述输入电压进行周期采样并输出第ni1至第nin个采样信号；
运算放大器，所述运算放大器的输入端连接所述第一级采样电容阵列的输出端，用于对第ni1至第nin个余量电压进行放大；
第一级积分器，所述第一级积分器的输入端连接所述第一级采样电容阵列输出端，用于对放大后的第ni1至第nin个余量电压进行积分并输出第ni1至第nin个积分信号；
第一级比较器，所述第一级比较器的输入端连接所述第一级采样电容阵列的输出端和所述第一级积分器的输出端，用于对所述第一级采样电容阵列输出的第ni1至第nin个采样信号与所述第一级积分器输出的第ni1至第nin个积分信号分别进行叠加并比较以循环输出第ni1至第nin个第一数字码；
第一级逻辑控制电路，所述第一级逻辑控制电路的输入端连接所述第一级比较器的输出端，根据所述第一级比较器输出的第ni1至第nin个第一数字码循环控制第一级采样电容阵列以逐次逼近方式从高到低产生第ni1至第nin个余量电压，以完成第一级二阶噪声整形。
优选的，所述第二级逐次逼近模数转换模块包括：
第二级采样电容阵列，所述第二级采样电容阵列的输入端连接运算放大器的输出端，用于对放大后的第ni1至第nin个余量电压进行周期采样并输出第nj1至第njn个采样信号；
第二级积分器，所述第二级积分器的输入端连接所述第二级采样电容阵列的输出端，用于对第nj1至第njn个余量电压进行积分并输出第nj1至第njn个积分信号；
第二级比较器，所述第二级比较器的输入端连接所述第二级采样电容阵列的输出端和所述第二级积分器的输出端，用于对所述第二级采样电容阵列输出的第nj1至第njn个采样信号与所述第二级积分器输出的第nj1至第njn个积分信号分别进行叠加并比较以循环输出第nj1至第njn个第二数字码；
第二级逻辑控制电路，所述第二级逻辑控制电路的输入端连接所述第二级比较器的输出端，根据所述第二级比较器输出的第nj1至第nin个第二数字码循环控制第二级采样电容阵列以逐次逼近方式从高到低产生第nj1至第njn个余量电压，以完成第二级二阶噪声整形。
优选的，所述第一级采样电容阵列包括并联连接的二进制采样电容，每个采样电容的下极板连接有采样开关。
优选的，所述第一级积分器包括并联连接的积分电容C0、C1、C2-1和C2-2以及第一控制开关组。
优选的，所述第一级积分器在Z域中的表达式为：
其中，Z表示信号与系统中的Z域。
优选的，所述第二级采样电容阵列包括上极板采样开关和并联连接的二进制采样电容。
优选的，所述第二级积分器包括并联连接的积分电容C3和C4以及第二控制开关组。
优选的，所述第二级积分器在Z域中的表达式为：
其中，Z表示信号与系统中的Z域。
本公开还提供一种四阶噪声整形流水线逐次逼近模数转换器的转换方法，包括如下步骤：
S1：在第一个采样周期内，第一级采样电容阵列对输入电压进行采样，并输出第ni1个采样信号，所述第ni1个采样信号经第一级比较器比较后输出第ni1个数字码，所述第ni1个数字码经第一级逻辑控制电路处理后控制第一级采样电容阵列化以逐次逼近方式从高到低输出第ni1个余量电压；
S2：在第二个采样周期内，第一级采样电容阵列对输入电压进行采样，并输出第ni2个采样信号，所述第ni1个余量电压经运算放大器放大且经第一级积分器积分后输出第ni1个积分信号，所述第ni1个积分信号与第ni2个采样信号叠加后经第一级比较器比较输出第ni2个数字码，所述第ni2个数字码经第一级逻辑控制电路处理后控制第一级采样电容阵列化以逐次逼近方式从高到低输出第ni2个余量电压，此时第一次的第一级二阶噪声整形完成，依次类推，直至生成第njn个余量电压时，第n次的第一级二阶噪声整形完成；
S3：在所述第一级采样电容阵列输出第ni1个余量电压的同时，第二级采样电容阵列采样第ni1个余量电压以获得第nj1个采样信号，所述第nj1个采样信号经第二级比较器比较后输出第nj1个数字码，所述第nj1个数字码经第二级逻辑控制电路处理后控制第二级采样电容阵列化以逐次逼近方式从高到低输出第nj1个余量电压；
S4：在所述第一级采样电容阵列输出第ni2个余量电压的同时，第二级采样电容阵列采样第ni2个余量电压以获得第nj2个采样信号，所述第nj1个余量电压经第二级积分器积分后输出第nj1个积分信号，所述第nj1个积分信号与第nj2个采样信号叠加后经第二级比较器比较后输出第nj2个数字码，所述第nj2个数字码经第二级逻辑控制电路处理后控制第二级采样电容阵列化以逐次逼近方式从高到低输出第nj2个余量电压，此时第一次的第二级二阶噪声整形完成，依次类推，直至生成第njn个余量电压时，第n次的第二级二阶噪声整形完成；
S5：当第一次的第一级二阶噪声整形与第二次的第二级二阶噪声整形完成后，第一级比较器输出的第ni1个数字码和第二级比较器输出的第nj1个数字码经数字滤波器滤波处理后合并输出，依次类推，当第n次的第一级二阶噪声整形与第n次的第二级二阶噪声整形完成后，第一级比较器输出的第nin个数字码和第二级比较器输出的第njn个数字码经数字滤波器滤波处理后合并输出，形成最终的数字码。
与现有技术相比，本公开带来的有益效果为：
1、本公开通过流水线设计思想，让四阶噪声结构以流水线的方式工作，从而节省了高阶噪声整形所需要的时间；同时利用MASH结构解决了高阶噪声整形的稳定性问题，从而提升了噪声整形SARADC的信噪比与速度。
2、本公开通过巧妙设计MASH结构与噪声整形结构，实现了第一级噪声整形过程与流水线中的级间余量放大过程同时进行，节省了运放的数量，从而节省了芯片的功耗和所需面积，同时又节省了的运放放大时间，从而可以实现高速的四阶噪声整形。
附图说明
图1是传统的SARADC结构框图；
图2是传统的噪声整形SARADC结构框图；
图3是本公开一个实施例提供的一种四阶噪声整形流水线逐次逼近模数转换器的结构示意图；
图4是本公开另一个实施例提供的一种四阶噪声整形流水线逐次逼近模数转换器的信号流图；
图5是本公开另一个实施例提供的一种四阶噪声整形流水线逐次逼近模数转换器的工作时序图；
图6是本公开另一个实施例提供的一种四阶噪声整形流水线逐次逼近模数转换器无噪声整形时输出的FFT结果示意图；
图7是本公开另一个实施例提供的一种四阶噪声整形流水线逐次逼近模数转换器有噪声整形时输出的FFT结果示意图。
具体实施方式
下面将参照附图1至图7详细地描述本公开的具体实施例。虽然附图中显示了本公开的具体实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
需要说明的是，在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解，技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本公开的较佳实施方式，然所述描述乃以说明书的一般原则为目的，并非用以限定本公开的范围。本公开的保护范围当视所附权利要求所界定者为准。
为便于对本公开实施例的理解，下面将结合附图以具体实施例为例做进一步的解释说明，且各个附图并不构成对本公开实施例的限定。
一个实施例中，如图3所示，本公开提供一种四阶噪声整形流水线逐次逼近模数转换器，包括：
第一级逐次逼近模数转换模块，在第一个量化周期内，该模块通过采样输入电压以获得第ni1个采样信号，以及通过对第ni1个采样信号进行第一次比较、量化以生成第ni1个余量电压；在第二个量化周期内，该模块通过采样输入电压以获得第ni2个采样信号，以及通过将第ni1个余量电压经放大、积分后生成的第ni1个积分信号与第ni2个采样信号叠加后进行第二次比较、量化以生成第ni2个余量电压，则第一次的第一级二阶噪声整形完成，依次类推，直至生成第nin个余量电压时，第n次的第一级二阶噪声整形完成；
第二级逐次逼近模数转换模块，当所述第一级逐次逼近模数转换模块完成第一个量化周期的同时，所述第二级逐次逼近模数转换模块采样第ni1个余量电压以获得第nj1个采样信号，以及通过对第nj1个采样信号进行第一次比较、量化以生成第nj1个余量电压；当所述第一级逐次逼近模数转换模块完成第二个量化周期的同时，所述第二级逐次逼近模数转换模块采样第ni2个余量电压以获得第nj2个采样信号，以及通过将第nj1个余量电压经积分后生成的第nj1个积分信号与第nj2个采样信号叠加后进行第二次比较、量化以生成第nj2个余量电压，则第一次的第二级二阶噪声整形完成，依次类推，直至生成第njn个余量电压时，第n次的第二级二阶噪声整形完成。
本实施例通过让四阶噪声结构以流水线的方式工作，从而节省了高阶噪声整形所需要的时间；同时利用MASH结构解决了高阶噪声整形的稳定性问题，从而提升了噪声整形SARADC的信噪比与速度。另外，本实施例通过巧妙设计MASH结构与噪声整形结构，实现了第一级噪声整形过程与流水线中的级间余量放大过程同时进行，节省了运放的数量，从而节省了芯片的功耗和所需面积，同时又节省了的运放放大时间，从而可以实现高速的四阶噪声整形。
另一个实施例中，所述第一级采样电容阵列包括并联连接的二进制采样电容，每个采样电容的下极板连接有采样开关。
本实施例中，第一级采样电容阵列CDAC1的下极板通过采样开关在控制信号φs1的控制下对输入电压VINP进行采样并输出采样信号；第一级采样电容阵列CDAC1输出的采样信号进入第一级比较器且在第一级比较器的控制信号φc1的控制下进行比较并输出数字码，数字码控制第一级采样电容阵列CDAC1通过切换连接到不同的参考电压(VR+、VR-、VCM)，完成量化操作。
另一个实施例中，所述第一级积分器包括并联连接的积分电容C0、C1、C2-1和C2-2以及第一控制开关组。
本实施例中，电容C0通过开关S1、S2连接到共模电压VCM，开关S1、S2的控制信号为φvcm，C0的两端分别通过开关S3、S4连接到一阶积分电容C1的两端，开关S3、S4的控制信号为φNS1。一阶积分电容C1分别通过开关S5、S6连接到运算放大器AMP的正负输出端，开关S5、S6的控制信号为φ1。二阶积分电容C2-1分别通过开关S11、S12连接到运算放大器AMP的负正输出端，开关S11、S12的控制信号为φ2-1，且C2-1分别通过开关S7、S10连接到C1的两端，开关S7、S10的控制信号为φNS2-1。二阶积分电容C2-2通过开关S13、S14分别连接到运算放大器AMP的负正输出端，开关S13、S14的控制信号为φ2-2，且C2-2分别通过开关S8、S9连接到C1的两端，开关S8、S9的控制信号为φNS2-2。
另一个实施例中，所述第二级采样电容阵列包括上极板采样开关和并联连接的二进制采样电容。
本实施例中，第二采样电容阵列的上极板通过开关S15在控制信号φs2的控制下对运算放大器放大后的余量电压进行采样并输出采样信号；第二采样电容阵列CDAC2输出的采样信号进入第二级比较器且在第二级比较器的控制信号φc2的控制下进行比较并输出数字码，数字码控制第一级采样电容阵列CDAC2通过切换连接到不同的参考电压(VR+、VR-、VCM)，完成量化操作。
另一个实施例中，所述第二级积分器包括并联连接的积分电容C3和C4以及第二控制开关组。
本实施例中，一阶积分电容C3的一侧分别通过开关S16连接到电容阵列上极板和第二级比较器的输入端X3，另一侧接地，开关S16的控制信号为φ3；二阶积分电容C4的一侧分别通过开关S17连接到电容阵列上极板和第二级比较器的输入端X12，另一侧接地，开关S17控制信号为φ4。
上述所有实施例构成了本公开的完整技术方案。本公开所述模数转换器的工作原理描述如下：在第一个量化周期内，第一级采样电容阵列CDAC1通过下极板采样开关对输入电压进行第一次采样，与此同时，电容C0的两端连接至共模电压VCM，完成模数转换器的复位操作。采样结束后，第一级采样电容阵列CDAC1输出的第ni1个采样信号进入第一级比较器并输出第ni1个数字码，该第ni1个数字码经第一级逻辑控制电路处理后返回第一级采样电容阵列CDAC1以逐次逼近方式从高到低量化生成第ni1个余量电压；在第二个量化周期内，第一级采样电容阵列CDAC1通过下极板采样开关对输入电压进行第二次采样并输出第ni2个采样信号，与此同时，模数转换器进入余量放大阶段，此时运算放大器AMP打开，第一个量化周期内生成的第ni1个余量电压经运算放大器AMP放大后进入第一级积分器，此时第一级积分器中的电容C1、C2-1、C2-2按乒乓操作导通，从而实现第一级二阶积分并生成第ni1个积分信号。余量放大结束后，运算放大器关闭。该第ni1个积分信号与第二个量化周期内输出的第ni2个采样信号一起进入第一级比较器内进行叠加并比较生成第ni2个数字码，该第ni2个数字码经第一级逻辑控制电路处理后返回第一级采样电容阵列CDAC1以逐次逼近方式从高到低量化生成第ni2个余量电压，此时，第一次的第一级二阶噪声整形完成，依次类推，直至第一级采样电容阵列CDAC1量化生成第nin个余量电压时，第n次的第一级二阶噪声整形完成。
当第一级采样电容阵列CDAC1以逐次逼近方式从高到低量化生成第ni1个余量电压的同时，第二级采样电容阵列CDAC2中的采样开关对该第ni1个余量电压进行采样以获得第nj1个采样信号，该第nj1个采样信号进入第二级比较器并输出第nj1个数字码，该第nj1个数字码经第二级逻辑控制电路处理后返回第二级采样电容阵列CDAC2以逐次逼近方式从高到低量化生成第nj1个余量电压；当第一级采样电容阵列CDAC1以逐次逼近方式从高到低量化生成第ni2个余量电压的同时，第二级采样电容阵列CDAC2中的采样开关对该第ni2个余量电压进行采样以获得第nj2个采样信号，第nj1个余量电压经第二级积分器完成第二级二阶积分并输出第nj1个积分信号，该第nj1个积分信号与第nj2个采样信号一起进入第二级比较器内进行叠加并比较生成第nj2个数字码，该第nj2个数字码经第二级逻辑控制电路处理后返回第二级采样电容阵列CDAC2以逐次逼近方式从高到低量化生成第nj2个余量电压，此时，第一次的第二级二阶噪声整形完成，依次类推，直至第二级采样电容阵列CDAC2量化生成第njn个余量电压时，第n次的第二级二阶噪声整形完成。当第n次的第一级二阶噪声整形与第n次的第二级二阶噪声整形完成后，第一级比较器输出的第nin个数字码和第二级比较器输出的第njn个数字码经数字滤波器滤波处理后合并输出，形成最终的数字码。
本实施例采用了流水线结构，当第一级逐次逼近模数转换模块中的余量放大阶段结束后，第二级逐次逼近模数转换模块开始量化，第一级采样电容阵列CDAC1同时开始新一轮周期的采样，因此能够大幅度加快整个四阶噪声整形流水线逐次逼近模数转换器的量化速度。
图4为本公开所述的基于MASH结构的四阶噪声整形流水线逐次逼近模数转换器的工作时序图，如图4所示，当第一级采样电容阵列CDAC1中与下极板连接的采样开关S1的控制信号φs1为高电平时，CDAC1对输入电压VINP进行采样并输出采样信号，采样结束后，φs1变为低电平；当第一级比较器的控制信号φc1、第一控制开关组中的开关S3、S4的控制信号为高电平时，第一级积分器输出的积分信号转移到电容C0上，CDAC1开始第n-1次的SARADC转换流程，此时，采样信号与积分信号输入第一级比较器进行叠加并比较以输出数字码。当完成数字码转换后，C0上极板剩余电压为当前周期的余量电压。之后第二级采样电容阵列CDAC2中下极板采样开关的控制信号φs2&AMP为高电平，运算放大器AMP开始工作，C0上极板的余量电压通过运算放大器放大后输入第一级积分器的输入端与第二级采样电容阵列CDAC2的上极板。
当第二级比较器的控制信号φc2为高电平时，CDAC2与第二级积分器的积分电容C3、C4同时连接到第二级比较器的输入端，开始量化。之后φc2变为低电平，第二控制开关组中的开关S16的控制信号φ3变为高电平，CADC2与积分电容C3连接，开始进行第二阶积分操作。当φ3变为低电平，开关S17的控制信号φ4变为高电平时，CDAC2与积分电容C4连接，完成第二阶积分操作。
图5为本公开所述的基于MASH结构的四阶噪声整形流水线逐次逼近模数转换器的信号流图，图5中，第一级积分器的表达式L1为：
第二级积分器的表达式L2为：
其中，Z表示信号与系统中的Z域。
由图5可以推导出本公开所述的四阶噪声整形流水线逐次逼近模数转换器的数字输出码在Z域中的表达式为：
其中，Q1表示第一级逐次逼近模数转换模块的量化噪声，Q2表示第二级逐次逼近模数转换模块的量化噪声。
进一步带入L1与L2的表达式后，上式可推导为：
Dout(z)＝Vin(z)+(1-z-1)2·(1-0.8z-1)2·Q1(z)·Q2(z)
从上式中可以看到，两级比较器的量化噪声被四阶噪声整形，因此本公开通过MASH2-2结构实现了四阶噪声整形。
图6为本公开四阶噪声整形流水线逐次逼近模数转换器无噪声整形时输出的FFT结果。不打开噪声整形功能时，当采样速率为40M时，对系统输出进行快速傅里叶变换(FFT)得到如图6所示的功率谱密度图。可以看出，整个噪底在带内非常平坦，且此时ADC的有效位数(ENOB)为9.817bit，信号噪声失真比(SNDR)为60.86dB。
图7为公开四阶噪声整形流水线逐次逼近模数转换器有噪声整形时输出的FFT结果。当打开噪声整形功能后，在过采样率OSR＝8情况下，对系统输出进行FFT得到如图7所示的功率谱密度图。可以看出，带内噪声底被明显压低，同时噪声功率谱在较高频处以80dB/Dec的速率在增加，四阶噪声整形效果明显。整个SARADC的有效位数ENOB为14.47bit，SNDR为88.85dB。对比未打开噪声整形时，SNDR提高了26.92dB，有效位数增加了4.47位。
通过图6和图7比对，可以看出本公开设计的四阶噪声整形流水线逐次逼近模数转换器能够有效抑制过采样逐次逼近模数转换器带内的量化噪声和比较器噪声，从而有效提升逐次逼近模数转换器的信噪比和有效位数。
以上应用了具体实施例对本公开进行了阐述，只是用于帮助理解本公开，并不用于限制本公开。任何熟悉该技术的技术人员在本公开所揭示的技术范围内的局部修改或替换，都应涵盖在本公开的范围之内。

Claims (10)

1.一种四阶噪声整形流水线逐次逼近模数转换器，包括：
第一级逐次逼近模数转换模块，在第一个量化周期内，该模块通过采样输入电压以获得第ni1个采样信号，以及通过对第ni1个采样信号进行第一次比较、量化以生成第ni1个余量电压；在第二个量化周期内，该模块通过采样输入电压以获得第ni2个采样信号，以及通过将第ni1个余量电压经放大、积分后生成的第ni1个积分信号与第ni2个采样信号叠加后进行第二次比较、量化以生成第ni2个余量电压，则第一次的第一级二阶噪声整形完成，依次类推，直至生成第nin个余量电压时，第n次的第一级二阶噪声整形完成；
第二级逐次逼近模数转换模块，当所述第一级逐次逼近模数转换模块完成第一个量化周期的同时，所述第二级逐次逼近模数转换模块采样第ni1个余量电压以获得第nj1个采样信号，以及通过对第nj1个采样信号进行第一次比较、量化以生成第nj1个余量电压；当所述第一级逐次逼近模数转换模块完成第二个量化周期的同时，所述第二级逐次逼近模数转换模块采样第ni2个余量电压以获得第nj2个采样信号，以及通过将第nj1个余量电压经积分后生成的第nj1个积分信号与第nj2个采样信号叠加后进行第二次比较、量化以生成第nj2个余量电压，则第一次的第二级二阶噪声整形完成，依次类推，直至生成第njn个余量电压时，第n次的第二级二阶噪声整形完成。
2.根据权利要求1所述的转换器，其中，优选的，所述第一级逐次逼近模数转换模块包括：
第一级采样电容阵列，所述第一级采样电容阵列的输入端连接输入电压，用于对所述输入电压进行周期采样并输出第ni1至第nin个采样信号；
运算放大器，所述运算放大器的输入端连接所述第一级采样电容阵列的输出端，用于对第ni1至第nin个余量电压进行放大；
第一级积分器，所述第一级积分器的输入端连接所述第一级采样电容阵列输出端，用于对放大后的第ni1至第nin个余量电压进行积分并输出第ni1至第nin个积分信号；
第一级比较器，所述第一级比较器的输入端连接所述第一级采样电容阵列的输出端和所述第一级积分器的输出端，用于对所述第一级采样电容阵列输出的第ni1至第nin个采样信号与所述第一级积分器输出的第ni1至第nin个积分信号分别进行叠加并比较以循环输出第ni1至第nin个第一数字码；
第一级逻辑控制电路，所述第一级逻辑控制电路的输入端连接所述第一级比较器的输出端，根据所述第一级比较器输出的第ni1至第nin个第一数字码循环控制第一级采样电容阵列以逐次逼近方式从高到低产生第ni1至第nin个余量电压，以完成第一级二阶噪声整形。
3.根据权利要求1所述的转换器，其中，所述第二级逐次逼近模数转换模块包括：
第二级采样电容阵列，所述第二级采样电容阵列的输入端连接运算放大器的输出端，用于对放大后的第ni1至第nin个余量电压进行周期采样并输出第nj1至第njn个采样信号；
第二级积分器，所述第二级积分器的输入端连接所述第二级采样电容阵列的输出端，用于对第nj1至第njn个余量电压进行积分并输出第nj1至第njn个积分信号；
第二级比较器，所述第二级比较器的输入端连接所述第二级采样电容阵列的输出端和所述第二级积分器的输出端，用于对所述第二级采样电容阵列输出的第nj1至第njn个采样信号与所述第二级积分器输出的第nj1至第njn个积分信号分别进行叠加并比较以循环输出第nj1至第njn个第二数字码；
第二级逻辑控制电路，所述第二级逻辑控制电路的输入端连接所述第二级比较器的输出端，根据所述第二级比较器输出的第nj1至第njn个第二数字码循环控制第二级采样电容阵列以逐次逼近方式从高到低产生第nj1至第njn个余量电压，以完成第二级二阶噪声整形。
4.根据权利要求2所述的模数转换器，其中，所述第一级采样电容阵列包括并联连接的二进制采样电容，每个采样电容的下极板连接有采样开关。
5.根据权利要求2所述的模数转换器，其中，所述第一级积分器包括并联连接的积分电容C0、C1、C2-1和C2-2以及第一控制开关组。
6.根据权利要求2或5所述的模数转换器，其中，所述第一级积分器在Z域中的表达式为：
其中，Z表示信号与系统中的Z域。
7.根据权利要求3所述的模数转换器，其中，所述第二级采样电容阵列包括上极板采样开关和并联连接的二进制采样电容。
8.根据权利要求3所述的模数转换器，其中，所述第二级积分器包括并联连接的积分电容C3和C4以及第二控制开关组。
9.根据权利要求3或8所述的模数转换器，其中，所述第二级积分器在Z域中的表达式为：
其中，Z表示信号与系统中的Z域。
10.一种基于MASH结构的四阶噪声整形流水线逐次逼近模数转换器的转换方法，包括如下步骤：
S1：在第一个采样周期内，第一级采样电容阵列对输入电压进行采样，并输出第ni1个采样信号，所述第ni1个采样信号经第一级比较器比较后输出第ni1个数字码，所述第ni1个数字码经第一级逻辑控制电路处理后控制第一级采样电容阵列化以逐次逼近方式从高到低输出第ni1个余量电压；
S2：在第二个采样周期内，第一级采样电容阵列对输入电压进行采样，并输出第ni2个采样信号，所述第ni1个余量电压经运算放大器放大且经第一级积分器积分后输出第ni1个积分信号，所述第ni1个积分信号与第ni2个采样信号叠加后经第一级比较器比较输出第ni2个数字码，所述第ni2个数字码经第一级逻辑控制电路处理后控制第一级采样电容阵列化以逐次逼近方式从高到低输出第ni2个余量电压，此时第一次的第一级二阶噪声整形完成，依次类推，直至生成第njn个余量电压时，第n次的第一级二阶噪声整形完成；
S3：在所述第一级采样电容阵列输出第ni1个余量电压的同时，第二级采样电容阵列采样第ni1个余量电压以获得第nj1个采样信号，所述第nj1个采样信号经第二级比较器比较后输出第nj1个数字码，所述第nj1个数字码经第二级逻辑控制电路处理后控制第二级采样电容阵列化以逐次逼近方式从高到低输出第nj1个余量电压；
S4：在所述第一级采样电容阵列输出第ni2个余量电压的同时，第二级采样电容阵列采样第ni2个余量电压以获得第nj2个采样信号，所述第nj1个余量电压经第二级积分器积分后输出第nj1个积分信号，所述第nj1个积分信号与第nj2个采样信号叠加后经第二级比较器比较后输出第nj2个数字码，所述第nj2个数字码经第二级逻辑控制电路处理后控制第二级采样电容阵列化以逐次逼近方式从高到低输出第nj2个余量电压，此时第一次的第二级二阶噪声整形完成，依次类推，直至生成第njn个余量电压时，第n次的第二级二阶噪声整形完成；
S5：当第一次的第一级二阶噪声整形与第二次的第二级二阶噪声整形完成后，第一级比较器输出的第ni1个数字码和第二级比较器输出的第ni1个数字码经数字滤波器滤波处理后合并输出，依次类推，当第n次的第一级二阶噪声整形与第n次的第二级二阶噪声整形完成后，第一级比较器输出的第nin个数字码和第二级比较器输出的第njn个数字码经数字滤波器滤波处理后合并输出，形成最终数字码。
CN202111391896.7A 2021-11-22 2021-11-22 一种四阶噪声整形流水线逐次逼近模数转换器 Active CN114124089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111391896.7A CN114124089B (zh) 2021-11-22 2021-11-22 一种四阶噪声整形流水线逐次逼近模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111391896.7A CN114124089B (zh) 2021-11-22 2021-11-22 一种四阶噪声整形流水线逐次逼近模数转换器

Publications (2)

Publication Number Publication Date
CN114124089A CN114124089A (zh) 2022-03-01
CN114124089B true CN114124089B (zh) 2024-04-26

Family

ID=80439521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111391896.7A Active CN114124089B (zh) 2021-11-22 2021-11-22 一种四阶噪声整形流水线逐次逼近模数转换器

Country Status (1)

Country Link
CN (1) CN114124089B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015154671A1 (zh) * 2014-04-09 2015-10-15 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN105245231A (zh) * 2015-10-08 2016-01-13 电子科技大学 一种流水线型逐次逼近模数转换器的前后级交换方法
CN110492885A (zh) * 2019-07-11 2019-11-22 东南大学 一种无源噪声整形逐次逼近sar模数转换器
CN111211783A (zh) * 2020-02-17 2020-05-29 西安交通大学 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN111327323A (zh) * 2020-02-17 2020-06-23 西安交通大学 无源噪声整形过采样逐次逼近模数转换器及控制方法
CN112564709A (zh) * 2020-12-09 2021-03-26 中国人民解放军国防科技大学 一种基于误差反馈式的噪声整形逐次逼近模数转换器
WO2021128490A1 (zh) * 2019-12-27 2021-07-01 清华大学 无源噪声整形的逐次逼近型模数转换器
CN113612477A (zh) * 2021-08-16 2021-11-05 人工智能与数字经济广东省实验室(广州) 一种四阶噪声整形逐次逼近模数转换器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141948B2 (en) * 2016-06-06 2018-11-27 Mediatek Inc. Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015154671A1 (zh) * 2014-04-09 2015-10-15 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN105245231A (zh) * 2015-10-08 2016-01-13 电子科技大学 一种流水线型逐次逼近模数转换器的前后级交换方法
CN110492885A (zh) * 2019-07-11 2019-11-22 东南大学 一种无源噪声整形逐次逼近sar模数转换器
WO2021128490A1 (zh) * 2019-12-27 2021-07-01 清华大学 无源噪声整形的逐次逼近型模数转换器
CN111211783A (zh) * 2020-02-17 2020-05-29 西安交通大学 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN111327323A (zh) * 2020-02-17 2020-06-23 西安交通大学 无源噪声整形过采样逐次逼近模数转换器及控制方法
CN112564709A (zh) * 2020-12-09 2021-03-26 中国人民解放军国防科技大学 一种基于误差反馈式的噪声整形逐次逼近模数转换器
CN113612477A (zh) * 2021-08-16 2021-11-05 人工智能与数字经济广东省实验室(广州) 一种四阶噪声整形逐次逼近模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一款14位流水线-逐次逼近型模数转换器设计;张浩松;唐鹤;;电子与封装;20200720(07);18-23 *
应用于数字音频的二阶Sigma-Delta调制器设计;李亮;陈珍海;;微电子学与计算机;20100705(07);204-207 *

Also Published As

Publication number Publication date
CN114124089A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN110492885B (zh) 一种无源噪声整形逐次逼近sar模数转换器
Fredenburg et al. A 90-ms/s 11-mhz-bandwidth 62-db sndr noise-shaping sar adc
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
CN109412597B (zh) 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
CN111211783B (zh) 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN106209104A (zh) 模数转换器
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
CN112564709B (zh) 一种基于误差反馈式的噪声整形逐次逼近模数转换器
CN104682958A (zh) 一种带噪声整形的并行逐次逼近模数转换器
CN114124089B (zh) 一种四阶噪声整形流水线逐次逼近模数转换器
CN103312334A (zh) 适用于Sigma-Delta ADC电路的积分器电路
CN203278797U (zh) 零点优化积分器电路
Akbari et al. OTA-free MASH 2–2 noise shaping SAR ADC: System and design considerations
Zhang et al. A13b-ENOB third-order noise-shaping SAR ADC using a hybrid error-control structure
CN113676181B (zh) 一种基于双输入比较器的二阶全无源噪声整形sar adc
CN115801003A (zh) 一种多步模数转换器及其实现方法
CN114938226A (zh) 一种高速采样积分兼具加权求和功能的积分器
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器系统
US20160261277A1 (en) Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
CN113810056B (zh) 一种基于双回路多有源谐振器的宽带高精度模数转换器
CN113271104B (zh) 流水线模数转换电路
Kanazawa et al. A 100-MS/s 4-MHz bandwidth 77.3-dB SNDR ΔΣ ADC with a triple sampling technique
Osipov et al. SAR ADC Architecture with Fully Passive Noise Shaping
Chao et al. A third-order low-distortion delta-sigma modulator with opamp sharing and relaxed feedback path timing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant