CN105245231A - 一种流水线型逐次逼近模数转换器的前后级交换方法 - Google Patents

Abstract

本发明一种流水线型逐次逼近模数转换器的前后级交换方法，涉及微电子学与固体电子学领域，特别是一种流水线型逐次逼近模数转换器。不需要引入额外的运放进行噪声整形，不需要引入任何校正算法，也不需要引入Dither，只需要在两次转换之间交换第一级逐次逼近模数转换器和第二级逐次逼近模数转换器，即可避免电容失配在同一码字的误差进行累加，因此，与传统依赖噪声整形、校正算法或者Dither来提高DNL/INL的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。

Description

一种流水线型逐次逼近模数转换器的前后级交换方法

技术领域

本发明涉及微电子学与固体电子学领域，特别是一种流水线型逐次逼近模数转换器。

背景技术

近年来，随着便携式医学仪器、通信产业、安防安检系统、高性能计算、生物医学、数字信号处理等技术的不断发展，对模数转换器的要求也在不断提高，推动着模数转换器向高速、高精度和低功耗的方向发展。移动通信领域一般要求模数转换器的分辨率在10位以上，速度大于100MHZ。美国在高速、高精度模数转换器领域对我国实行出口管制，所以，研究高性能模数转换器对发展我国的国防事业和信息产业都具有重大意义。

过去，广泛应用于雷达和无线通信领域的高速、高精度模数转换器一直是流水线模数转换器(PipelineADC)和全并行模数转换器(FlashADC)占据优势。从最近的文献发表情况可以看出，混合结构的逐次逼近模数转换器能借鉴流水线模数转换器和全并行模数转换器的优势来克服逐次逼近模数转换器的缺陷，在高速、高精度方面都取得了很大进展，工业界和学术界都对混合结构的逐次逼近模数转换器作了深入研究，混合结构的逐次逼近模数转换器朝着高速、高精度方向发展的趋势越来越明显。例如文献[Lin,Chin-YuandLee,Tai-Cheng,“A12-bit210-MS/s5.3-mWpipelined-SARADCwithapassiveresiduetransfertechnique”,2014SymposiumonVLSICircuits(VLSIC),pp.1--2,2014.]采用65nmCMOS工艺设计的12位210MS/s流水线型逐次逼近模数转换器，功耗仅5.3mW，而文献[Tseng,Chien-JianandHsieh,Yi-ChunandYang,Ching-HuaandChen,Hsin-Shu,“A10-Bit200MS/sCapacitor-SharingPipelineADC”,IEEETransactionsonCircuitsandSystemsI:RegularPapers,pp.2902--2910,2013.]采用90nm设计的10位200MS/s流水线模数转换器，功耗为45.4mW；文献[Wang,R.andChio,U.F.andSin,S.W.andSeng-Pan,U.andWang,Z.andMartins,RP,“A12-bit110MS/s4-stageSingle-OpampPipelinedSARADCwithRatio-BasedGECTechnique”,EuropeanSolid-StateCircuitsConference(ESSCIRC),pp.265--268,2012.]基于65nmCMOS工艺，设计的12位110MS/s流水线型逐次逼近模数转换器，功耗小于15mW，而文献[Nam,J.W.andJeon,Y.D.andYun,S.J.andRoh,T.M.andKwon,J.K.,“A12-bit100-MS/spipelinedADCin45-nmCMOS”,InternationalSoCDesignConference(ISOCC),pp.405--407,2011.]采用45nmCMOS工艺设计的12位100MS/s流水线模数转换器的功耗为30.4mW。以上数据表明：流水线型逐次逼近模数转换器能达到流水线模数转换器的高速性能，功耗却远低于流水线模数转换器，具有重要的研究意义。

微分非线性(DifferentialNonlinearity，缩写为DNL)和积分非线性(IntegralNonlinearity，缩写为INL)是衡量ADC性能好坏的两个重要的静态参数，直接影响ADC的线性度和动态性能，而电容失配是恶化DNL和INL的主要因素。现代工艺条件下，电容一般只能满足10位的匹配精度，利用数字校正技术来提高电容的匹配精度，从而提高ADC的精度和线性度，在ADC中得到广泛应用。文献[J.A.Fredenburg,M.P.Flynn,“A90-MS/s11-MHz-Bandwidth62-dBSNDRNoise-ShapingSARADC”,IEEEJournalofSolid-StateCircuits,pp.2898--2904,2012,47(12).]在传统奈奎斯特ADC结构基础上构建噪声整形功能可以提高ADC的精度和线性度。例如，一个8位ADC可以通过噪声整形达到10.7位的有效位数。带有噪声整形功能的ADC综合利用了奈奎斯特ADC和过采样ADC的优点，但是需要利用高性能运放构建传输函数实现噪声整形的功能，从而极大地增加了功耗；文献[Y.S.Shu,B.S.Song,“A15-bitlinear20-MS/spipelinedADCdigitallycalibratedwithsignal-dependentdithering”,IEEEJournalofSolid-StateCircuits,pp.342--350,2008,43(2).]提出的Dither技术可以增强传统奈奎斯特ADC的信噪比，提高ADC的线性度，但Dither技术需要超高精度的DAC将Dither变为模拟信号，将其引入ADC输入端与输入信号叠加，因此，为避免溢出，会降低输入信号的幅度范围，且Dither技术需要设计超高精度DAC，又成为另一瓶颈，从而限制了Dither技术的运用；文献[W.Liu,P.Huang,Y.Chiu,“A12-bit,45-MS/s,3-mWRedundantSuccessiveApproximationRegisteranalog-to-DigitalConverterWithDigitalCalibration”,IEEEJournalofSolid-StateCircuits,pp.2661--2672,2011,46(11).]提出的后台LMS校正算法对同一个输入电压转换两次，LMS算法根据ADC两次转换结果的不同，计算电容失配误差并校正，该算法虽然不需要精确参考源，但是对同一个输入电压转换两次导致采样率降低一半，严重牺牲了速度。

发明内容

本发明针对现有技术的不足之处改进设计一种结构更简单、占用芯片面积更小、更容易在片上实现的能够提高流水线型逐次逼近模数转换器DNL/INL的前后级交换方法。

本发明的技术方案是一种流水线型逐次逼近模数转换器的前后级交换方法，该方法中的流水线型逐次逼近模数转换器包括：A级逐次逼近模数转换器、B级逐次逼近模数转换器、余差放大器；

第一次输出码字过程中，将A级逐次逼近模数转换器作为第一级，B级逐次逼近模数转换器作为第二级；第一级逐次逼近模数转换器对输入电压采样之后，产生高位的转换结果，将转换结果与输入电压相减之后送入余差放大器，经过余差放大器后，进入第二级；第二级逐次逼近模数转换器对余差进行采样，产生低位的转换结果；将两级各自的逐次逼近模数转换器产生的结果进行组合获得第一次输出码字；

第二次输出码字过程中，将B级逐次逼近模数转换器作为第一级，A级逐次逼近模数转换器作为第二级；之后方法与第一次输出码字完全相同，获得第二次输出码字；

其后奇数次输出码字方法与第一次输出码字相同，偶数次输出码字与第二次输出码字相同。

本发明提出一种能提高流水线型逐次逼近模数转换器DNL/INL的前后级交换方法，其特点在于：不需要引入额外的运放进行噪声整形，不需要引入任何校正算法，也不需要引入Dither，只需要在两次转换之间交换第一级逐次逼近模数转换器和第二级逐次逼近模数转换器，即可避免电容失配在同一码字的误差进行累加，因此，与传统依赖噪声整形、校正算法或者Dither来提高DNL/INL的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。

附图说明

图1为本发明提出的11位流水线型逐次逼近模数转换器结构框图。

图2为本发明提出的11位流水线型逐次逼近模数转换器时序分配图。

图3为传统11位流水线型逐次逼近模数转换器的DNL/INL仿真结果。

图4为本发明提出的11位流水线型逐次逼近模数转换器的DNL/INL仿真结果。

具体实施方式

本发明提出一种能提高流水线型逐次逼近模数转换器DNL/INL的前后级交换方法，每两次转换之间切换第一级逐次逼近模数转换器与第二级逐次逼近模数转换器，从而达到提高DNL和INL的目的。下面以11位流水线型逐次逼近模数转换器为例进行详述。本发明提出的11位流水线型逐次逼近模数转换器的系统结构和时序分配分别如图1和图2所示。利用流水线模数转换器的思想，将一个11位的流水线型逐次逼近模数转换器分为两级，第一级6位逐次逼近模数转换器和余差放大器共同组成增益数模转换器(MultiplierDigitaltoAnalogConverter，MDAC)。第一级6位逐次逼近模数转换器对输入电压采样之后，产生高6位的转换结果，转换结果与输入电压相减之后送入余差放大器，经过余差放大器将余差放大32倍送入第二级，第二级的6位逐次逼近模数转换器再对余差进行转换，产生低6位的转换结果，两级错位相加，得到第一次转换最终11位的转换结果；接下来，将第一级6位逐次逼近模数转换器和第二级6位逐次逼近模数转换器互换位置，即之前的第二级6位逐次逼近模数转换器对输入电压采样之后，产生高6位的转换结果，转换结果与输入电压相减之后送入余差放大器，经过余差放大器将余差放大32倍送入之前的第一级，之前的第一级6位逐次逼近模数转换器再对余差进行转换，产生低6位的转换结果，两级错位相加，得到第二次转换最终11位的转换结果；进一步的，在ADC输出码字过程中，第三次转换的方式与第一次相同，第四次转换的方式与第二次相同，依次循环。

本发明之所以可以提高DNL和INL，主要基于如下中心思想：传统流水线型逐次逼近模数转换器普遍采用的位循环模式为：对某一固定位的判断总采用某一固定的电容，即在转换过程中，所有位循环都采用同一种电荷重分配方案，导致由电容失配引入的误差总在同一码字不断累加，为了避免由电容失配引入的误差总在同一码字不断累加，本发明提出一种新型的简单易实现的前后级切换模式，不需要引入额外运放做噪声整形，也不需要任何校正算法，只需要在两次转换之间交换第一级逐次逼近模数转换器和第二级逐次逼近模数转换器，即可避免电容失配引入的误差总在同一码字不断累加，从而达到提升DNL和INL的目的。

对本发明提出的11位流水线型逐次逼近模数转换器进行matlab仿真，单位电容取值为10μf，单位电容失配误差()为0.08。表1总结了传统流水线型逐次逼近模数转换器与本发明提出的流水线型逐次逼近模数转换器的DNL/INL仿真的性能对比。表1表明：相比传统流水线型逐次逼近模数转换器，本发明将DNL提高了36.8％，INL提高了51.7％。

本发明针对传统流水线型逐次逼近模数转换器提出了一种新的前后级交换技术，只需要在两次转换之间交换第一级逐次逼近模数转换器和第二级逐次逼近模数转换器，就可以实现DNL/INL的优化，控制逻辑简单，硬件开销小，相比传统采用噪声整形技术或者校正算法来提高DNL/INL的方法，本发明能节约功耗和芯片面积。

表1：传统PipelinedSARADC与本发明提出的PipelinedSARADC的DNL/INL对比

Claims (1)

1.一种流水线型逐次逼近模数转换器的前后级交换方法，该方法中的流水线型逐次逼近模数转换器包括：A级逐次逼近模数转换器、B级逐次逼近模数转换器、余差放大器；

第一次输出码字过程中，将A级逐次逼近模数转换器作为第一级，B级逐次逼近模数转换器作为第二级；第一级逐次逼近模数转换器对输入电压采样之后，产生高位的转换结果，将转换结果与输入电压相减之后送入余差放大器，经过余差放大器后，进入第二级；第二级逐次逼近模数转换器对余差进行采样，产生低位的转换结果；将两级各自的逐次逼近模数转换器产生的结果进行组合获得第一次输出码字；

第二次输出码字过程中，将B级逐次逼近模数转换器作为第一级，A级逐次逼近模数转换器作为第二级；之后方法与第一次输出码字完全相同，获得第二次输出码字；

其后奇数次输出码字方法与第一次输出码字相同，偶数次输出码字与第二次输出码字相同。