CN110687959A - 功率控制装置及其控制电路、积分比较器以及方法 - Google Patents

Abstract

本申请公开了积分比较器、功率检测控制电路、功率控制装置以及功率控制基准序列的生成方法，积分比较器包括：第一输入端和第二输入端；积分比较器包括运算放大器、第一电阻、第一电容和第一二极管，运算放大器包括第三输入端、第四输入端，运算放大器的输出端为电路的输出端；第一电阻的一端耦接第一输入端，第一电阻的另一端耦接第三输入端，第一电容的一端耦接第三输入端，第一电容的另一端耦接运算放大器的输出端，第一二极管的负极耦接第三输入端，第一二极管的正极耦接输出端。通过上述方式，本申请能够提高信号控制的稳定性和准确度。

Description

功率控制装置及其控制电路、积分比较器以及方法

技术领域

本申请涉及功率控制技术领域，特别是涉及积分比较器、功率检测控制电路、功率控制装置以及功率控制基准序列的生成方法。

背景技术

现有功率控制技术可主要概括为两种，一种是直接式功率控制，另一种为闭环功率控制方式。

现有主流技术主要是采用控制器采集前向功率与基准的功率比较再控制，从而实现软件的闭环功率控制。虽然闭环功率控制可以保证获得良好的功率控制精度，但设计难度较大，设计不好将影响环路工作的稳定性等技术性能。而其中，积分比较器的电路设计起到了至关重要的作用。

因此，需要提供功率控制装置及其控制电路、积分比较器以及功率控制基准序列的生成方法，以解决上述问题。

发明内容

本申请主要提供功率控制装置及其控制电路、积分比较器以及功率控制基准序列的生成方法，以能够解决现有技术中信号控制稳定性和准确度较低的技术问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种积分比较器，该积分比较器包括：第一输入端和第二输入端；运算放大器、第一电阻、第一电容以及第一二极管，运算放大器包括第三输入端、第四输入端，运算放大器的输出端为积分比较器的输出端；第一电阻的一端耦接第一输入端，第一电阻的另一端耦接第三输入端，第一电容的一端耦接第三输入端，第一电容的另一端耦接运算放大器的输出端，第一二极管的负极耦接第三输入端，第一二极管的正极耦接输出端。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种功率检测控制电路，该功率检测控制电路包括：功率检波器、数模转换器、控制器以及如上所述的积分比较器，功率检波器的输入端耦接反馈功率信号，功率检波器的输出端耦接第一输入端，用于向积分比较器输出与反馈功率信号对应的电压信号，控制器的输出端耦接数模转换器的输入端，数模转换器的输出端耦接第二输入端；控制器用于生成并向数模转换器输出功率控制基准序列，数模转换器用于接收功率控制基准序列，经过数模转换输出功率控制基准电压信号；积分比较器用于对输入的反馈功率信号对应的电压信号和功率控制基准电压信号进行比较积分后，输出功率控制信号。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种功率控制装置，该功率控制装置包括：功率放大电路和如上所述的功率检测控制电路；功率放大电路包括功率放大器和耦接功率放大器的定向耦合器，定向耦合器用于向功率检波器的输入端输入定向耦合器耦合功率放大器的输出功率信号而得到的反馈功率信号；积分比较器的输出端用于输出功率控制信号，控制功率放大器的栅极电压。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种功率控制基准序列的生成方法，该功率控制基准序列的生成方法包括：初始化功率控制配置；采用加、减和移位中的至少一种运算方法生成功率控制基准序列。

本申请的有益效果是：区别于现有技术的情况，本申请通过设置第一二极管的负极耦接第三输入端，第一二极管的正极耦接输出端，使得第一二极管能够在第三输入端的信号快速上升时导通，降低输出端出现信号过冲的风险，实现第三输入端的信号的平稳上升，降低瞬态邻道干扰，从而提高信号控制的稳定性和准确度。

附图说明

图1是本申请积分比较器第一实施例的电路结构示意图；

图2是本申请积分比较器第二实施例的电路结构示意图；

图3是本申请积分比较器第三实施例的电路结构示意图；

图4是本申请积分比较器第四实施例的电路结构示意图；

图5是本申请功率检测控制电路实施例的模块示意图；

图6是图5中功率检测控制电路实施例的功率检波器的电路结构示意图；

图7是本申请功率控制装置实施例的模块示意图；

图8是图7中本申请功率控制装置实施例的定向耦合器的电路结构示意图；

图9是本申请功率控制基准序列的生成方法的流程示意图；

图10是图9中本申请功率控制基准序列的生成方法的步骤S120的具体流程示意图；

图11是本申请功率控制基准序列的生成方法的另一流程示意图；

图12是本申请功率控制基准序列的生成方法实施例的序列生成过程示意图。

具体实施方式

下面结合附图和实施例对本申请进行详细的说明。

请参阅图1，图1是本申请积分比较器第一实施例的电路结构示意图。

本实施例中，积分比较器100包括：

第一输入端10和第二输入端20。

运算放大器A、第一电阻R1、第一电容C1和第一二极管D1，运算放大器A包括第三输入端30、第四输入端40，运算放大器A的输出端50为积分比较器100的输出端50。

其中，第三输入端30为运算放大器A的反相输入端，第四输入端40为运算放大器A的正相输入端。

积分比较器100的输出端50所输出的信号为，第一输入端10输入的信号和第二输入端20输入的信号的差值的积分值。

第一电阻R1的一端耦接第一输入端10，第一电阻R1的另一端耦接第三输入端30，第一电容C1的一端耦接第三输入端30，第一电容C1的另一端耦接运算放大器A的输出端50，第一二极管D1的负极耦接第三输入端30，第一二极管D1的正极耦接输出端50。

通过设置第一二极管D1的负极耦接第三输入端30，第一二极管D1的正极耦接输出端50，使得第一二极管D1能够在第三输入端30的信号快速上升时导通，降低输出端50出现信号过冲的风险，实现第三输入端30的信号的平稳上升，降低瞬态邻道干扰，从而提高信号控制的稳定性和准确度。

请参阅图2，图2是本申请积分比较器第二实施例的电路结构示意图。

本实施例中，积分比较器100可进一步包括第二二极管D2和第二电阻R2。

第二二极管D2的负极耦接第二输入端20，第二二极管D2的正极耦接第四输入端40，第二电阻R2与第二二极管D2并联。

通过设置第二二极管D2与第二电阻R2并联，且第二二极管D2的负极耦接第二输入端20，第二二极管D2的正极耦接第四输入端40，使得第二二极管D2能够在第二输入端20的信号下降时导通，在一定程度上消除第四输入端40的残压，实现第二输入端20的信号变化时的平稳过渡，降低瞬态邻道干扰，从而进一步提高信号控制的稳定性和准确度。

本实施例可以与上述本申请积分比较器100第一实施例相结合。

可选地，第一二极管D1和第二二极管D2均为肖特基二极管，肖特基二极管的正向导通压降低于预设阈值。

本实施例中，第一二极管D1和第二二极管D2均为低压差的肖特基二极管，预设阈值例如可以是0.5V。通过选用低压差的肖特基二极管，利用其导通压降低，反向恢复快的特点，能够在第三输入端30的信号快速上升时导通，更有效地降低输出端50出现信号过冲的风险，以及能够在第二输入端20的信号下降时导通，更有效地消除第四输入端40的残压，实现第二输入端20的信号变化时的平稳过渡。

请参阅图3，图3是本申请积分比较器第三实施例的电路结构示意图。

本实施例中，积分比较器100可进一步包括第三电阻R3和第二电容C2。

第三电阻R3和第二电容C2串联后，耦接于第三输入端30和运算放大器A的输出端50之间。

本实施例中，第二电容C2的一端耦接第三输入端30，第二电容C2的另一端耦接第三电阻R3电阻的一端，第三电阻R3的另一端耦接运算放大器A的输出端50。

在其他实施例中，第三电阻R3的一端耦接第三输入端30，第三电阻R3的另一端耦接第二电容C2的一端，第二电容C2的另一端耦接运算放大器A的输出端50。

通过设置第三电阻R3和第二电容C2，并将第三电阻R3和第二电容C2串联后，耦接于第三输入端30和所述运算放大器A的输出端50之间，使得串联的第三电阻R3和第二电容C2可以减弱第三输入端30的输入信号的积分的阻尼过冲，进一步提高信号控制的稳定性和准确度。

本实施例可以与上述本申请积分比较器第一实施例和第二实施例相结合。

请参阅图4，图4是本申请积分比较器第四实施例的电路结构示意图。

本实施例中，积分比较器100进一步包括：第四电阻R4、第三电容C3。

第四电阻R4的一端耦接第四输入端40，第四电阻R4的另一端耦接参考地。

第三电容C3的一端耦接第四输入端40，第三电容C3的另一端耦接参考地。

可选地，积分比较器100进一步包括：第四电容(图未示)和第五电容(图未示)，第四电容耦接在第三输入端30、第四输入端40之间，第五电容的一端耦接第二输入端20，第五电容的另一端耦接参考地。

本实施例可以与上述本申请积分比较器第一实施例至第三实施例相结合。

请结合参阅图5和图6，图5是本申请功率检测控制电路实施例的模块示意图，图6是图5中功率检测控制电路实施例的功率检波器的电路结构示意图。

本实施例中，功率检测控制电路200包括上述任一实施例中的积分比较器100、功率检波器230、数模转换器210以及控制器220，功率检波器230的输入端耦接反馈功率信号。

功率检波器230的输出端耦接第一输入端10，用于向积分比较器100输出与反馈功率信号对应的电压信号，控制器220的输出端耦接数模转换器210的输入端，数模转换器210的输出端耦接第二输入端20。

控制器220用于生成并向数模转换器210输出功率控制基准序列，数模转换器210用于接收功率控制基准序列，经过数模转换输出功率控制基准电压信号。

积分比较器100用于对输入的反馈功率信号对应的电压信号和功率控制基准电压信号进行比较积分后，输出功率控制信号。

本实施例的功率检测控制电路200可以与外部电路配合使用，功率检波器230的输入端用于耦接外部电路的反馈功率信号，积分比较器100用于输出功率控制信号至外部电路以对外部电路进行闭环功率控制。

可选地，请参阅图6，功率检波器230可包括：电感L7303、电容C7310、电容C7308、电容C7309、电容C7311、电阻R7315、电阻R7328、电阻R7316、电阻R7317以及检波芯片N7301。

具体的，电阻R7315的第一端耦接反馈功率信号，电阻R7315的第二端耦接电容C7309的一端，电容C7309的另一端耦接检波芯片N7301的PIN7引脚，电阻R7317的一端耦接反馈功率信号，电阻R7317的另一端耦接参考地，电阻R7316的一端耦接电阻R7315的第二端，电阻R7316的另一端耦接参考地。

电阻R7328的一端耦接检波芯片N7301的PIN3引脚，电阻R7328的另一端耦接功率检波器230的输出端，电容C7311的一端耦接功率检波器230的输出端，电容C7311的另一端耦接参考地。

电感L7303的一端耦接供电电源，电感L7303的另一端耦接检波芯片N7301的PIN1引脚和PIN2引脚，电容C7310的一端耦接参考地，电容C7310的另一端耦接检波芯片N7301的PIN1引脚和PIN2引脚。

电容C7308的一端耦接检波芯片N7301的PIN8引脚，电容C7308的另一端耦接参考地。

检波芯片N7301的PIN4引脚、PIN5引脚、PIN6引脚、PIN9引脚均耦接参考地。

本实施例所提供的功率检测控制电路200，由于采用了上述任一实施例中的积分比较器100，且利用积分比较器100输出两个输入信号的差值的积分值，作为功率控制信号，能够实现功率的硬件闭环控制，降低控制器220由于软件故障造成电路损毁的风险，有利于降低成本。

可选地，控制器220用于采用加、减和移位中的至少一种运算方法，生成并向数模转换器210输出功率控制基准序列。

由于控制器220采用加、减和移位中的至少一种运算方法，生成功率控制基准序列，而非采用传统的乘法浮点运算，可有效降低运算时间，即降低生成功率控制基准序列所需的时间，从而一方面能够降低功率控制的响应时间，另一方面，由于改变了运算方法，降低了运算难度，从而能够降低对控制器220的处理能力要求，有利于节约成本。

可选地，控制器220用于初始化功率控制配置，获取至少一组运算参数，运算参数包括步长、步数以及加、减和移位中的至少一种运算方法，以分别利用每组运算参数进行计算得到至少一个子序列，所有子序列组成功率控制基准序列，并向数模转换器输出功率控制基准序列。可选地，控制器220用于设置序列的生成参数和/或切换通道，序列的生成参数包括序列的初始值。

可选地，初始值为0，生成参数可包括预设步长、预设步数。

其中，至少一组运算参数可为一组、两组或多于两组。每组运算参数均包括步长、步数以及本组选用的运算方法，该运算方法为加、减和移位中的至少一种。

可选地，至少部分运算参数来自于生成参数。例如，当运算参数仅为一组时，至少该组运算参数的初始值来自于生成参数；当运算参数为两组及以上时，至少第一组运算参数的初始值来自于生成参数。

控制器220用于分别利用每组运算参数进行计算得到至少一个子序列，每个子序列均可包括至少一个输出值。

可选地，每组运算参数中还可包括预设的每个数值的输出时延。各组运算参数中所预设的输出时延可以相同也可以不同。

可选地，控制器220可以是FPGA(Field－Programmable Gate Array，现场可编程门阵列)，单片机、DSP(Digital Signal Processing，数字信号处理)或CPU(CentralProcessing Unit，中央处理器)。本实施例对控制器220的具体类型不做限制，只要具备信号处理能力，并能够输出功率控制基准序列即可。

请结合参阅图7和图8，图7是本申请功率控制装置实施例的模块示意图，图8是图7中本申请功率控制装置实施例的定向耦合器的电路结构示意图。

本实施例中，功率控制装置300包括功率放大电路和如上实施例中的功率检测控制电路200。

功率放大电路包括功率放大器310和耦接功率放大器310的定向耦合器320，定向耦合器320用于向功率检波器230的输入端输入定向耦合器320耦合功率放大器310的输出功率信号而得到的反馈功率信号。

积分比较器100的输出端50用于输出功率控制信号，控制功率放大器310的栅极电压。

在一种应用场景中，本实施例所提供的功率控制装置300，可用于实现射频信号的闭环功率控制，下面以此为例，描述功率控制装置300的工作原理：

射频信号进入功率放大器310进行放大得到输出功率信号，定向耦合器320耦合输出功率信号后得到反馈功率信号，功率检波器230的输入端输入反馈功率信号，功率检波器230的输出端向积分比较器100的第一输入端10输出与反馈功率信号对应的电压信号，数模转换器210接收控制器220输出的功率控制基准序列经过数模转换后，向积分比较器100的第二输入端20输出功率控制基准电压信号。

积分比较器100的输出端50输出功率控制信号，该功率控制信号为两个输入信号的差值的积分值，控制功率放大器310的栅极电压，以实现射频功率的快速闭环控制。

由于采用了上述任一实施例中的积分比较器100，能够实现射频信号的平稳上升，有效降低积分比较器100的输出端50的信号过冲毛刺损坏功率放大器310的风险，并能够在第二输入端20的信号下降时导通，在一定程度上消除第四输入端40的残压，从而在信号变化时，实现功率的平滑过渡，提高信号控制的稳定性和准确度，并降低产生瞬态邻道干扰的概率。

可选地，请参阅图8，定向耦合器320可包括：电容C7735、电容C7734、耦合芯片Couple。

具体的，电容C7735的一端耦合功率放大器310的输出功率信号，电容C7735的另一端耦接耦合芯片Couple的PIN8引脚，耦合芯片Couple的PIN5引脚定向耦合器320的输出端。

电容C7734的一端耦接耦合芯片Couple的PIN1引脚，电容C7734的一端耦合功率放大电路的输出端。

耦合芯片Couple的PIN2引脚、PIN3引脚、PIN6引脚、PIN7引脚均耦接参考地。

请参阅图9，图9是本申请功率控制基准序列的生成方法的流程示意图。

本实施例中，功率控制基准序列的生成方法包括以下步骤：

S110：初始化功率控制配置。

在利用本实施例所提供的生成方法开始生成功率控制基准序列时，需要对功率控制配置进行初始化。

S120：采用加、减和移位中的至少一种运算方法生成功率控制基准序列。

由于采用加、减和移位中的至少一种运算方法，生成功率控制基准序列，而非采用传统的乘法浮点运算，可有效降低运算时间，即降低生成功率控制基准序列所需的时间，从而提高功率控制基准序列的生成效率；且由于改变了运算方法，降低了运算难度，从而能够降低对方法执行装置的处理能力要求，有利于节约成本。

本实施例可以与上述本申请功率检测控制电路200实施例以及功率控制装置300实施例相结合。

本实施例的功率控制基准序列的生成方法可由上述的控制器220执行。

可选地，步骤S110：初始化功率控制配置，包括：设置序列的生成参数和/或切换通道，序列的生成参数包括序列的初始值。

可选地，初始值为0。

可选地，生成参数还可包括预设步长、预设步数。

请参阅图10，图10是图9中本申请功率控制基准序列的生成方法的步骤S120的具体流程示意图。

可选地，步骤S120：采用加、减和移位中的至少一种运算方法生成功率控制基准序列，包括：

S210：配置至少一组运算参数，运算参数包括步长、步数以及本组选用的运算方法，该运算方法为加、减和移位中的至少一种。

至少一组可为一组、两组或多于两组。每组运算参数均包括步长、步数以及本组选用的运算方法，该运算方法为加、减和移位中的至少一种。

可选地，至少部分运算参数来自于生成参数。例如，当运算参数仅为一组时，至少该组运算参数的初始值来自于生成参数；当运算参数为两组及以上时，至少第一组运算参数的初始值来自于生成参数。

S220：分别利用每组运算参数进行计算得到至少一个子序列，所有子序列组成功率控制基准序列。

分别利用每组运算参数进行计算得到至少一个子序列，每个子序列均可包括至少一个输出值。

可选地，每组运算参数中还可包括预设的每个数值的输出时延。各组运算参数中所预设的输出时延可以相同也可以不同。

请参阅图11，图11是本申请功率控制基准序列的生成方法的另一流程示意图。

以序列的生成参数包括初始值、步长、步数、每个数值的输出时延且初始值为0，输出时延为t，配置两组运算参数，第一组运算参数来自于生成参数，每组运算参数分别进行计算得到一个子序列为例，说明功率控制基准序列的生成过程：

S221：当前数值爬坡一次，获取与步长对应的输出值。

当前数值可以是初始值，也可以是利用运算参数进行计算得到的序列中的最后的输出值。

爬坡一次是指使当前数值和步长经过加、减和移位中的至少一种运算方法进行一次相应的运算。

输出值是当前数值爬坡一次所得到的运算结果，每次运算后所得到的输出值作为下次运算的当前数值，所以每次所得到输出值都是对序列中的前一数值进行相应运算后所得的结果。

本例中，基准序列可包括多个输出值以及输出每个输出值的输出时延，且可在输出时延内均输出同一数值，直至计算得到并输出下一输出值。

S222：判断爬坡次数是否达到预设步数。

预设步数是指利用第一组运算参数中即生成参数中，所配置的步数。

若爬坡次数没有达到预设步数，返回继续执行步骤S221：数值爬坡一次，获取与步长对应的输出值。

若爬坡次数达到预设步数，则执行步骤S223：

S223：判断是否达到预设斜率。

第二组运算参数包括步长、步数和输出时延。本例中，第二组运算参数中的步长和第一组运算参数中的步长不同，输出时延相同。

预设斜率是指利用第二组运算参数所得到的子序列中，输出值与时间对应的比值，也可以是步长和输出时延的比值。

因为两组运算参数中的步长不同，所以两组运算参数中，输出值与时间对应的比值或步长和输出时延的比值也不同。通过判断是否达到预设斜率，可以判断是否开始利用第二组运算参数进行计算。

若没有达到预设斜率，且第一组运算参数中的预设步数已走完，则应获取第二组运算参数进行计算，即执行步骤S224。

S224：修改步长。

将第一组运算参数中的步长修改为第二组运算参数中的步长后，返回继续执行步骤S221：数值爬坡一次，获取与步长对应的输出值。

若达到预设斜率，则执行步骤S225。

S225：判断输出值是否达到预设值。

若达到预设斜率，说明正在利用第二组运算参数进行计算。

预设值是指生成功率控制基准序列所要达到的最终值。通过判断输出值是否达到预设值可判断功率控制基准序列是否已经生成。可选地，步骤S225中，还可以通过判断第二组运算参数中的步数是否走完，以判断功率控制基准序列是否已经生成。

可选地，若输出值没有达到预设值，则可返回继续执行步骤S221：控制数值爬坡一次，获取与步长对应的输出值，直至输出值达到预设值，爬坡结束。

本例中，第二组运算参数中，步数为2步，如图11所示，若输出值没有达到预设值，则可执行步骤S226：

S226：将输出值设置为预设值。

当输出值为预设值，功率控制基准序列已经生成完毕，爬坡结束。

在一种应用场景中，本实施例所提供的功率控制基准序列的生成方法可由上述功率控制装置300实施例中的控制器220执行，并由功率控制装置300实现快速的跳频功率控制。

请参阅图12，图12本申请功率控制基准序列的生成方法实施例的序列生成过程示意图。

图12所示可为利用图11中的生成方法，生成功率控制基准序列的过程示意图。

以初始值为0，获取两组运算参数，第一组运算参数的步长为L1，步数为7，延时时长为t，第一组运算参数的步长为L2，步数为2，延时时长为t，L1≠L2，并依次利用第一组运算参数得到第一子序列，利用第二组运算参数得到第二子序列，功率控制基准序列包括第一子序列和第二子序列。

每次爬坡开始时，初始化功率控制配置：配置初始值为0，关掉PLL1的Buffer(锁相环1的缓冲放大器)，第5us开始切换通道，第16us打开Buffer(缓冲放大器)，从第17us开始爬坡，约第37us爬坡结束。

控制器220生成并向数模转换器210输出功率控制基准序列，数模转换器210接收功率控制基准序列，经过数模转换输出功率控制基准电压信号。

积分比较器100输出功率控制信号，该功率控制信号为输入的反馈功率信号对应的电压信号和功率控制基准电压信号的差值的积分值，输出功率控制信号，积分比较器100的输出端50输出功率控制信号，控制功率放大器310的栅极电压，以实现跳频功率的快速闭环控制。

由于在跳频功率控制中，控制器220采用上述实施例中的功率控制基准序列的生成方法生成并向数模转换器210输出功率控制基准序列，且结合了上述实施例中的积分比较器100，能够降低功率控制基准序列的生成时间、减少运算时间误差，能够满足125us的换频时间要求；并降低每一跳中，信号快速上升带来的过冲的风险，从而可实现信号的平稳、快速上升，且能够在每跳结束时，在一定程度上消除第四输入端40的残压，从而实现换频时，功率的平滑过渡，总体上提高跳频控制的稳定性和准确度，并降低产生瞬态邻道干扰的概率。

此外，还克服传统跳频的软件闭环控制的时间响应，及软件闭环对处理器的处理能力要求较高的问题，降低了控制器220和数模转换器210的成本。

下表为测试效果和数据对比：

可见，采用本申请实施例提供的功率控制装置300，且控制器220采用本申请实施例提供的本功率控制基准序列的生成方法进行功率的闭环控制，功率可以在每跳的起始点快速上升，并可有效降低功率过冲幅度，实现功率的快速、稳定控制，保证了功率放大器310的稳定性，解决跳频瞬态杂散的问题，能够满足125us换频时间的要求。

区别于现有技术的情况，本申请通过设置第一二极管的负极耦接第三输入端，第一二极管的正极耦接输出端，使得第一二极管能够在第三输入端的信号快速上升时导通，降低输出端出现信号过冲的风险，实现第三输入端的信号的平稳上升，降低瞬态邻道干扰，从而提高信号控制的稳定性和准确度。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (15)

1.一种积分比较器，其特征在于，所述积分比较器包括第一输入端和第二输入端；

运算放大器、第一电阻、第一电容以及第一二极管，所述运算放大器包括第三输入端、第四输入端，所述运算放大器的输出端为所述积分比较器的输出端；

所述第一电阻的一端耦接所述第一输入端，所述第一电阻的另一端耦接所述第三输入端，所述第一电容的一端耦接所述第三输入端，所述第一电容的另一端耦接所述运算放大器的输出端，所述第一二极管的负极耦接所述第三输入端，所述第一二极管的正极耦接所述输出端。

2.根据权利要求1所述的积分比较器，其特征在于，所述积分比较器进一步包括第二二极管和第二电阻；

所述第二二极管的负极耦接所述第二输入端，所述第二二极管的正极耦接所述第四输入端，所述第二电阻与所述第二二极管并联。

3.根据权利要求2所述的积分比较器，其特征在于，所述第一二极管和所述第二二极管均为肖特基二极管，所述肖特基二极管的正向导通压降低于预设阈值。

4.根据权利要求2所述的积分比较器，其特征在于，所述积分比较器进一步包括第三电阻和第二电容；

所述第三电阻和所述第二电容串联后，耦接于所述第三输入端和所述运算放大器的输出端之间。

5.根据权利要求4所述的积分比较器，其特征在于，所述积分比较器进一步包括：第四电阻、第三电容；

所述第四电阻的一端耦接所述第四输入端，所述第四电阻的另一端耦接参考地；

所述第三电容的一端耦接所述第四输入端，所述第三电容的另一端耦接参考地。

6.一种功率检测控制电路，其特征在于，所述功率检测控制电路包括功率检波器、数模转换器、控制器以及如权利要求1-5任一项所述的积分比较器，所述功率检波器的输入端耦接反馈功率信号，所述功率检波器的输出端耦接所述第一输入端，用于向所述积分比较器输出与所述反馈功率信号对应的电压信号，所述控制器的输出端耦接所述数模转换器的输入端，所述数模转换器的输出端耦接所述第二输入端；

所述控制器用于生成并向所述数模转换器输出功率控制基准序列，所述数模转换器用于接收所述功率控制基准序列，经过数模转换输出功率控制基准电压信号；

所述积分比较器用于对输入的所述反馈功率信号对应的电压信号和所述功率控制基准电压信号进行比较积分后，输出功率控制信号。

7.根据权利要求6所述的功率检测控制电路，其特征在于，所述控制器用于采用加、减和移位中的至少一种运算方法，生成并向所述数模转换器输出功率控制基准序列。

8.根据权利要求7所述的功率检测控制电路，其特征在于，所述控制器用于初始化功率控制配置，获取至少一组运算参数，所述运算参数包括步长、步数以及加、减和移位中的至少一种运算方法，以分别利用每组所述运算参数进行计算得到至少一个子序列，所有所述子序列组成所述功率控制基准序列，并向所述数模转换器输出所述功率控制基准序列。

9.根据权利要求8所述的功率检测控制电路，其特征在于，所述控制器用于设置序列的生成参数和/或切换通道，所述序列的生成参数包括所述序列的初始值。

10.根据权利要求9所述的功率检测控制电路，其特征在于，所述初始值为0。

11.一种功率控制装置，其特征在于，包括功率放大电路和如权利要求6或7任一项所述的功率检测控制电路；

所述功率放大电路包括功率放大器和耦接所述功率放大器的定向耦合器，所述定向耦合器用于向所述功率检波器的输入端输入所述定向耦合器耦合所述功率放大器的输出功率信号而得到的反馈功率信号；

所述积分比较器的输出端用于输出功率控制信号，控制所述功率放大器的栅极电压。

12.一种功率控制基准序列的生成方法，其特征在于，包括：

初始化功率控制配置；

采用加、减和移位中的至少一种运算方法生成所述功率控制基准序列。

13.根据权利要求9所述的功率控制基准序列的生成方法，其特征在于，所述初始化功率控制配置的步骤包括：设置序列的生成参数和/或切换通道，所述序列的生成参数包括所述序列的初始值。

14.根据权利要求9所述的功率控制基准序列的生成方法，其特征在于，所述采用加、减和移位中的至少一种运算方法生成所述功率控制基准序列的步骤包括：

获取至少一组运算参数，所述运算参数包括步长、步数以及加、减和移位中的至少一种运算方法；

分别利用每组所述运算参数进行计算得到至少一个子序列，所有所述子序列组成所述功率控制基准序列。

15.根据权利要求10所述的功率控制基准序列的生成方法，所述初始值为0。

Images