CN104067521A - 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准 - Google Patents

用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准 Download PDF

Info

Publication number
CN104067521A
CN104067521A CN201280055821.4A CN201280055821A CN104067521A CN 104067521 A CN104067521 A CN 104067521A CN 201280055821 A CN201280055821 A CN 201280055821A CN 104067521 A CN104067521 A CN 104067521A
Authority
CN
China
Prior art keywords
level
shake
adc
grade
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280055821.4A
Other languages
English (en)
Other versions
CN104067521B (zh
Inventor
A·M·A·阿里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104067521A publication Critical patent/CN104067521A/zh
Application granted granted Critical
Publication of CN104067521B publication Critical patent/CN104067521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种用于校准流水线式模数转换器(ADC)的方法和相应设备包括向ADC中的至少一个级中的闪存元件和乘法数模转换器(MDAC)中的至少一个注入随机确定的量的抖动。针对至少一个级的每个级：执行关联程序以根据总ADC输出来估计出注入的抖动在传播通过级之后经历的增益量。随后根据各自的增益估计来校准级。

Description

用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准
相关申请的交叉引用
本申请根据35U.S.C.§119(e)请求2011年11月14日提交的美国临时专利申请No.61/559,388的优先权，该申请的内容在此通过引用以其整体并入本文。
背景技术
流水线式模数转换器(ADC)的性能通常受限于级间增益误差及非线性。增益误差可由各种因素造成，包括任意特定级中的电容器中的失配以及生成级内放大器(具有有限增益的放大器)的能力的增益的限制。引入一个级的增益误差很可能传播通过流水线中的后续级，导致不利地影响ADC输出的精度和线性度(即，ADC的总体线性度)的级间增益误差。放大器的非线性还会使得总体线性度衰退，放大器的非线性指的是放大器的输出不再是输入的线性函数。
美国专利No.7786910(“’910专利”，该申请的内容在此通过引用以其整体并入本文)的背景技术部分描述了用于增益误差校正的各种校准技术。在这些及其它传统校准技术中，随机或伪随机信号(称为抖动)被注入级中的元件-具体地，注入乘法数模转换器(MDAC)。抖动将相同的误差视为主要输入信号，所以输出中检测到的抖动中的误差表示了输入信号经历的误差。由于抖动与输入信号无关，所以其可以从输出中数字分离(通过去掉关联)。这通过利用数字关联器或利用最小方差(LMS)算法来完成。而且，通过比较分离的抖动及其理想值，可以估计出被认为是注入点传播至ADC的输出的过程发生的抖动的增益误差。
传统校准技术一个缺点是抖动信号耗尽了抖动所传播通过的ADC的每个级中的DAC的动态范围的大部分。为了克服该缺点，’910专利提出使用相对小的(低幅度)抖动信号。具有多个并行电容性分支(利用小电容器形成)的注入网络被用来产生抖动。当抖动被注入时，不是所有分支都被使用。这降低了抖动的幅度，从而节省了功率并保持了动态范围。
’910专利提出的技术，虽然适合于许多ADC应用，却受限于ADC的后端的分辨率。其它传统校准技术也存在该限制，其中它们要求后端流水线和校准精度一样精确。具体地，后端中的每个级具有有限分辨率，由可用于处理输入的位数表征。例如，如果第一级的输出将被校准成14-位的精度，则后端流水线在处理抖动时需要14-位的精度。后端被用于数字化抖动，数字化的抖动继而又被用于估计增益。由于抖动信号小于全幅(FS)输入信号，所以后端中要求更多位来实现相同的有效分辨率。在处理FS输入时，更多的位被采用，所以有效分辨率高于采用注入抖动信号之类的小信号的情况。例如，如果抖动信号的幅度是全幅信号的幅度的四分之一，则对于将被数字化成的14-位的精度的抖动信号，将要求16-位后端数字化器。如果后端的精度不足以处理抖动，则估计抖动误差时可能存在误差，这继而又会导致ADC输出的估计差。
该问题的传统解决方案是简单地增加更大分辨率，增大后端精度。然而，所包含的其它硬件消耗了额外的能量并造成性能负担。必须校准多个级(从后端开始)以确保ADC的总精度。即使这样，精度可能仍然不够，因为抖动可能相对于输入信号太小。这要求校准后端至更好的精度。在一些情况下，不可能在不添加附加级从而增大总流水线精度的情况下实现期望精度。
发明内容
本发明的示例实施例实现了流水线ADC中级间增益误差和非线性的减小。
在一个实施例中，抖动被注入至ADC中的至少一个级中的MDAC和闪存(ADC元件)的任意一个。为了防止增益误差传播，优选的是，利用根据本发明的方法校准在远离输入的级之前的与输入最近的级。
在另一实施例中，抖动是随机或伪随机产生的较小的(相对于ADC输入信号)多层次数字信号。层次的数量可以是奇数。抖动幅值可以是ADC全幅值的真分数，分母为奇数。
在另一实施例中，与用于校准的抖动相独立地，大的(增益，相对于输入)多层次抖动被注入MDAC和闪存两者。注入附加抖动的目的是降低后端级对用于校准的抖动信号的非线性的影响。
附图说明
图1示出了传统流水线ADC的框图。
图2示出了根据本发明的用于校准级间增益误差的示例性系统。
图3a示出了传统抖动注入电路。
图3b示出了适合与本发明的校准方法一起使用的另一示例性抖动注入电路。
图4示出了根据本发明的用于校准级间增益误差的示例性方法。
图5示出了根据本发明的用于校准级间增益非线性的示例性方法。
图6a示出了在抖动选自奇数个层次时流水线式ADC的第一和第二级中的级间增益误差的传递函数。
图6b示出了在抖动选自偶数个层次时流水线式ADC的第一和第二级中的级间增益误差的传递函数。
具体实施方式
本发明涉及用于减低流水线式ADC中的级间增益误差和非线性的系统和方法。
图1示出了传统流水线式ADC的框图，其包括流水线105，该流水线105具有依次连接的多个级100/110/120，从而一个级的输出作为下一级的输入。出于示例的目的，仅仅前两个通道和最后一个(第N个)通道被示出。然而，任意数量的级可以按照这样的方式进行连接。第一级100被详细示出并且连接至模拟输入电压Vin1而且包括ADC10(也称为“闪存”)和乘法数模转换器(MDAC)50。MDAC50包括数模模拟转换器(DAC)20和放大器30。Vin被输入至ADC10以产生对DAC20的数字输入，DAC20继而将ADC10的数字输出转换回模拟信号。随后从Vin1(17)中减去DAC20的模拟输出以得到残留信号，残留信号随后被输入至放大器30以产生模拟输出电压VO，其可被用作下一级(即，级110)的输入。级100/110/120可包括类似的元件，其中一个级的模拟输出进入下一级的输入。然而，最终级(即，级120)可能不包括DAC或放大器，这是因为ADC的最终输出是可能直接从例如ADC10的输出产生的数字信号。
图2示出了根据本发明的示例性系统150。系统150可包括如上所述的流水线105以及校准电路200。校准电路200可包括抖动注入电路210、、关联电路220和校正电路230。流水线105被示出为连接至差分输入对Vin1+和Vin1-。可以理解的是，此处描述的示例性电路和方法可以和与这些输入之一相关的硬件一起使用。
抖动注入电路210可包括电路装置，用于产生并注入抖动至流水线105中的至少一个级的MDAC或闪存。在一个实施例中，校准电路200可注入抖动至每个级，所以可包括用于将作为模拟或数字信号的抖动注入级100/110/120中的每个的所选位置的连接27。然而，可以理解的是，无需将抖动注入所有级。相反，优选地从性能角度将抖动注入与输入最近的少量级，例如，级100和/或级110。
抖动可被产生为预定电压范围(即，一组离散的等间距的电压等级，这在下文将予以说明)内的随机或伪随机电压，并被应用至每个级中的适当注入点，这在下文将予以说明。产生并应用选择电压的任意方法可用于提供抖动。例如，伪随机数字可用于利用开关电容器网络(其中抖动经由与每个级中的采样电容器(例如，DAC20中的采样电容器)并联的一个或多个电容器注入抖动)产生抖动电压。
图3a示出了传统抖动注入电路的示例，其中通过在抖动电压Vd和MDAC(其包括采样电容器C1至C8和放大器A)之间连接电容Cd来注入抖动。在图3a的传统注入电路中，抖动电压Vd通常具有两个可能的输出等级：正的或负的一些随机选择的电压。当时钟信号Φ2有效时，MDAC工作而且Vd连接至Cd。在相反相位Φ1，Cd接地而且Vin连接至DAC电容器。
’910专利的图3示出了图3a的传统抖动注入电路的改进，在此再现为图3b。改进的注入电路与图3a中的电路部分地不同之处在于，电容Cd被并联的多个更小的电容(每个注入电容器相对于DAC元件中的电容器更小)代替。通过选择这些小电容的组合，可根据需要产生不同抖动值，范围从小抖动值(如果仅仅选择一个电容器)至大抖动值(如果选择所有电容器)。小电容的使用允许抖动幅值远小于输入信号幅值，从而最小化功率和动态范围负担问题。
其它注入电路也是可行的。例如，2011年12月8日提交的美国专利申请No.13/314,451(“’451申请”，该申请的内容在此通过引用以其整体并入本文)描述了各种抖动注入电路，包括用于作为模拟或数字信号的抖动注入级中的闪存元件的电路。’451申请中描述的电路在原理上适合于在一些稍稍修改以支持本发明的特定注入要求之后用于本发明。一种可能的要求是抖动是多个离散的等间距的值(这些值的规范将在下文说明)之一而不是前述传统的两层次抖动。本领域技术人员能够容易地修改’451申请中描述的电路以支持多抖动值的注入，所以抖动注入电路的实施方式细节将不再具体讨论。而且，可以注意到，图3b中的电路已经能够以很小的或无需附加硬件来提供多值(等级)抖动，所以仅仅需要被按照本发明的方法来进行控制(例如，在抖动注入电路210或校准电路200中使用适当控制电路)。
校准电路200可包括用于处理流水线105产生的数字位的电路。流水线105从不同级产生位，并且通过利用适当电路来适当地组合这些位，可以为流水线中的任意点处的模拟信号构建数字表示。在一个实施例中，校准电路200可包括连接29，用于检测每个级的数字输出。来自每个级的输出可进行组合(例如，利用构造电路)以产生表示流水线输出的单个数字，即，模拟输入Vin1的数字化版本。按照这样的方式，电路200可获取总输出以及每个级的各个数字输出。在替换实施例中，用于处理流水线产生的数字位的电路，例如构造电路，可处于电路200外部。
关联电路220可获取每个通道的输出并将抖动关联至输出。可利用任意统计关联技术来执行关联。在一个实施例中，所采用的关联技术是最小均方算法(LMS)。采用LMS算法，关联电路220可数字化地分离(去关联)抖动和输入Vin1以获得抖动在传播通过流水线105之后经历的增益的估计。下述LMS算法是示例性的：
Gen+1＝Gen-μ*Vd*[Vd*Gen-Vs] (1)
Ge是估计的增益，Vd是理想抖动，Vs是信号(输入+抖动)，而且是算法步长尺寸的。
由于注入的抖动与输入Vin1经历了相同量的增益，所以Ge表示输入的增益。校正电路230随后可校正任意增益误差(Ge和理想增益值之间偏差，其可被存储在校准电路200的存储器中)。可通过调节输出的数字值(通常，其通过将乘数系数应用至任意给定级的数字输出而获得的)来执行校正。为了获得校正，与其中注入了抖动的级相关的乘数可被修改成抵消Ge和理想增益值之间的偏差。
抖动可同时注入多个级，从而可计算多个Ge值，中注入了抖动的每个级一个值。每个Ge值代表了抖动传播通过各个级时经历的增益并且可用于各个级的校准。
如上所述，本发明的一种可能的注入要求是抖动是多个离散的等间距的值之一。在一个实施例中，抖动被设计成选自奇数(非偶数)个离散的等间距的等级。此外，有利的是抖动(针对每个等级)的幅值是有理数，尤其是FS值的真分数，其中分母是奇数M。因此，抖动幅值可给出为：
MDAC的输出处的抖动幅值＝k＊VFS/M。M是奇数，VFS是全幅电压，而且k是小于M的任意数。
在一般情况下，抖动可以是从离散值范围选出的任意值。然而，基于上述公式的偶数个等级与真分数幅值的组合使得在所有后端级中注入随机序列“抖动”线性度误差并确保抖动将沿着流水线传播以及在流水线中的每个级抖动。这可通过比较图6a和6b看出。在图6a中，在从偶数个(即，二进制)层次选择抖动时呈现针对集成非线性度的示例性传递函数(INL，在当前情况下其对应于级间增益误差)。由于INL的锯齿形的性质，映射至第一级(级1)中的不同INL值的特定输入值(42，44，46，48)终止映射至下一级(级2)中的相同INL值(42/46和44/48)。相反，利用奇数个等级(与基于奇数分母的真分数幅值一起)产生了图6b所示的传递函数，其中不同输入值(53，55，57)映射至每个级中的不同INL值。
参见图3b，可利用注入电路中的电容值的适当组合来选择抖动幅值。MDAC的输出处的抖动幅值大致为Vd＊Cd/Cf，其中Vd是抖动电压，Cd是输入触发的采样电容器的组合电容，Cf是所选注入电容器的组合电容。所以，相对直接的是选择产生可接受的抖动幅值的Cd的值。可接受的抖动幅值的示例包括：抖动幅值＝MDAC-1(第一级MDAC)输出全幅的4/25，抖动幅值＝MDAC-1输出全幅的2/23，等等。
此外，抖动等级的数量(所以，抖动注入电路所要求的注入电容器的数量)可根据所需精确度的改进来选择，例如根据下式选择：
精度的附加位的数量＝log2N。
N的值被选择来补偿抖动比FS输入信号小F倍的事实。所以，N应该被选择成使得N≥F。
图4是根据本发明的用于校准级间增益误差的示例性方法400。方法400可起始于步骤410，其中作为随机或伪随机电压值的抖动被产生并注入所选通道。如上所述，抖动幅值应该是FS值的真分数(基于奇数分母)而且选自奇数个等级。抖动可通过注入布置注入单个级(MDAC或闪存，但不是两者)或同时注入多个级。例如，抖动可注入一个级的闪存或同时注入另一级的MDAC。
在412，可通过对来自每个级的数字输出进行数字化组合来获取ADC的输出。
在414，抖动可利用关联技术与ADC输出分离，例如LMS算法，以估计其中注入了抖动的每个级的增益。
在416，基于估计的增益和理想增益之间的偏差根据估计的增益来校正ADC输出。对其进行了增益估计的每个级的数字输出可被校正，例如，通过与该级相关的乘数的调节以及组合的结果以产生校正的ADC输出。
本发明的另一方面涉及级间增益非线性的校准。图5是根据本发明的用于校准级间增益非线性的示例性方法500。方法500的步骤510至514类似于方法400的步骤410至414，包括抖动的注入以及响应于注入的抖动的增益估计。步骤510至514可重复，直到足够数量的增益估计被获取用于产生整个ADC(516)的增益传递函数的线性近似。对于粗近似，少至三个数据点(每个数据点包括增益估计-输入值对)可能就足够。然而，对于更精细的近似，可获得附加数据点。在一个实施例中，ADC的输入被分成多个分段而且对于每个分段，利用多个数据点获取增益传递函数的线性近似。按照这样的方式，落入不同分段的增益估计被单独处理以找出每个分段的增益误差。随后，线性近似结合在一起，例如，通过校准电路200，以形成整个增益传递函数的逐片段的线性近似。
在产生增益传递函数的线性近似之后，可按照与增益误差类似的方式校正ADC输出，例如，通过适当调节与各个级相关的乘数以使得增益传递函数更靠近近似理想增益传递函数。例如，如果特定分段中的增益值太高，则针对与该分段相关的级的乘数可减小。
除了校正第一阶非线性之外，还可以根据本发明的实施例来产生增益传递函数的多项式(例如，第二阶或第三阶)近似并基于多项式近似校准ADC输出。
电容重组技术可以与校准方法和上述电路一起使用。在’910专利中与注入电容器的重组和采样电容器的重组一起描述了电容重组。在注入电容器重组的情况下，随时间的平均增益误差等于所有注入电容器的总计增益误差。在采样电容器重组的情况下，与采样电容器之间的失配相关的误差在时间上进行平均。这两种重组技术之一可与本发明结合使用。这在电容重组被用于处于其中注入抖动的级的最先的级之后的一个或多个级的采样电容器时尤其有用，因为多层次抖动具有有限幅值而且仅仅可校正抖动等级覆盖的ADC输入范围的具体部分内(子范围)的误差。如果采样电容器重组不用于后续级，则仅仅响应于抖动等级覆盖的子范围外的输入信号而被激活的电容器造成的增益误差可能不被校正。从性能角度看，结合电容重组使用小电容可优于使用大抖动注入电容来覆盖更宽的子范围。电容重组可由校准电路或与正被重组的级相连接的单独的控制电路所控制。当注入和采样电容重组都被使用时，同一控制装置(例如，校准电路200)可实现两种类型的重组。还可以具有分开的控制器，每个控制器控制一种类型的重组。
如上所述，电容重组可应用至抖动注入级之后的级，即，正被校准的后续级。这与传统应用电容重组是如何应用的不同。可针对其中抖动仍小到不能覆盖整个FS范围的所有后续级来执行按照这种方式的重组。一旦抖动变得足够大(例如，相对于一些预选阈值幅度)，重组变得不那么重要，并且可以在后续级中间断重组。
在本发明的另一实施例中，附加的多层次抖动信号可与正被用于校准的抖动分开注入。附加抖动可结合校准抖动注入MDAC或同时注入MDAC及闪存，并且可用于降低后端的不理想对数字化校准抖动信号的影响。所以，虽然附加抖动不直接用于校准，但是其操作来通过使得其中注入了附加抖动的级及所有后续级的不理想发生抖动改进了校准抖动信号的有效性。之前描述的对用于校准的多层次抖动的要求也可适用于该附加抖动(例如，奇数个等间距的等级)。对于使用校准抖动，附加抖动被分离出来以形成最终的ADC输出。由于附加抖动不用于校准，所以其无需被关联出，并且可直接从其所注入的级的数字输出中减掉附加抖动。
如果附加抖动被注入任一级的MDAC和闪存，则其不消耗校正范围的任意部分，所以附加抖动的幅值可以较大而不干扰正常的ADC操作。理想地，其可以大到级子范围的+/-1/2。这可改进校准抖动的有效性，而且还可降低对后续级中的电容重组的需求，这是因为大附加抖动可能已经覆盖整个全幅范围，即使在重组之前。所以，附加抖动优选地被注入正被校准的最早的级，即，其中注入校准抖动的最早级。
替代注入附加抖动至正被校准的级，附加抖动可被注入之前的级。附加抖动实际上可以是来自之前级的校准抖动。即，从之前级看来，附加抖动可以不是附加抖动信号。例如，多层次抖动可用于校准级1以及用于使得级1和后续级(级2，级3......等)的不理想发生抖动。满足前述要求的被注入第一级的任意多层次抖动将操作来使得所有后端级(第一级一直到最后一级)的不理想发生抖动，而不考虑多层次抖动是否用于校准。
当使用附加抖动(例如，用于校准或用于使得不理想发生抖动)时，可利用传统两等级抖动信号完成后续级的校准。在其中多层次抖动用于校准级1的示例中，两等级抖动可被用于校准级2，级3等，这是因为将多层次抖动注入级1可能就足够。所以，虽然上述实施例涉及使用多层次抖动用于校准目的，但是多层次抖动无需排他地用于ADC的所有校准。实际上，多层次抖动无需用于任意校准，只要多层次抖动被注入用于其它目的。例如，可利用两等级抖动来校准级1，2和3，如果多层次抖动被注入级1(例如，大的多层次抖动被同时注入级1的MDAC和闪存)以用于使得所有后端级的不理想发生抖动。
在前面的说明中，已经参考其具体示例实施例描述了本发明。然而，明显的是可以在不脱离所附权利要求中阐述的本发明的更宽的精神和范围的情况下做出各种修改和变化。此处描述的实施例可在各种组合下彼此组合呈现。由此，说明书和附图被看作是示例性的而不是限制性的。

Claims (26)

1.一种用于校准流水线式模数转换器(ADC)的方法，包括：
向ADC中的至少一个级中的闪存元件和乘法数模转换器(MDAC)中的至少一个注入随机确定的量的抖动；以及
针对至少一个级的每个级：
执行关联程序以根据总ADC输出来估计出注入的抖动在传播通过级之后经历的增益量；以及
根据各自的增益估计来校准级。
2.根据权利要求1所述的方法，其中所述校准校正了增益估计与理想增益值之间的偏差。
3.根据权利要求1所述的方法，其中从预定的离散值范围中选择抖动。
4.根据权利要求3所述的方法，其中离散值范围具有等间距隔开的奇数个值。
5.根据权利要求4所述的方法，其中抖动比ADC全幅值小F倍，并且根据F确定离散值的数量。
6.根据权利要求1所述的方法，其中抖动的幅值ADC的全幅值的真分数，而且真分数的分母是奇数。
7.根据权利要求1所述的方法，进一步包括：
将电容重组方案应用至产生抖动的一组电容器。
8.根据权利要求1所述的方法，进一步包括：
将电容重组方案应用至流水线中在所述至少一个级后面的至少一个附加级中的一组采样电容器。
9.根据权利要求1所述的方法，其中抖动未被注入流水线中的所有级，而且至少被注入与ADC最近的级。
10.根据权利要求1所述的方法，进一步包括：
根据多个增益估计产生ADC的增益传递函数的近似；以及
根据增益传递函数的近似计算至少一个级的每个级。
11.根据权利要求10所述的方法，其中所述近似是分段线性近似。
12.根据权利要求10所述的方法，其中所述近似是多项式近似。
13.根据权利要求1所述的方法，进一步包括：
向至少一个级中的所选级以及在至少一个级的最先级之前的级中的一个中的MDAC和闪存元件中的至少一个注入附加的随机确定的量的抖动，其中附加抖动选自预定的离散值范围；以及
在形成最终ADC输出时考虑附加抖动。
14.一种用于校准流水线式模数转换器(ADC)的设备，包括：
注入装置，其向ADC中的至少一个级中的闪存元件和乘法数模转换器(MDAC)中的至少一个注入随机确定的量的抖动；以及
校准装置，其针对至少一个级的每个级：
执行关联程序以根据总ADC输出来估计出注入的抖动在传播通过级之后经历的增益量；以及
根据各自的增益估计来校准级。
15.根据权利要求14所述的设备，其中所述校准校正了增益估计与理想增益值之间的偏差。
16.根据权利要求14所述的设备，其中从预定的离散值范围中选择抖动。
17.根据权利要求16所述的设备，其中离散值范围具有等间距隔开的奇数个值。
18.根据权利要求17所述的设备，其中抖动比ADC全幅值小F倍，并且根据F确定离散值的数量。
19.根据权利要求14所述的设备，其中抖动的幅值ADC的全幅值的真分数，而且真分数的分母是奇数。
20.根据权利要求14所述的设备，进一步包括：
控制装置，其将电容重组方案应用至产生抖动的一组电容器。
21.根据权利要求14所述的设备，进一步包括：
控制装置，其将电容重组方案应用至流水线中在所述至少一个级后面的至少一个附加级中的一组采样电容器。
22.根据权利要求14所述的设备，其中t抖动未被注入流水线中的所有级，而且至少被注入与ADC最近的级。
23.根据权利要求14所述的设备，其中校准装置：
根据多个增益估计产生ADC的增益传递函数的近似；以及
根据增益传递函数的近似计算至少一个级的每个级。
24.根据权利要求23所述的设备，其中所述近似是分段线性近似。
25.根据权利要求23所述的设备，其中所述近似是多项式近似。
26.根据权利要求14所述的设备，其中：
注入装置向至少一个级中的所选级以及在至少一个级的最先级之前的级中的一个中的MDAC和闪存元件中的至少一个注入附加的随机确定的量的抖动，其中附加抖动选自预定的离散值范围；以及
校准装置在形成最终ADC输出时考虑附加抖动。
CN201280055821.4A 2011-11-14 2012-09-12 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准 Active CN104067521B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161559388P 2011-11-14 2011-11-14
US61/559,388 2011-11-14
US13/560,226 US8723707B2 (en) 2011-11-14 2012-07-27 Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters
US13/560,226 2012-07-27
PCT/US2012/054740 WO2013074192A1 (en) 2011-11-14 2012-09-12 Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters

Publications (2)

Publication Number Publication Date
CN104067521A true CN104067521A (zh) 2014-09-24
CN104067521B CN104067521B (zh) 2017-11-07

Family

ID=48280053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055821.4A Active CN104067521B (zh) 2011-11-14 2012-09-12 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准

Country Status (5)

Country Link
US (1) US8723707B2 (zh)
EP (1) EP2781028B1 (zh)
JP (1) JP5826944B2 (zh)
CN (1) CN104067521B (zh)
WO (1) WO2013074192A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN107483052A (zh) * 2017-08-17 2017-12-15 电子科技大学 一种高反馈系数高增益的乘法数模转换器
CN107809243A (zh) * 2016-09-08 2018-03-16 上海贝岭股份有限公司 模数转换器电路
CN109756226A (zh) * 2017-11-01 2019-05-14 美国亚德诺半导体公司 参考dac的背景校准和adc中的量化非线性
CN110063006A (zh) * 2016-10-13 2019-07-26 亚德诺半导体无限责任公司 用于跨越隔离屏障传输功率的系统和方法
CN110299916A (zh) * 2018-03-21 2019-10-01 美国亚德诺半导体公司 低功率放大器结构和低功率放大器结构的校准
CN114070314A (zh) * 2022-01-18 2022-02-18 南京航空航天大学 流水线逐次逼近型adc的级间增益误差校准方法和系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253611B2 (en) * 2010-10-06 2012-08-28 Texas Instruments Incorporated Method for calibrating a pipelined continuous-time sigma delta modulator
EP3843273A1 (en) * 2014-12-17 2021-06-30 Analog Devices, Inc. Randomly sampling reference adc for calibration
CN104796146B (zh) * 2015-04-27 2018-06-26 西安电子科技大学 一种记忆效应消除低功耗模数转换器
TWI561013B (en) * 2015-10-30 2016-12-01 Univ Nat Cheng Kung Analog to digital converter system for residue oversampling and method thereof
US9768793B2 (en) * 2015-12-17 2017-09-19 Analog Devices Global Adaptive digital quantization noise cancellation filters for mash ADCs
US9945901B1 (en) 2016-10-18 2018-04-17 Analog Devices, Inc. Measuring and correcting non-idealities of a system
US10340934B1 (en) 2017-12-18 2019-07-02 Analog Devices, Inc. Signal path linearization
US10505561B2 (en) * 2018-03-08 2019-12-10 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
US10516408B2 (en) 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
US10581446B1 (en) 2019-02-28 2020-03-03 Nxp Usa, Inc. Current controlled MDAC for time-interleaved ADCS and related methods
US10720934B1 (en) 2019-02-28 2020-07-21 Nxp Usa, Inc. MDAC based time-interleaved analog-to-digital converters and related methods
US10574250B1 (en) 2019-02-28 2020-02-25 Nxp Usa, Inc. Digital calibration systems and methods for multi-stage analog-to-digital converters
US10848169B2 (en) 2019-03-20 2020-11-24 Analog Devices, Inc. Receiver signal chains with low power drivers and driver optimization
KR20220085891A (ko) 2020-12-15 2022-06-23 삼성전자주식회사 아날로그 디지털 컨버터
CN112763956B (zh) * 2020-12-29 2022-02-15 电子科技大学 通过加扰技术增强磁共振信号动态范围的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536504A2 (en) * 1991-08-15 1993-04-14 Texas Instruments Incorporated Accuracy bootstrapping
US6268814B1 (en) * 2000-03-14 2001-07-31 Lucent Technologies Inc. Carrier-dependent dithering for analog-to-digital conversion
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US7221299B2 (en) * 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
US20110043395A1 (en) * 2008-01-17 2011-02-24 President And Fellows Of Harvard College Digital background calibration in pipelined adcs
CN102177657A (zh) * 2008-08-12 2011-09-07 美国亚德诺半导体公司 具有减小的功率损失的流水线转换器的基于相关度背景校准

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738588B2 (ja) 1985-07-11 1995-04-26 ティアツク株式会社 アナログ―デイジタル変換装置
US5187481A (en) * 1990-10-05 1993-02-16 Hewlett-Packard Company Combined and simplified multiplexing and dithered analog to digital converter
US5189418A (en) * 1992-04-16 1993-02-23 Hewlett-Packard Company Dither error correction
US5990815A (en) 1997-09-30 1999-11-23 Raytheon Company Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC)
US6172629B1 (en) * 1998-02-19 2001-01-09 Lucent Technologies Inc. Multistage analog-to-digital converter employing dither
US6373424B1 (en) 1999-12-21 2002-04-16 Texas Instruments Incorporated Method and apparatus for obtaining linearity in a pipelined analog-to-digital converter
US6456223B1 (en) 1999-12-28 2002-09-24 Texas Instruments Incorporated Pipelined analog to digital converter using digital mismatch noise cancellation
AU2001243296A1 (en) 2000-02-22 2001-09-17 The Regents Of The University Of California Digital cancellation of d/a converter noise in pipelined a/d converters
US6369744B1 (en) 2000-06-08 2002-04-09 Texas Instruments Incorporated Digitally self-calibrating circuit and method for pipeline ADC
US6404364B1 (en) * 2000-08-24 2002-06-11 Agere Systems Guardian Corp. Multistage converter employing digital dither
JP2002094368A (ja) 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体集積回路装置
US6441769B1 (en) 2000-12-22 2002-08-27 Texas Instruments Incorporated Overcoming finite amplifier gain in a pipelined analog to digital converter
SE522569C2 (sv) 2001-02-27 2004-02-17 Ericsson Telefon Ab L M Dynamisk elemetanpassning i a/d-omvandlare
SE520277C2 (sv) 2001-02-27 2003-06-17 Ericsson Telefon Ab L M Införande av kalibreringssekvens hos en A/D-omvandlare
US6462685B1 (en) 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6624772B1 (en) 2002-05-28 2003-09-23 Analog Devices, Inc. Offset calibration system
US6686864B1 (en) 2002-08-28 2004-02-03 Analog Devices, Inc. Pipelined analog-to-digital converters with gain-matching structures
US6784814B1 (en) 2003-03-07 2004-08-31 Regents Of The University Of Minnesota Correction for pipelined analog to digital (A/D) converter
US7002504B2 (en) 2003-05-05 2006-02-21 Maxim Integrated Products, Inc. Dynamic element matching in high speed data converters
US6839009B1 (en) 2003-07-18 2005-01-04 Analog Devices, Inc. Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals
US6822601B1 (en) 2003-07-23 2004-11-23 Silicon Integrated Systems Corp. Background-calibrating pipelined analog-to-digital converter
US7035756B2 (en) 2003-12-17 2006-04-25 Texas Instruments Incorporated Continuous digital background calibration in pipelined ADC architecture
US6950048B1 (en) 2004-04-02 2005-09-27 Tektronix, Inc. Dither system for a quantizing device
US6970120B1 (en) 2004-06-12 2005-11-29 Nordic Semiconductor Asa Method and apparatus for start-up of analog-to-digital converters
US7283074B2 (en) 2004-09-21 2007-10-16 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
US7015851B1 (en) 2004-10-26 2006-03-21 Agilent Technologies, Inc. Linearizing ADCs using single-bit dither
US7034736B1 (en) 2004-11-02 2006-04-25 Analog Devices, Inc. Processing systems and methods that reduce even-order harmonic energy
US7187310B2 (en) 2005-03-04 2007-03-06 Kamal El-Sankary Circuit calibration using voltage injection
US7242352B2 (en) 2005-04-07 2007-07-10 X-Ether, Inc, Multi-band or wide-band antenna
US7233276B1 (en) 2005-11-29 2007-06-19 Himax Technologies, Inc. Pipelined analog to digital converter with capacitor mismatch compensation
DE602006007497D1 (de) 2006-02-27 2009-08-06 St Microelectronics Srl Mehrstufiger analog/digital-umsetzer und verfahren zum kalibrieren des umsetzers
US7548178B2 (en) 2006-03-10 2009-06-16 Nvidia Corporation Method and apparatus for ADC size and performance optimization
US7271750B1 (en) 2006-06-22 2007-09-18 Analog Devices, Inc. Pipelined converter systems with enhanced accuracy
US7268720B1 (en) * 2006-06-30 2007-09-11 Analog Devices, Inc. Converter networks for generation of MDAC reference signals
US7688238B2 (en) 2007-03-27 2010-03-30 Slicex, Inc. Methods and systems for calibrating a pipelined analog-to-digital converter
US7535399B2 (en) 2007-03-29 2009-05-19 Lsi Corporation Reference voltage shifting technique for optimizing SNR performance in pipeline ADCs with respect to input signal
US7602323B2 (en) 2007-04-04 2009-10-13 The Regents Of The University Of California Digital background correction of nonlinear error ADC's
US7595748B2 (en) * 2007-07-23 2009-09-29 Mediatek Inc. Method of gain error calibration in a pipelined analog-to-digital converter or a cyclic analog-to-digital converter
US7535391B1 (en) 2008-01-07 2009-05-19 Freescale Semiconductor, Inc. Analog-to-digital converter having random capacitor assignment and method thereof
CN101222230B (zh) 2008-01-24 2010-04-21 上海萌芯电子科技有限公司 可校准电容失配和有限增益误差的流水线型模数转换器
US7719452B2 (en) * 2008-09-23 2010-05-18 Analog Devices, Inc. Pipelined converter systems with enhanced linearity
WO2010041187A1 (en) * 2008-10-06 2010-04-15 Nxp B.V. A method of gain calibration of an adc stage and an adc stage
US7602324B1 (en) 2009-01-20 2009-10-13 Himax Media Solutions, Inc. A/D converter and method for converting analog signals into digital signals
US8068045B2 (en) * 2010-03-01 2011-11-29 Analog Devices, Inc. Calibration methods and structures for pipelined converter systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536504A2 (en) * 1991-08-15 1993-04-14 Texas Instruments Incorporated Accuracy bootstrapping
US6268814B1 (en) * 2000-03-14 2001-07-31 Lucent Technologies Inc. Carrier-dependent dithering for analog-to-digital conversion
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US7221299B2 (en) * 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
US20110043395A1 (en) * 2008-01-17 2011-02-24 President And Fellows Of Harvard College Digital background calibration in pipelined adcs
CN102177657A (zh) * 2008-08-12 2011-09-07 美国亚德诺半导体公司 具有减小的功率损失的流水线转换器的基于相关度背景校准

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JOHN P.KEANE 等: ""Background Interstage Gain Calibration Technique for Pipelined ADCs"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 *
YUN-SHIANG SHU 等: ""A 15-bit Linear 20-MS/s Pipelined ADC Digitally Calibrated With Signal-Dependent Dithering"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720981B (zh) * 2014-12-17 2019-05-14 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN106877866A (zh) * 2014-12-17 2017-06-20 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN106877866B (zh) * 2014-12-17 2020-07-10 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN107809243A (zh) * 2016-09-08 2018-03-16 上海贝岭股份有限公司 模数转换器电路
CN110063006A (zh) * 2016-10-13 2019-07-26 亚德诺半导体无限责任公司 用于跨越隔离屏障传输功率的系统和方法
CN110063006B (zh) * 2016-10-13 2021-12-03 亚德诺半导体无限责任公司 用于跨越隔离屏障传输功率的系统和方法
CN107483052A (zh) * 2017-08-17 2017-12-15 电子科技大学 一种高反馈系数高增益的乘法数模转换器
CN109756226A (zh) * 2017-11-01 2019-05-14 美国亚德诺半导体公司 参考dac的背景校准和adc中的量化非线性
CN109756226B (zh) * 2017-11-01 2023-07-04 美国亚德诺半导体公司 参考dac的背景校准和adc中的量化非线性
CN110299916A (zh) * 2018-03-21 2019-10-01 美国亚德诺半导体公司 低功率放大器结构和低功率放大器结构的校准
CN114070314A (zh) * 2022-01-18 2022-02-18 南京航空航天大学 流水线逐次逼近型adc的级间增益误差校准方法和系统
CN114070314B (zh) * 2022-01-18 2022-05-03 南京航空航天大学 流水线逐次逼近型adc的级间增益误差校准方法和系统

Also Published As

Publication number Publication date
EP2781028A4 (en) 2016-04-20
CN104067521B (zh) 2017-11-07
JP5826944B2 (ja) 2015-12-02
US20130120174A1 (en) 2013-05-16
EP2781028B1 (en) 2021-07-14
WO2013074192A1 (en) 2013-05-23
EP2781028A1 (en) 2014-09-24
JP2014533469A (ja) 2014-12-11
US8723707B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
CN104067521A (zh) 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准
CN106685424B (zh) 用于模数转换器的微处理器辅助校准
US7187310B2 (en) Circuit calibration using voltage injection
Moon et al. Background digital calibration techniques for pipelined ADCs
US7015853B1 (en) Data converter with reduced differential nonlinearity
US6822601B1 (en) Background-calibrating pipelined analog-to-digital converter
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US9041569B2 (en) Method and apparatus for calibration of successive approximation register analog-to-digital converters
US8049654B2 (en) Digital trimming of SAR ADCs
CN107359878B (zh) 一种基于最小量化误差的流水线adc的前端校准方法
EP3182593B1 (en) Circuit for stabilizing a dac reference voltage
JP5795828B2 (ja) スイッチドキャパシタネットワークにおける非線形キックバックの影響の低減
CN108134606B (zh) 一种基于数字校准的流水线adc
EP2590329B1 (en) Systems and methods for randomizing component mismatch in an adc
CN107453756B (zh) 一种用于流水线adc的前端校准方法
JPH11274927A (ja) パイプライン接続ａ／ｄ変換器のためのデジタル自己較正方式
CN107302359B (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
KR20160058140A (ko) 파이프라인식 연속 아날로그-투-디지털 변환기
JP2005318582A (ja) パイプラインａｄｃ較正方法およびその装置
Huang et al. Calibrating capacitor mismatch and comparator offset for 1-bit/stage pipelined ADCs
Chen et al. An adaptive, truly background calibration method for high speed pipeline ADC design
JP2011205191A (ja) アナログ・デジタル変換器
CN116781077A (zh) 模数转换电路校准方法与系统
CN114448434A (zh) 流水线adc的级间增益误差校准方法及其电路、流水线adc
Shi et al. Digital background calibration for pipelined ADCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant