JP6272703B2 - レーダ装置 - Google Patents

Description

本開示は、ターゲットにより反射された反射波信号を検出するレーダ装置に関する。

レーダ装置には、受信アンテナにおいて受信された高周波の反射波信号をベースバンド信号に変換するアナログ回路部と、ベースバンド信号に対して所定の信号処理を施すデジタル回路部とが設けられる。レーダ装置の周囲の温度が変動すると、アナログ回路部（例えばＶＧＡ（Variable Gain Amplifier））のゲインが変動する。

このため、ゲインが予め規定された想定値から大きく乖離すると、レーダ装置における所望する受信信号の検出が困難になり、レーダ装置における反射波信号の検出精度が劣化する。レーダ装置には、温度変動が生じた場合でも、ゲインの変動を抑圧することが要求される。

非特許文献１には、所定のレベルの熱雑音を与えることにより、ディザリングによってＡＤＣ（Aanalog Digital Converter）における信号を高分解能に量子化できることが開示されている。

特許文献１には、ディザリングによってＡＤＣにおける信号量子化を高分解能化するために、所定のディザ信号（ホワイトノイズ）を発生するノイズジェネレータと、ＡＤＣの出力信号からディザ信号の付加に起因する高周波成分（ノイズ成分）を除去するデジタルローパスフィルタとを設け、ＡＤＣのビット長が小さい場合でも、サンプリングにおける量子化誤差を低減し、ＡＤＣの信号量子化の分解能を向上することが開示されている。

特開２００５−７７１３７号公報

Resolution Below the Least Significant Bit in Digital System with Dithe, JOHN VANDERKOOY AND STANLEY P.LIPSHITZ, J.Audio Eng Soc., Vol.32, No.3., 1984 March

本発明者らは、ターゲットにより反射された反射波信号を検出するレーダ装置を検討した。しかし、特許文献１の構成では、レーダ装置の周囲の温度変動に応じてゲインが変動した場合に、ディザリングを用いて、ＡＤＣにおける信号量子化を高分解能化するためのゲインを調整することが困難であるという課題がある。

本開示は、上述した課題を解決するために、温度変動の有無に拘わらず、ディザリングにより信号を高分解能に量子化するためのゲインを調整するレーダ装置を提供することを目的とする。

本開示は、高周波のレーダ送信信号を送信アンテナから送信する送信部と、前記レーダ送信信号の送信の実行又は停止を制御する制御部と、前記レーダ送信信号の送信の停止中に、所定のゲイン値を用いて、入力された熱雑音信号を増幅して量子化する受信部と、前記熱雑音信号の量子化出力を基に、前記所定のゲイン値を、前記熱雑音信号をディザリングさせるためのゲイン値に調整するゲイン制御部と、を備え、前記ゲイン制御部は、前記熱雑音信号の量子化出力を基に、前記熱雑音信号がディザリングされたか否かを判断する判断部と、前記判断結果に応じて、前記所定のゲイン値を、前記熱雑音信号をディザリングさせるためのゲイン値に調整するゲイン調整部と、を含む、レーダ装置である。

本開示によれば、温度変動の有無に拘わらず、ディザリングにより信号を高分解能に量子化するためのゲインを調整できる。

各実施形態のレーダ装置におけるゲイン設定値の基本概念を示す説明図 各実施形態のレーダ装置（例えば第１の実施形態のレーダ装置）の詳細な内部構成を示すブロック図 （Ａ）第１の実施形態のレーダ装置の判断部の詳細な内部構成を示すブロック図、（Ｂ）入力されるＮビット量子化データと第１（Ｎ−１）ビット変換部のビット変換出力と第２（Ｎ−１）ビット変換部のビット変換出力との対応関係を示す図 （Ａ）ＡＤＣの量子化分解能がＮビットである場合の１ＬＳＢの振幅Ｘｎとディザリングを成功させるための熱雑音信号の振幅Ｚｎとの関係を示す模式図、（Ｂ）ＡＤＣの量子化分解能が（Ｎ−１）ビットである場合の１ＬＳＢの振幅Ｘｎ−１とディザリングを成功させるための熱雑音信号の振幅Ｚｎ−１との関係を示す模式図 （Ａ）ＡＤＣの量子化分解能がＮビットであって熱雑音信号のレベルが１ＬＳＢの中心である場合に、ディザリングを成功させるための熱雑音信号の振幅Ｚｎを示す模式図、（Ｂ）ＡＤＣの量子化分解能がＮビットであって熱雑音信号のレベルが１ＬＳＢの下限近くである場合に、ディザリングを成功させるための熱雑音信号の振幅Ｚｎ’を示す模式図 熱雑音信号のレベル自体が十分に小さい場合の、第１（Ｎ−１）ビット変換部及び第２（Ｎ−１）ビット変換部の各出力の一例とディザリングの成否結果とを示す説明図 熱雑音信号のレベルの変動幅が十分に小さい場合の、第１（Ｎ−１）ビット変換部及び第２（Ｎ−１）ビット変換部の各出力の一例とディザリングの成否結果とを示す説明図 熱雑音信号のレベルの変動幅が十分に大きい場合の、第１（Ｎ−１）ビット変換部及び第２（Ｎ−１）ビット変換部の各出力の一例とディザリングの成否結果とを示す説明図 第１の実施形態のレーダ装置のゲイン調整部の動作手順を具体的に説明するフローチャート 第２の実施形態のレーダ装置の判断部の詳細な内部構成を示すブロック図 （Ａ）入力されるＮビット量子化データと、第１（Ｎ−１）ビット変換部の出力と、第２（Ｎ−１）ビット変換部の出力と、第１（Ｎ−１）ビット変換部の出力と第２（Ｎ−１）ビット変換部の出力との差分との対応関係を示す図、（Ｂ）第３の実施形態のレーダ装置の判断部の詳細な内部構成を示すブロック図 第４の実施形態のレーダ装置の判断部の詳細な内部構成を示すブロック図 第４の実施形態のレーダ装置のゲイン調整部の動作手順を具体的に説明するフローチャート 第５の実施形態のレーダ装置の判断部の詳細な内部構成を示すブロック図 第６の実施形態のレーダ装置の判断部の詳細な内部構成を示すブロック図 第７の実施形態のレーダ装置の判断部の詳細な内部構成を示すブロック図 ＡＤＣの分解能がＮビットであって熱雑音信号以外にバースト信号が入力された場合の、第１（Ｎ−１）ビット変換部及び第２（Ｎ−１）ビット変換部の各出力の一例とディザリングの成否結果とを示す説明図 ＡＤＣの分解能がＮビットであって入力されたバースト信号が飽和している場合の、第１（Ｎ−１）ビット変換部及び第２（Ｎ−１）ビット変換部の各出力の一例とディザリングの成否結果とを示す説明図

（本開示に係る各実施形態のレーダ装置の内容に至る経緯）
先ず、本開示に係るレーダ装置の各実施形態を説明する前に、各実施形態のレーダ装置の内容に至る経緯について説明する。

上述した特許文献１を含む従来技術では、ディザリングを用いてＡＤＣにおける信号量子化を高分解能化するために、基準となる外部信号を与える構成が必要となる。例えば特許文献１では所定のディザ信号（ホワイトノイズ）を発生させるノイズジェネレータが設けられる。ノイズジェネレータをレーダ装置の回路部品として設けることは、実験室以外では実使用上において好ましくない。

また、ノイズジェネレータを追加する以外に、レーダ装置の送信部から受信部に信号をループバックさせる回路部品及び信号配線が必要となる。ここで、信号をループバックさせる回路部品及び信号配線を用いる場合には、送信部と受信部との間に設けられた信号配線により、レーダ装置における特性劣化を抑圧するための回路配置の事前調整が必要となり、レーダ装置の設計者の作業が煩雑になる。

このため、上述した特許文献１を含む従来技術では、レーダ装置において、ディザリングを用いてＡＤＣにおける信号量子化を高分解能化するためには、回路の部品点数が増し、回路規模が増大するという課題が生じる。

また、周囲の温度が変動すると、レーダ装置のアナログ回路部（例えばＶＧＡ）のゲインが変動するので、レーダ装置における受信信号の所望レベルは変動する。このため、ゲインが変動しても、ゲイン変動の影響（例えばレーダ装置の受信特性の劣化）を抑圧するために、ディザリングを用いてＡＤＣにおける信号量子化を高分解能化するためのゲインを調整することが必要となる。

そこで、以下の各実施形態では、基準となる外部信号を与える回路部品の追加を省略し、温度変動の有無に拘わらず、ディザリングにより信号を高分解能に量子化するためのゲインを調整するレーダ装置の例について、図面を参照して説明する。

（各実施形態のレーダ装置に共通するゲイン設定値の基本概念）
先ず、各実施形態のレーダ装置１００〜１００ｆに共通するゲイン設定値の基本概念について、図１及び図２を参照して説明する。図１は、各実施形態のレーダ装置１００〜１００ｆにおけるゲイン設定値の基本概念を示す説明図である。図１の縦軸は信号のレベルを示す。

図２は、各実施形態のレーダ装置（例えば第１の実施形態のレーダ装置１００）の詳細な内部構成を示すブロック図である。以下、各実施形態のレーダ装置１００〜１００ｆの動作の説明では、第１の実施形態のレーダ装置１００を例示して説明し、第２の実施形態以降では第１の実施形態と異なる内容について説明し、同一の内容の説明は簡略化又は省略する。

図２に示すレーダ装置１００は、制御部ＣＮＴと、送信アンテナＡｔ−ｔｘが接続された送信部ＴＸと、受信アンテナＡｔ−ｒｘが接続された受信部ＲＸと、ゲイン制御部ＧＣＮＴとを含む構成である。

送信部ＴＸは、パルス系列生成部２１０と、ＤＡＣ（Digital Analog Converter）２２０と、ミキサ（ＭＩＸ）２３０と、送信アンテナＡｔ−ｔｘが接続された電力変換部（ＰＡ）２４０とを含む。受信部ＲＸは、受信アンテナＡｔ−ｒｘが接続されたＬＮＡ（Low Noise Amplifier）３１０と、ミキサ（ＭＩＸ）３２０と、ＶＧＡ（Variable Gain Amplifier）３３０と、ＡＤＣ（Analog Digital Converter）３４０と、相関器３５０と、コヒーレント加算部３６０とを含む。ゲイン制御部ＧＣＮＴは、判断部４１０と、ゲイン調整部４２０とを含む。

レーダ装置１００は、送信部Ｔｘが生成した高周波のレーダ送信信号ＬＴＸを送信アンテナＡｔ−ｔｘから送信し、レーダ送信信号ＬＴＸが物体ＴＲＧにより反射された反射波信号ＲＲＸを受信アンテナＡｔ−ｒｘにおいて受信する。ターゲットとしての物体ＴＲＧの位置がレーダ装置１００から近ければ反射波信号ＲＲＸの電力は大きく、ターゲットとしての物体ＴＲＧの位置がレーダ装置１００から遠ければ反射波信号ＲＲＸの電力は小さい。

レーダ装置１００から近距離に位置する物体ＴＲＧにより反射された反射波信号ＲＲＸは、ＡＤＣ３４０において飽和せずに、ＡＤＣ３４０のダイナミックレンジ、即ち、図１に示すレベルＬ１とレベルＬ０とのレベル差内であれば、相関器３５０は、反射波信号ＲＲＸを検出できる。

一方、レーダ装置１００から遠距離に位置する物体ＴＲＧにより反射された反射波信号ＲＲＸは、例えば非特許文献１に示すディザリング、即ち、ＡＤＣ３４０の量子化分解能（Ｎビット）以上の高分解能な信号量子化によって、相関器３５０は、反射波信号ＲＲＸを検出できる。以下、ＡＤＣ３４０の量子化分解能を「Ｎビット」とし、Ｎは２以上の整数とする。

レーダ装置１００では、予め想定している近距離からの反射波信号と、予め想定している遠距離からの反射波信号とを検出するために、ＶＧＡ３３０のゲイン設定値が最適値に設定される。これにより、レーダ装置１００は、ＡＤＣ３４０のダイナミックレンジＤＲＧ（図１参照）内において、予め想定している近距離からの反射波信号を飽和させずに受信でき、更に、ディザリングによって反射波信号ＲＲＸを高分解能に量子化させるためのレベルの熱雑音（信号）を検出できる。なお、ＡＤＣ３４０のダイナミックレンジＤＲＧは、図１に示すレベルＬ１とレベルＬ０との差分により示され、予め規定される所定値である。

レーダ装置１００のＶＧＡ３３０のゲイン設定値は、周囲の温度変動によって変動することが知られている。例えば図１では、レーダ装置１００における受信信号の所望レベル範囲ＲＳＬが、ゲイン設定値の変動に応じて、上下方向に平行移動する。このため、予め想定している近距離からの反射波信号と、予め想定している遠距離からの反射波信号とを検出するためにＶＧＡ３３０のゲイン設定値が最適値に設定された場合でも、ゲイン設定値が変動すると、ゲイン設定値の最適値を再調整する必要がある。

レーダ装置１００において、ディザリングによって高分解能な量子化を実現させるための熱雑音信号のレベルＬ２と、レーダ装置１００からの最近距離にある物体ＴＲＧ又は最大反射断面積（ＲＣＳ：Radar Cross Section）を有する物体ＴＲＧにより反射された反射波信号ＲＲＸの電力のレベルＬ３との差分、即ち、レーダ装置１００における受信信号の所望レベル範囲ＲＳＬは一定である（図１参照）。

このため、レーダ装置１００は、図１に示すレベル範囲ＲＳＬをＡＤＣ３４０のダイナミックレンジＤＲＧの範囲としてＡＤＣ３４０の信号量子化における量子化分解能を選択し、ディザリングによって高分解能な量子化を実現させるための熱雑音信号のレベルＬ２を与えるためのゲイン設定値を調整する。これにより、レーダ装置１００は、レーダ装置１００からの最近距離にある物体ＴＲＧ又は最大反射断面積（ＲＣＳ）を有する物体ＴＲＧにより反射された反射波信号ＲＲＸを飽和せずに受信でき、更に、ディザリングによってＡＤＣ３４０において入力信号を高分解能に量子化できる。

言い換えると、レーダ装置１００は、温度変動によりゲイン設定値が変動した場合に、レーダ装置１００に入力される信号を無信号状態に制御し、レーダ装置１００に入力された熱雑音信号に応じて、熱雑音信号のレベルがディザリングによって反射波信号ＲＲＸを高分解能に量子化するためのレベルＬ２として、ＶＧＡ３３０のゲイン設定値を調整する。これにより、レーダ装置１００は、ディザリングによってＡＤＣ３４０における入力信号を高分解能に量子化でき、更に、レーダ装置１００からの最近距離にある物体ＴＲＧ又は最大反射断面積（ＲＣＳ）を有する物体ＴＲＧにより反射された反射波信号ＲＲＸを飽和させずに受信できる。

なお、レーダ装置１００では、レーダ装置１００における受信信号の所望レベル範囲ＲＳＬがＡＤＣ３４０のダイナミックレンジＤＲＧ内に収まるためには、ディザリングによってＡＤＣ３４０における入力信号を高分解能に量子化するための熱雑音信号のレベルＬ２ができる限り小さくなることが好ましい。このため、レーダ装置１００は、熱雑音のレベルＬ２を与えるためのＶＧＡ３３０のゲイン設定値に所定のマージンを付加しても良い（後述する図５（Ｂ）参照）。

以下、各実施形態のレーダ装置１００〜１００ｆの具体的な内部構成及び動作について、詳細に説明する。

（第１の実施形態）
制御部ＣＮＴは、レーダ装置１００におけるレーダ送信信号ＬＴＸの送信の実行又は停止を制御する。具体的には、制御部ＣＮＴは、例えばレーダ装置１００の周囲の温度の変動が検出された場合には、送信部ＴＸに対してレーダ送信信号ＬＴＸの送信を停止するための制御信号を出力し、ゲイン制御部ＧＣＮＴに対してＶＧＡ３３０のゲイン設定値を調整するための制御信号を出力し、更に、受信部ＲＸに対して熱雑音信号の検出処理を実行するための制御信号を出力する。

一方、制御部ＣＮＴは、例えばレーダ装置１００の周囲の温度の変動が検出されない場合には、レーダ送信信号ＬＴＸの送信を実行するための制御信号を送信部ＴＸに対して出力し、レーダ送信信号ＬＴＸが物体ＴＲＧにより反射された反射波信号ＲＲＸの検出処理を実行するための制御信号を受信部ＲＸに対して出力する。なお、レーダ装置１００の周囲の温度の変動の検出結果は、レーダ装置１００自体が検出しても良いし、レーダ装置１００に入力された外部信号（不図示）により検出しても良い。

送信部ＴＸは、レーダ送信信号ＬＴＸの送信の実行中には、所定の送信符号系列を高周波のレーダ送信信号ＬＴＸに変換して送信アンテナＡｔ−ｔｘから送信する。

パルス系列生成部２１０は、レーダ装置１００の周囲の温度の変動が検出されない場合に制御部ＣＮＴが出力した制御信号に応じて、所定の送信周期毎に、所定の符号系列（例えば単一のパルス系列）を生成してＤＡＣ２２０に出力する。

ＤＡＣ２２０は、パルス系列生成部２１０が生成したデジタルの送信符号系列（送信信号）をアナログの送信信号にＤＡ変換してミキサ２３０に出力する。ミキサ２３０は、不図示のローカル信号発振器から出力されたローカル信号を用いて、ＤＡＣ２２０が出力した送信信号を高周波のレーダ送信信号ＬＴＸに変換して電力増幅部２４０に出力する。電力増幅部２４０は、レーダ送信信号ＬＴＸの電力を増幅して送信アンテナＡｔ−ｔｘから送信する。レーダ送信信号ＬＴＸが物体ＴＲＧにより反射された反射波信号ＲＲＸは、受信アンテナＡｔ−ｒｘにおいて受信される。

受信部ＲＸは、レーダ送信信号ＬＴＸの送信の実行中には、レーダ送信信号ＬＴＸが物体ＴＲＧにより反射された反射波信号ＲＲＸを受信アンテナＡｔ−ｒｘにおいて受信し、増幅及び量子化した反射波信号ＲＲＸを基に、物体ＴＲＧの有無を検出する。また、受信部ＲＸは、レーダ送信信号ＬＴＸの送信の停止中には、所定のゲイン値を用いて、レーダ装置１００に入力された熱雑音信号を増幅して量子化する。なお、レーダ送信信号ＬＴＸの送信の停止中には、受信部ＲＸの出力はゲイン制御部ＧＣＮＴに入力される。

ＬＮＡ３１０は、受信アンテナＡｔ−ｒｘにおいて受信された反射波信号ＲＲＸの電力を増幅してミキサ３２０に出力する。ミキサ３２０は、不図示のローカル信号発振器から出力されたローカル信号を用いて、受信アンテナＡｔ−ｒｘにおいて受信された高周波の反射波信号ＲＲＸをベースバンド信号に変換してＶＧＡ３３０に出力する。

ＶＧＡ３３０は、ゲイン制御部ＧＣＮＴにより設定されたゲイン設定値（例えば初期値Ｇ０又は変更後のゲイン設定値Ｇ）を用いて、ミキサ３２０の出力信号（例えば反射波信号ＲＲＸに対応するベースバンド信号又は熱雑音信号）のレベルを増幅してＡＤＣ３４０に出力する。

ＡＤＣ３４０は、所定の量子化分解能（Ｎビット）を用いて、ＶＧＡ３３０の出力信号（アナログ信号）をデジタル信号にＡＤ変換（例えばサンプル処理、量子化処理）して相関器３５０に出力する。なお、ＡＤＣ３４０の出力信号は、例えばレーダ装置１００の周囲の温度の変動が検出された場合に制御部ＣＮＴが出力した制御信号に応じて、相関器３５０及び判断部４１０の両方に入力される。また、ＡＤＣ３４０の出力信号は、例えばレーダ装置１００の周囲の温度の変動が検出されない場合に制御部ＣＮＴが出力した制御信号に応じて、相関器３５０に入力される。

相関器３５０は、レーダ送信信号ＬＴＸの送信周期毎に、パルス系列生成部２１０が生成した送信符号系列（送信信号）とＡＤＣ３４０が出力したデジタル信号との自己相関値を演算してコヒーレント加算部３６０に出力する。コヒーレント加算部３６０は、所定のコヒーレント加算回数（例えば１００００回）分の各送信周期にわたって相関器３５０が演算した相関演算値をコヒーレント加算し、ピーク相関演算値が検出された遅延時間を基にして、物体ＴＲＧとレーダ装置１００との間の距離を測定（測距）する。

なお、図２に示すレーダ装置１００は、説明を簡単にするために、送信アンテナＡｔ−ｔｘが接続された送信部ＴＸと受信アンテナＡｔ−ｒｘが接続された受信部ＲＸとは１つである例を説明したが、複数設けられても良い。例えば、レーダ装置１００が、送信アンテナが接続された送信部を複数有する場合には、所定方向にレーダ送信信号の指向性を形成したレーダ送信ビームを送信できる。

また、レーダ装置１００が、受信アンテナが接続された受信部を複数有し、更に、各受信部のコヒーレント加算部の後段に１つの到来方向推定部を有する場合には、レーダ装置１００から物体ＴＲＧに向かう方位の推定値を演算できる。

また、レーダ装置１００は、コヒーレント加算部３６０における相関器３５０の相関演算結果の所定回数にわたるコヒーレント加算結果によって、ターゲットとしての物体ＴＲＧの測距精度又は方位推定精度を向上できる。

ゲイン制御部ＧＣＮＴは、レーダ送信信号ＬＴＸの送信の停止中には、ＡＤＣ３４０の出力信号、即ち、レーダ装置１００に入力された熱雑音信号の量子化出力を用いて、ＶＧＡ３３０に設定されているゲイン設定値の調整の要否を判断する。

判断部４１０は、例えばレーダ装置１００の周囲の温度の変動が検出された場合に制御部ＣＮＴが出力した制御信号に応じて、ＡＤＣ３４０の出力信号、即ちＡＤＣ３４０における熱雑音信号の量子化出力を用いて、レーダ装置１００に入力された熱雑音信号がディザリングされたか否かを判断する。即ち、判断部４１０は、レーダ装置１００に熱雑音信号が入力されている状態において、熱雑音信号のディザリングが成功したか否かを判断する。判断部４１０の判断結果はゲイン調整部４２０に入力される。なお、判断部４１０の具体的な内部構成については、図３（Ａ）を参照して後述する。

ゲイン調整部４２０は、例えばレーダ装置１００の周囲の温度の変動が検出された場合に制御部ＣＮＴが出力した制御信号に応じて、判断部４１０の判断結果を用いて、ＶＧＡ３３０に設定されているゲイン設定値を調整する。例えば、ゲイン調整部４２０は、熱雑音信号のディザリングが成功したと判断部４１０により判断された場合には、現在のＶＧＡ３３０に設定されているゲイン設定値に維持する。一方、ゲイン調整部４２０は、熱雑音信号のディザリングが失敗したと判断部４１０により判断された場合には、現在のＶＧＡ３３０に設定されているゲイン設定値を、一定のゲイン増加値ΔＧ（図９参照）を加算したゲイン設定値に調整する。本実施形態のゲイン調整部４２０の動作手順については、図９を参照して後述する。

なお、本実施形態を含む各実施形態において、ゲイン制御部ＧＣＮＴの各部が動作する前提としては、制御部ＣＮＴが出力した制御信号に応じて、送信部ＴＸがレーダ送信信号ＬＴＸの送信を停止している状態であって、更に、レーダ装置１００の周囲に他のレーダ装置が存在しないために外部から信号が入力されない状態とする。従って、レーダ装置１００には熱雑音信号が入力された状態となる。熱雑音信号のレベルに応じて、レーダ装置１００の受信部ＲＸの各部のコモン電圧が設定され、ＡＤＣ３４０は、コモン電圧に熱雑音信号のレベルが加わった信号に対して量子化する。

（第１の実施形態の判断部）
次に、第１の実施形態のレーダ装置１００における判断部４１０の構成及び動作についいて、図３（Ａ）、図３（Ｂ）、図４〜図８を参照して説明する。図３（Ａ）は、第１の実施形態のレーダ装置１００の判断部４１０の詳細な内部構成を示すブロック図である。図３（Ｂ）は、入力されるＮビット量子化データと第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との対応関係を示す図である。

図３（Ａ）に示す判断部４１０は、第１（Ｎ−１）ビット変換部５１０と、第２（Ｎ−１）ビット変換部５２０と、第１コヒーレント加算部５１２と、第２コヒーレント加算部５２２と、第１正規化部５１４と、第２正規化部５２４と、比較部５３０とを有する。Ｎビットの量子化分解能を有するＡＤＣ３４０の量子化出力は、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０に入力される。また、以下の説明において、ＡＤＣ３４０の量子化出力は０〜２^Ｎ−１の整数とする。

第１（Ｎ−１）ビット変換部５１０は、ＡＤＣ３４０の量子化出力データを、ＡＤＣ３４０の量子化出力データと同一値、又はＡＤＣ３４０の量子化出力データより１少ない偶数値に変換する。

第２（Ｎ−１）ビット変換部５２０は、ＡＤＣ３４０の量子化出力データを、ＡＤＣ３４０の量子化出力データと同一値、又はＡＤＣ３４０の量子化出力データより１少ない奇数値に変換する。

ここで、判断部４１０に入力されたＮビットの量子化出力データと第１（Ｎ−１）ビット変換部５１０の出力と第２（Ｎ−１）ビット変換部５２０の出力との対応関係について、図３（Ｂ）を参照して説明する。図３（Ｂ）ではＮ＝８、即ち、８ビットの量子化分解能によってＡＤＣ３４０において量子化されたデータ（０〜２５５）が示されている。

例えばＮ（＝８）ビットの量子化出力データが偶数値（０，２，４，…，２５４）である場合には、第１（Ｎ−１）ビット変換部５１０は、入力された量子化データと同一値（０，２，４，…，２５４）を第１コヒーレント加算部５１２に出力する。

また、Ｎ（＝８）ビットの量子化出力データが奇数値（１，３，５，…，２５５）である場合には、第１（Ｎ−１）ビット変換部５１０は、入力された量子化データより１小さい偶数値（０，２，４，…２５４）を第１コヒーレント加算部５１２に出力する。

一方、Ｎ（＝８）ビットの量子化出力データが偶数値（０，２，４，…，２５４）である場合には、第２（Ｎ−１）ビット変換部５２０は、入力された量子化データより１小さい奇数値（−１，１，３，…２５５）を第２コヒーレント加算部５２２に出力する。

また、Ｎ（＝８）ビットの量子化出力データが奇数値（１，３，５，…，２５５）である場合には、第２（Ｎ−１）ビット変換部５２０は、入力された量子化データと同一値（１，３，５，…２５５）を第２コヒーレント加算部５２２に出力する。

第１コヒーレント加算部５１２は、第１（Ｎ−１）ビット変換部５１０における量子化ビットデータの変換結果を所定回数（例えば１００００回）、コヒーレント加算して第１正規化部５１４に出力する。なお、第１コヒーレント加算部５１２におけるコヒーレント加算の所定回数は、コヒーレント加算部３６０における加算回数と同一であることが好ましいが、熱雑音信号のコヒーレント加算に関しては少なくとも１つのサンプルポイントにおいてコヒーレント加算されれば良いので、コヒーレント加算部３６０における加算回数より少なくても良い。

第２コヒーレント加算部５２２は、第２（Ｎ−１）ビット変換部５２０における量子化ビットデータの変換結果を所定回数（例えば１００００回）、コヒーレント加算して第２正規化部５２４に出力する。なお、第２コヒーレント加算部５２２におけるコヒーレント加算の所定回数は、コヒーレント加算部３６０における加算回数と同一であることが好ましいが、熱雑音信号のコヒーレント加算に関しては少なくとも１つのサンプルポイントにおいてコヒーレント加算されれば良いので、コヒーレント加算部３６０における加算回数より少なくても良い。

第１正規化部５１４は、第１コヒーレント加算部５１２のコヒーレント加算結果をコヒーレント加算回数（例えば１００００）で除算することで正規化する。第１正規化部５１４は、第１コヒーレント加算部５１２の出力の正規化結果を比較部５３０に出力する。

第２正規化部５２４は、第２コヒーレント加算部５２２のコヒーレント加算結果をコヒーレント加算回数（例えば１００００）において除算することで正規化する。第２正規化部５２４は、第２コヒーレント加算部５２２の出力の正規化結果を比較部５３０に出力する。

比較部５３０は、第１正規化部５１４及び第２正規化部５２４の各正規化結果の差分を演算し、各正規化結果の差分と所定の閾値（例えば０．５）とを比較する。比較部５３０は、第１正規化部５１４及び第２正規化部５２４の各正規化出力の差分が所定の閾値より大きいと判断した場合には（図６又は図７参照）、レーダ装置１００に入力された熱雑音信号のディザリングが失敗したと判断し、判断結果をゲイン調整部４２０に出力する。

一方、比較部５３０は、第１正規化部５１４及び第２正規化部５２４の各正規化出力の差分が所定の閾値より小さいと判断した場合には（図８参照）、レーダ装置１００に入力された熱雑音信号のディザリングが成功したと判断し、判断結果をゲイン調整部４２０に出力する。

ここで、本実施形態のレーダ装置１００のＡＤＣ３４０の量子化分解能はＮビットであるため、ＡＤＣ３４０は、（Ｎ＋１）ビットの量子化分解能によって入力信号を量子化するために適切な熱雑音が入力されているか否かを判断することは困難である。

そこで、本実施形態の判断部４１０は、仮想的に（Ｎ−１）ビットの量子化分解能を有し、更に、ビット変換方法が異なる２つのビット変換部（具体的には、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０）を設ける。判断部４１０は、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０の各ビット変換出力のコヒーレント加算結果の正規化出力を用いて、（Ｎ−１）ビットの量子化分解能を仮想的に有する判断部４１０の量子化ビットデータの出力結果においてＮビットの量子化分解能が得られたか否かを判断する。

言い換えると、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０の各ビット変換出力のコヒーレント加算結果の正規化出力の差分が同程度（例えば所定の閾値（例えば０．５）未満）である場合には、仮想的に（Ｎ−１）ビットの量子化分解能を有する判断部４１０において、Ｎビットの量子化分解能による信号（データ）の量子化ができたと判断できる。即ち、判断部４１０は、Ｎビットの量子化分解能を有するＡＤＣ３４０において、（Ｎ＋１）ビットの量子化分解能によって入力信号をディザリングさせるためのゲイン設定値がＶＧＡ３３０に設定されていると判断できる。

図４（Ａ）は、ＡＤＣ３４０の量子化分解能がＮビットである場合の１ＬＳＢの振幅Ｘｎとディザリングを成功させるための熱雑音信号の振幅Ｚｎとの関係を示す模式図である。図４（Ｂ）は、ＡＤＣ３４０の量子化分解能が（Ｎ−１）ビットである場合の１ＬＳＢの振幅Ｘｎ−１とディザリングを成功させるための熱雑音信号の振幅Ｚｎ−１との関係を示す模式図である。図４（Ａ）又は図４（Ｂ）では、レベルＣＮＣを中心として変動する熱雑音信号が入力された場合に、ディザリングが成功する振幅、即ち、ゲイン調整後の振幅Ｚｎ又は振幅Ｚｎ−１の幅が示されている。

図４（Ａ）又は図４（Ｂ）に示す各目盛りの間隔は、Ｎビット又は（Ｎ−１）ビットの量子化分解能を有するＡＤＣにおける１ＬＳＢ（Least Significant Bit）を示す。従って、図４（Ａ）に示す幅Ｘｎは、Ｎビットの量子化分解能を有するＡＤＣにおける１ＬＳＢの振幅を示し、図４（Ｂ）に示す幅Ｘｎ−１は、（Ｎ−１）ビットの量子化分解能を有するＡＤＣにおける１ＬＳＢの振幅を示す。

また、図４（Ａ）及び図４（Ｂ）においてレベルＣＮＣを中心として変動する熱雑音信号が入力された場合に、ディザリングが成功する振幅Ｚｎ，Ｚｎ−１と、１ＬＳＢの振幅Ｘｎ，Ｘｎ−１との間には、数式（１）が成立する。ここで、振幅Ｘｎと振幅Ｘｎ−１との間には数式（２）が成立するので、数式（１）及び数式（２）により、振幅Ｚｎと振幅Ｚｎ−１との間には数式（３）が成立する。即ち、ゲイン調整部４２０は、数式（３）を考慮して、判断部４１０の判断結果を用いてゲイン設定値を調整する。

図５（Ａ）は、ＡＤＣ３４０の量子化分解能がＮビットであって熱雑音信号のレベルが１ＬＳＢの中心である場合に、ディザリングを成功させるための熱雑音信号の振幅Ｚｎを示す模式図である。図５（Ｂ）は、ＡＤＣ３４０の量子化分解能がＮビットであって熱雑音信号のレベルが１ＬＳＢの下限近くである場合に、ディザリングを成功させるための熱雑音信号の振幅Ｚｎ’を示す模式図である。

図５（Ａ）又は図５（Ｂ）では、レベルＣＮＣを中心として変動する熱雑音信号が入力された場合に、ディザリングが成功する振幅Ｚｎ又は振幅Ｚｎ’の幅が示されている。図４（Ａ）又は図４（Ｂ）と同様に、図５（Ａ）又は図５（Ｂ）に示す各目盛りの間隔は、Ｎビットの量子化分解能を有するＡＤＣにおける１ＬＳＢを示す。

図５（Ａ）では、熱雑音信号の中心のレベルＣＮＣは目盛り間の中心であるため、熱雑音信号は同図の上から第２番目の目盛りに対応するレベルと第５番目の目盛りに対応するレベルとの間において変動する。

一方、図５（Ｂ）では、熱雑音信号の中心のレベルＣＮＣは目盛り間の中心ではなく下限に近いので、熱雑音信号は同図の上から第２番目の目盛りに対応するレベルと第６番目の目盛りに対応するレベルとの間において変動する。

このため、ゲイン調整部４２０は、中心のレベルＣＮＣの熱雑音信号がＮビットの量子化分解能を有するＡＤＣ３４０に入力される場合に、熱雑音信号の中心が目盛り間の中心又は下限にあることを考慮して、図５（Ａ）に示す振幅Ｚｎに所定の振幅のマージンを加算した振幅Ｚｎ’に対応したゲイン設定値に調整する。

入力される熱雑音が、中心のレベルＣＮＣを含むコード値とその前後±１のコード値に跨る状態が最適状態であると仮定する。つまり、図５（Ａ）では、中心のレベルＣＮＣが量子化値１００であるため、量子化値９９から量子化値１０１に跨る状態が最適状態である。

さらに、入力される熱雑音の中心のレベルＣＮＣと、熱雑音の上側の振幅がその一つ上のコードに跨るための振幅の大きさと、に関して考える。

図５（Ａ）では中心のレベルＣＮＣが目盛りの中央レベルであるため、中心のレベルＣＮＣは量子化値１００、熱雑音の上側（量子化値９９側）の振幅Ｚｎ／２が１つ上のコード値として量子化値９９に跨るためには、Ｚｎ／２≧ｄ１の関係が必要になる。なお、図５（Ａ）では、中心のレベルＣＮＣが量子化値１００の中央部分に位置するため、ｄ１＝Ｘｎ／２となる。

また、図５（Ｂ）では、中心のレベルＣＮＣが目盛り（量子化値１００）の下限付近に位置するため、熱雑音の上側（９９ビット側）の振幅Ｚｎ’／２が１つ上のコード値として量子化値９９に跨るためには、Ｚｎ’／２≧ｄ’１の関係が必要になる。

ここで、中心のレベルＣＮＣが量子化値１００の下限付近に位置すると、ｄ’１＝２ｄ１とみなせるため、Ｚｎ／２＝ｄ１、Ｚｎ’／２＝ｄ’１であれば、ｄ’１＝２ｄ１より、Ｚｎ’＝２Ｚｎ＝２×（Ｚｎ−１）／２、即ち、振幅Ｚｎ−１に対応したゲイン設定値に調整する（数式（４）参照）。

図６は、熱雑音信号のレベル自体が十分に小さい場合における、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０の各出力の一例とディザリングの成否結果とを示す説明図である。図６では、熱雑音信号のレベル自体が十分に小さく、熱雑音信号の中心のレベルＣＮＣはＮビットの量子化分解能における目盛り１００の中心である。

入力された熱雑音信号の量子化出力データが１００であるため、図３（Ｂ）に従うと、第１（Ｎ−１）ビット変換部５１０のビット変換出力は、１００となる。従って、図６の上段において、コヒーレント加算回数が１０である場合には、第１正規化部５１４の正規化出力は（１００＋１００＋１００＋１００＋１００＋１００＋１００＋１００＋１００＋１００）／１０＝１００となる。

同様に、入力された熱雑音信号の量子化出力データが１００であるため、図３（Ｂ）に従うと、第２（Ｎ−１）ビット変換部５１０のビット変換出力は、９９となる。従って、図６の下段において、コヒーレント加算回数が１０である場合には、第２正規化部５２４の正規化出力は（９９＋９９＋９９＋９９＋９９＋９９＋９９＋９９＋９９＋９９）／１０＝９９となる。

従って、比較部５３０は、第１正規化部５１４の出力と第２正規化部５２４との出力との差分の絶対値（＝１）は所定の閾値（＝０．５）より大きいと判断し、レーダ装置１００に入力された熱雑音信号のディザリングが失敗したと判断し、判断結果をゲイン調整部４２０に出力する。即ち、比較部５３０は、レーダ装置１００に入力された熱雑音信号はディザリングが失敗し、熱雑音信号を（Ｎ＋１）ビットの量子化分解能によって量子化できるためのゲイン設定値がＶＧＡ３３０に設定されていないと判断する。

図７は、熱雑音信号のレベルの変動幅が十分に小さい場合の、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０の各出力の一例とディザリングの成否結果とを示す説明図である。図７では、熱雑音信号のレベルの変動幅が十分に小さく、熱雑音信号は、中心のレベルＣＮＣがＮビットの量子化分解能における目盛り１００を中心として、目盛り９９〜１０１にわたって変動している。

入力された熱雑音信号の量子化出力データの中心のレベルＣＮＣが１００であるため、第１（Ｎ−１）ビット変換部５１０のビット変換出力は、図３（Ｂ）に従うと、１００又は１０２となる。従って、図７の上段において、コヒーレント加算回数が１０である場合には、第１正規化部５１４の正規化出力は（１００＋１００＋１０２＋１００＋１００＋１００＋１００＋１００＋１００＋１００）／１０＝１００．２となる。

同様に、入力された熱雑音信号の量子化出力データの中心のレベルＣＮＣが１００であるため、第２（Ｎ−１）ビット変換部５１０のビット変換出力は、図３（Ｂ）に従うと、９９又は１０１となる。従って、図７の下段において、コヒーレント加算回数が１０である場合には、第２正規化部５２４の正規化出力は（１０１＋９９＋１０１＋１０１＋１０１＋１０１＋１０１＋１０１＋１０１＋１０１）／１０＝１００．８となる。

従って、比較部５３０は、第１正規化部５１４の出力と第２正規化部５２４との出力との差分の絶対値（＝０．６）は所定の閾値（＝０．５）より大きいと判断し、レーダ装置１００に入力された熱雑音信号のディザリングが失敗したと判断し、判断結果をゲイン調整部４２０に出力する。即ち、比較部５３０は、レーダ装置１００に入力された熱雑音信号はディザリングが失敗し、熱雑音信号を（Ｎ＋１）ビットの量子化分解能によって量子化できるためのゲイン設定値がＶＧＡ３３０に設定されていないと判断する。

図８は、熱雑音信号のレベルの変動幅が十分に大きい場合の、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０の各出力の一例とディザリングの成否結果とを示す説明図である。図８では、熱雑音信号のレベルの変動幅が十分に大きく、熱雑音信号は、中心のレベルＣＮＣがＮビットの量子化分解能における目盛り１００を中心として、目盛り９８〜１０２にわたって変動している。

入力された熱雑音信号の量子化出力データの中心のレベルＣＮＣが１００であるため、第１（Ｎ−１）ビット変換部５１０のビット変換出力は、図３（Ｂ）に従うと、１００又は１０２となる。従って、図８の上段において、コヒーレント加算回数が１０である場合には、第１正規化部５１４の正規化出力は（１００＋１００＋１０２＋１００＋１０２＋１００＋１０２＋１００＋１０２＋１００）／１０＝１００．８となる。

同様に、入力された熱雑音信号の量子化出力データの中心のレベルＣＮＣが１００であるため、第２（Ｎ−１）ビット変換部５１０のビット変換出力は、図３（Ｂ）に従うと、９９又は１０１となる。従って、図８の下段において、コヒーレント加算回数が１０である場合には、第２正規化部５２４の正規化出力は（１０１＋９９＋１０１＋１０１＋１０１＋１０１＋１０１＋９９＋１０１＋１０１）／１０＝１００．６となる。

従って、比較部５３０は、第１正規化部５１４の出力と第２正規化部５２４との出力との差分の絶対値（＝０．２）は所定の閾値（＝０．５）より小さいと判断し、レーダ装置１００に入力された熱雑音信号のディザリングが成功したと判断し、判断結果をゲイン調整部４２０に出力する。即ち、比較部５３０は、レーダ装置１００に入力された熱雑音信号はディザリングが成功し、熱雑音信号を（Ｎ＋１）ビットの量子化分解能によって量子化できるためのゲイン設定値がＶＧＡ３３０に設定されていると判断する。

次に、本実施形態のレーダ装置１００におけるゲイン調整部４２０の動作手順について、図９を参照して説明する。図９は、第１の実施形態のレーダ装置１００のゲイン調整部４２０の動作手順を具体的に説明するフローチャートである。図９に示すフローチャートの説明の前提として、送信部ＴＸは、制御部ＣＮＴが出力した制御信号に応じて、レーダ送信信号ＬＴＸの送信を停止する。

図９において、ゲイン調整部４２０は、レーダ装置１００のＶＧＡ３３０のゲイン設定値Ｇとして所定値（例えば初期値Ｇ０）をＶＧＡ３３０に設定する（Ｓ１１，Ｓ１２）。なお、本実施形態では、ＡＤＣ３４０の入力信号をディザリングさせるための熱雑音信号のレベルの下限に対応するゲイン設定値が設定されることが好ましいので（図１参照）、ゲイン設定値Ｇの初期値は、ゲイン調整部４２０により設定されるゲイン設定値の最小値である。

ゲイン調整部４２０は、ＶＧＡ３３０のゲイン設定値がステップＳ１２において設定されたゲイン設定値である場合に、判断部４１０の判断結果を基に、レーダ装置１００に入力された熱雑音信号のディザリングが成功したか否かを判断する（Ｓ１３）。

具体的には、ゲイン調整部４２０は、判断部４１０が出力した判断結果として、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力との差分が所定の閾値（例えば０．５）未満であると判断した場合には（Ｓ１３、ＹＥＳ）、ステップＳ１２において設定されたゲイン設定値Ｇを用いることを決定する（Ｓ１４）。ステップＳ１４の後、図９に示すゲイン調整部４２０の動作は終了する。

なお、ゲイン調整部４２０は、数式（３）を考慮して（図４（Ａ）及び図４（Ｂ）参照）、ステップＳ１２において設定されたゲイン設定値Ｇの半分の値をゲイン設定値として用いても良いし、数式（４）を考慮して（図５（Ａ）及び図５（Ｂ）参照）、ステップＳ１２において設定されたゲイン設定値Ｇを、図５（Ｂ）に示すマージンを含めた振幅に対応するゲイン設定値として用いても良い。

一方、ゲイン調整部４２０は、判断部４１０が出力した判断結果として、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力との差分が所定の閾値（例えば０．５）以上であると判断した場合には（Ｓ１３、ＮＯ）、ステップＳ１２において設定されたゲイン設定値Ｇに所定のゲイン増加値ΔＧを加算する（Ｓ１５、Ｇ＝Ｇ＋ΔＧ）。

ゲイン調整部４２０は、ステップＳ１５における加算後のゲイン設定値Ｇ（＝Ｇ＋ΔＧ）を用いて、判断部４１０の判断結果を基に、レーダ装置１００に入力された熱雑音信号のディザリングが成功したと判断するまで、ステップＳ１２、ステップＳ１３及びステップＳ１５の各処理を繰り返す。

以上により、本実施形態のレーダ装置１００は、判断部４１０における熱雑音信号の量子化出力を用いて、レーダ送信信号ＬＴＸの送信を停止している間に入力された熱雑音信号ＡＤＣがディザリングされたか否かを判断し、判断部４１０における判断結果に応じて、ディザリングによるＡＤＣ３４０の入力信号を高分解能に量子化させるためのゲイン設定値に調整する。

これにより、レーダ装置１００は、周囲の温度変動が無い場合にはＶＧＡ３３０のゲイン設定値が変動しないので、レーダ送信信号ＬＴＸの送信を停止している間に入力された熱雑音信号の変動幅は小さく、ＶＧＡ３３０に設定されたゲイン設定値により、熱雑音信号をディザリングできる。

また、レーダ装置１００は、周囲の温度変動がある場合にはＶＧＡ３３０のゲイン設定値が変動するが、レーダ送信信号ＬＴＸの送信を停止している間に入力された熱雑音信号の変動幅も大きくなるので、判断部４１０における第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力との差分が所定の閾値未満となるゲイン設定値をＶＧＡ３３０に設定することで、ＡＤＣ３４０に入力された熱雑音信号を高分解能にディザリングできる。

即ち、レーダ装置１００は、周囲の温度変動があったとしても、ディザリングによりＡＤＣ３４０の入力信号を高分解能に量子化するためのゲイン設定値を調整できる。

また、レーダ装置１００は、判断部４１０において、受信部ＲＸのコヒーレント加算部３６０と同一のコヒーレント加算回数、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力とをコヒーレント加算するので、ＶＧＡ３３０のゲイン設定値として、例えば経験的に定められたゲイン設定値よりも、ＡＤＣ３４０に入力された熱雑音信号を高分解能にディザリングさせるための最適なゲイン設定値に調整できる。

また、レーダ装置１００は、上述した特許文献１において基準となる外部信号を与えるための回路部品（例えばノイズジェネレータ）の追加を省略して、判断部４１０を設けることで、簡易な回路構成によって、ＶＧＡ３３０のゲイン設定値として、ＡＤＣ３４０に入力された熱雑音信号を高分解能にディザリングさせるための最適なゲイン設定値に調整できる。

なお、図１において、レーダ装置１００における受信信号の所望レベル範囲ＲＳＬがＡＤＣ３４０のダイナミックレンジＤＲＧより大きい場合には、一度にＡＤＣ３４０のダイナミックレンジＤＲＧを超える信号の受信は困難となる。このため、レーダ装置１００は、図１に示すレーダ装置１００における受信信号の所望レベル範囲ＲＳＬを複数（例えば２つ）に分割し、更に、分離した信号のレベル範囲を時間的に交互に設定してＡＤＣ３４０のダイナミックレンジＤＲＧ内のレベルの信号を個別に受信する。

レーダ装置１００は、レーダ装置１００における受信信号の所望レベル範囲ＲＳＬの分割数に応じて、分割した信号のレベル範囲に対応する最適なゲイン設定値を用いる。

例えば、レーダ装置１００は、小さい方のレベル範囲において熱雑音信号を受信し、本実施形態の方法を用いて設定された最適なゲイン設定値を、分割した信号のレベル範囲に対応する各ゲイン設定値として用いる。

また、レーダ装置１００は、受信信号のレベルが大きい方のレベル範囲では、大きい方のレベル範囲において入力された熱雑音信号に対応して設定された最適なゲイン設定値に、所定のオフセット値を加算することにより、ＶＧＡ３３０のゲイン設定値を設定できる。

なお、上述した本実施形態では、判断部４１０は、ＡＤＣ３４０に入力された熱雑音信号がディザリングされたか否かを、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力との差分と所定の閾値との比較結果により判断した。

また、判断部４１０は、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力の四捨五入結果と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力との各四捨五入結果とが同一であるか否かに応じて、ＡＤＣ３４０に入力された熱雑音信号がディザリングされたか否かを判断しても良い。

例えば、第１の例では、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力を１００、第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力を１０１とする。判断部４１０は、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力の四捨五入結果（１００）と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力の四捨五入結果（１０１）とが一致しないので、ＡＤＣ３４０に入力された熱雑音信号のディザリングが失敗したと判断する。

例えば、第２の例では、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力を１００．２、第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力を１００．８とする。判断部４１０は、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力の四捨五入結果（１００）と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力の四捨五入結果（１０１）とが一致しないので、ＡＤＣ３４０に入力された熱雑音信号のディザリングが失敗したと判断する。

例えば、第３の例では、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力を１００．８、第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力を１００．６とする。判断部４１０は、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力の四捨五入結果（１０１）と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力の四捨五入結果（１０１）とが一致するので、ＡＤＣ３４０に入力された熱雑音信号のディザリングが成功したと判断する。

また、上述した本実施形態において、図３（Ｂ）では、入力された熱雑音信号の量子化出力が０である場合には、第２（Ｎ−１）ビット変換部５２０の変換出力は−１となっているが、第２（Ｎ−１）ビット変換部５２０は、入力された量子化出力データをクリッピングして０を出力しても良い。

（第２の実施形態）
第２の実施形態のレーダ装置１００ａと第１の実施形態のレーダ装置１００との違いは、判断部の構成及び動作である。このため、本実施形態では、レーダ装置１００ａとレーダ装置１００との構成及び動作の説明において、同一の内容の説明は簡略化又は省略し、異なる内容について説明する。例えば、判断部４１０ａの構成及び動作の説明において、判断部４１０の構成及び動作と異なる内容について説明する。

（第２の実施形態の判断部）
図１０は、第２の実施形態のレーダ装置１００ａの判断部４１０ａの詳細な内部構成を示すブロック図である。図１０に示す判断部４１０ａは、第１（Ｎ−１）ビット変換部５１０と、第２（Ｎ−１）ビット変換部５２０と、減算器５４０と、コヒーレント加算部５１２ａと、正規化部５１４ａと、閾値判断部５３０ａとを有する。

第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力とが減算器５４０に入力される。減算器５４０は、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力とを減算し、減算結果をコヒーレント加算部５１２ａに出力する。

コヒーレント加算部５１２ａは、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分を所定回数（例えば１００００回）、コヒーレント加算して正規化部５１４ａに出力する。なお、コヒーレント加算部５１２ａにおけるコヒーレント加算の所定回数は、コヒーレント加算部３６０における加算回数と同一であることが好ましいが、熱雑音信号のコヒーレント加算に関しては少なくとも１つのサンプルポイントにおいてコヒーレント加算されれば良いので、コヒーレント加算部３６０における加算回数より少なくても良い。

正規化部５１４ａは、コヒーレント加算部５１２ａのコヒーレント加算結果をコヒーレント加算回数（例えば１００００）において除算することで正規化する。正規化部５１４ａは、コヒーレント加算部５１２ａの出力の正規化結果を閾値判断部５３０ａに出力する。

閾値判断部５３０ａは、正規化部５１４ａの正規化出力と所定の閾値（例えば０．５）とを比較する。閾値判断部５３０ａは、正規化部５１４ａの正規化出力が所定の閾値より大きいと判断した場合には（図６又は図７参照）、レーダ装置１００ａに入力された熱雑音信号のディザリングが失敗したと判断し、判断結果をゲイン調整部４２０ａに出力する。

一方、閾値判断部５３０ａは、正規化部５１４ａの正規化出力が所定の閾値より小さいと判断した場合には（図８参照）、レーダ装置１００ａに入力された熱雑音信号のディザリングが成功したと判断し、判断結果をゲイン調整部４２０ａに出力する。なお、ゲイン調整部４２０ａの動作は第１の実施形態のレーダ装置１００のゲイン調整部４２０と同一であるため、説明を省略する（図９参照）。

以上により、本実施形態のレーダ装置１００ａは、第１の実施形態のレーダ装置１００と同様の効果が得られ、更に、レーダ装置１００ａの回路規模をレーダ装置１００の回路規模に比べて削減できる。

例えば、第１の実施形態では、判断部４１０においてコヒーレント加算部が２つあり、各コヒーレント加算部において（Ｎ−１）ビットのデータをＣ回（Ｃは１以上の整数、Ｃ＝２^Ｎ）コヒーレント加算する場合には、コヒーレント加算部の回路規模として、少なくとも（Ｎ−１）×Ｃビットのバッファが必要となる。

一方、本実施形態では、判断部４１０ａの減算器５４０において第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力とが減算されるので、熱雑音信号のレベルが減算値となる。例えば減算値としての熱雑音信号が４ビット程度であれば、４ビットの熱雑音信号をＣ回コヒーレント加算する程度のバッファがあれば良い。

例えばＮ＝８、Ｃ＝２５６（＝２^８）では、第１の実施形態の判断部４１０では（８−１）＋８−１５ビットのバッファが２個必要となるが、本実施形態の判断部４１０ａでは４＋８＝１２ビットのバッファが１個で足りる。即ち、本実施形態の判断部４１０ａでは、コヒーレント加算部に必要なバッファの数を削減でき、更に、コヒーレント加算部における加算器のビット数を低減できるので、レーダ装置１００ａの回路規模をレーダ装置１００の回路規模に比べて大幅に削減できる。

また、第１の実施形態の判断部４１０の比較部５３０は、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力と第２（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力との差分を演算する。このため、比較部５３０では１５ビットの減算器が必要となる。これに対して、本実施形態の判断部４１０ａの減算器５４０は、８ビットの減算器であれば、十分である。従って、減算器の回路規模の観点からも、本実施形態のレーダ装置１００ａは、第１の実施形態のレーダ装置１００に比べて、回路規模を一層削減できる。

（第３の実施形態）
第３の実施形態のレーダ装置１００ｂと第２の実施形態のレーダ装置１００ａとの違いは、判断部の構成及び動作である。このため、本実施形態では、レーダ装置１００ｂとレーダ装置１００ａとの構成及び動作の説明において、同一の内容の説明は簡略化又は省略し、異なる内容について説明する。例えば、判断部４１０ｂの構成及び動作の説明において、判断部４１０ａの構成及び動作と異なる内容について説明する。

（第３の実施形態の判断部）
図１１（Ａ）は、入力されるＮビット量子化データと、第１（Ｎ−１）ビット変換部５１０のビット変換出力と、第２（Ｎ−１）ビット変換部５２０のビット変換出力と、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分との対応関係を示す図である。図１１（Ｂ）は、第３の実施形態のレーダ装置１００ｂの判断部４１０ｂの詳細な内部構成を示すブロック図である。図１１（Ｂ）に示す判断部４１０ｂは、Ｎビットカウンタ５５０と、正規化部５１４ｂと、閾値判断部５３０ｂとを有する。

図１１（Ａ）では、図３（Ｂ）に示すＮ＝８、即ち、８ビットの量子化分解能によってＡＤＣ３４０において量子化されたデータ（０〜２５５）に対応して、第１（Ｎ−１）ビット変換部５１０のビット変換出力と、第２（Ｎ−１）ビット変換部５２０のビット変換出力と、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分が示されている。

例えばＮ（＝８）ビットの量子化出力データが偶数値（０，２，４，…，２５４）である場合には、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分は「＋１」となる。一方、Ｎ（＝８）ビットの量子化出力データが奇数値（１，３，５，…，２５５）である場合には、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分は「−１」となる。

従って、Ｎ（＝８）ビットの量子化出力データの上から第Ｎ番目のビット、即ち、最下位ビットが「＋１」である場合には、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分は「−１」となり、最下位のビットが「０」である場合には、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分は「＋１」となる。

Ｎビットカウンタ５５０は、入力された量子化データに対し、上から第Ｎ番目のビット、即ち、最下位ビットの「＋１」又は「０」の回数をカウントする。Ｎビットカウンタ５５０は、例えばレーダ装置１００ｂにおけるコヒーレント加算部３６０のコヒーレント加算回数（Ｃ回）と同数回、カウントする。また、Ｎビットカウンタ５５０は、Ｃ回のコヒーレント加算回数において、入力された量子化データの最下位ビットが「＋１」又は「０」のいずれかの回数をカウントしても良い。

例えばＣ＝１００回として、Ｎビットカウンタ５５０は、入力された量子化データの最下位ビットが「＋１」を５３回、「０」を４７回カウントする。Ｎビットカウンタ５５０は、最下位ビットが「＋１」に対応して、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分の合計値として「−１」×５３＝−５３と算出する。同様に、Ｎビットカウンタ５５０は、最下位ビットが「０」に対応して、第１（Ｎ−１）ビット変換部５１０のビット変換出力と第２（Ｎ−１）ビット変換部５２０のビット変換出力との差分の合計値として「＋１」×４７＝４７と算出する。

更に、Ｎビットカウンタ５５０は、合計Ｃ（＝１００）回の最下位ビットのカウンタ結果として、「−５３＋４７」＝−６を正規化部５１４ｂに出力する。即ち、Ｎビットカウンタ５５０は、第２の実施形態のレーダ装置１００ａの判断部４１０ａの第１（Ｎ−１）ビット変換部５１０と第２（Ｎ−１）ビット変換部５２０と減算器５４０と同様に動作する。

なお、Ｎビットカウンタ５５０は、入力された量子化データの最下位ビットが「＋１」又は「０」のいずれか（例えば「＋１」）の回数をカウントする場合には、「＋１」の回数をＮＨとすると、｛−ＮＨ＋（Ｃ−ＮＨ）｝＝｛−５３＋（１００−４７｝）＝−６を正規化部５１４ｂに出力する。

正規化部５１４ｂ及び閾値判断部５３０ｂの動作は、第２の実施形態のレーダ装置１００ａの判断部４１０ａの正規化部５１４ａ及び閾値判断部５３０ａの動作と同一であるため、正規化部５１４ｂ及び閾値判断部５３０ｂの動作の説明を省略する。

以上により、本実施形態のレーダ装置１００ｂは、第１の実施形態のレーダ装置１００と同様の効果が得られ、更に、第２の実施形態のレーダ装置１００ａの回路規模に比べて、一層削減できる。

（第４の実施形態）
第１の実施形態では、判断部４１０は、レーダ装置１００がレーダ送信信号ＬＴＸの送信を停止し、反射波信号ＲＲＸの受信が無い状態において、ＶＧＡ３３０に設定されたゲイン設定値に応じて、ＡＤＣ３４０に入力された熱雑音信号のディザリングが成功したか否かを判断した。しかし、熱雑音信号のレベルが大きすぎると、判断部４１０におけるコヒーレント加算結果が安定せずに変動する。

第４の実施形態では、判断部４１０ｃは、第１の実施形態と同様な状態において、ＶＧＡ３３０に設定されたゲイン設定値に応じて、ＡＤＣ３４０に入力された熱雑音信号のディザリングが成功したか否かを判断し、更に、ＡＤＣ３４０に入力される熱雑音信号のレベルが大きすぎるか否かを判断する。

第４の実施形態のレーダ装置１００ｃと第１の実施形態のレーダ装置１００との違いは、判断部の構成及び動作とゲイン調整部の動作である。このため、本実施形態では、レーダ装置１００ｃとレーダ装置１００との構成及び動作の説明において、同一の内容の説明は簡略化又は省略し、異なる内容について説明する。例えば、判断部４１０ｃの構成及び動作とゲイン調整部４２０ｃの動作の説明において、判断部４１０の構成及び動作とゲイン調整部４２０の動作と異なる内容について説明する。

（第４の実施形態の判断部）
図１２は、第４の実施形態のレーダ装置１００ｃの判断部４１０ｃの詳細な内部構成を示すブロック図である。図１２に示す判断部４１０ｃは、第１（Ｎ−１）ビット変換部５１０と、第２（Ｎ−１）ビット変換部５２０と、第１コヒーレント加算部５１２と、第２コヒーレント加算部５２２と、第１正規化部５１４と、第２正規化部５２４と、比較部５３０と、第１安定度判断部５１６と、第２安定度判断部５２６とを有する。

第１安定度判断部５１６は、第１正規化部５１４の正規化出力、即ち、第１コヒーレント加算部５１２におけるコヒーレント加算回数Ｃのコヒーレント加算結果の正規化出力を、Ｐ回取得する。第１安定度判断部５１６は、Ｐ個の第１正規化部５１４の正規化出力がどの程度ばらついているかを解析し、Ｐ個の第１正規化部５１４の正規化出力が全て所定の基準値（安定度判断閾値）以内であるか否かを判断する。

例えばＰ（＝１０）個の第１正規化部５１４の正規化出力が｛１００．１，１００．３，９９．９，１００．０，１００．３，１００．１，９９．９，９９．８，１００．１，９９．９｝とし、１００を中心に変動している。ここで、所定の安定度判断閾値を０．５とすると、第１安定度判断部５１６は、Ｐ（＝１０）個の第１正規化部５１４の正規化出力の全てが「１００−０．５＝９９．５」から「１００＋０．５＝１００．５」の範囲に含まれるか否かを判断する。

第１安定度判断部５１６は、Ｐ（＝１０）個の第１正規化部５１４の正規化出力の全てが「１００−０．５＝９９．５」から「１００＋０．５＝１００．５」の範囲に含まれると判断した場合には、ＡＤＣ３４０に入力される熱雑音信号のレベルは安定しており大きすぎることはないと判断する。

一方、第１安定度判断部５１６は、Ｐ（＝１０）個の第１正規化部５１４の正規化出力の全てが「１００−０．５＝９９．５」から「１００＋０．５＝１００．５」の範囲に含まれず、「１００．５」を超えると判断した場合には、ＡＤＣ３４０に入力される熱雑音信号のレベルが大きすぎると判断する。

第２安定度判断部５２６は、第２正規化部５２４の正規化出力、即ち、第２コヒーレント加算部５２２におけるコヒーレント加算回数Ｃのコヒーレント加算結果の正規化出力を、Ｐ回取得する。第２安定度判断部５２６は、Ｐ個の第２正規化部５２４の正規化出力がどの程度ばらついているかを解析し、Ｐ個の第２正規化部５２４の正規化出力が全て所定の基準値（安定度判断閾値）以内であるか否かを判断する。第２安定度判断部５２６における判断例については第１安定度判断部５１６と同様のため、説明を省略する。

次に、本実施形態のレーダ装置１００ｃにおけるゲイン調整部４２０ｃの動作手順について、図１３を参照して説明する。図１３は、第４の実施形態のレーダ装置１００ｃのゲイン調整部４２０ｃの動作手順を具体的に説明するフローチャートである。図１３に示すフローチャートの説明の前提として、送信部ＴＸは、制御部ＣＮＴが出力した制御信号に応じて、レーダ送信信号ＬＴＸの送信を停止している。なお、図１３に示すフローチャートの説明では、図９に示すフローチャートの説明と同一の内容については説明を省略又は簡略化し、異なる内容について説明する。

図１３において、ゲイン調整部４２０ｃは、判断部４１０ｃの比較部５３０が出力した判断結果として、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力と第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力との差分が所定の閾値（例えば０．５）未満であると判断する（Ｓ１３、ＹＥＳ）。

更に、ゲイン調整部４２０ｃは、少なくとも第１安定度判断部５１６及び第２安定度判断部５２６のうちいずれか又は両方の判断結果を基に、レーダ装置１００に入力された熱雑音信号のレベルが大きすぎるか否かを判断する（Ｓ１６）。

具体的には、ゲイン調整部４２０ｃは、Ｐ個の第１正規化部５１４或いは第２正規化部５２４の正規化出力の全て、又は、Ｐ個の第１正規化部５１４及び第２正規化部５２４の正規化出力の全てが所定値を中心として所定の安定度判断閾値内に含まれるか否かを判断する。

ゲイン調整部４２０ｃは、Ｐ個の第１正規化部５１４或いは第２正規化部５２４の正規化出力の全て、又は、Ｐ個の第１正規化部５１４及び第２正規化部５２４の正規化出力の全てが所定値を中心として所定の安定度判断閾値内に含まれると判断した場合には（Ｓ１６、ＹＥＳ）、レーダ装置１００に入力された熱雑音信号のレベルが大きすぎることはないので、ステップＳ１２において設定されたゲイン設定値Ｇを用いることを決定する（Ｓ１４）。

一方、ゲイン調整部４２０ｃは、Ｐ個の第１正規化部５１４或いは第２正規化部５２４の正規化出力の全て、又は、Ｐ個の第１正規化部５１４及び第２正規化部５２４の正規化出力の全てが所定値を中心として所定の安定度判断閾値内に含まれず（Ｓ１６、ＮＯ）、所定値と安定度判断閾値との加算結果を超えると判断した場合には、レーダ装置１００に入力された熱雑音信号のレベルが大きすぎるので、ステップＳ１４において加算されるゲイン増加値ΔＧを半分の値（ΔＧ／２）に変更してＶＧＡ３３０のゲイン設定値（例えばＧ＝Ｇ＋ΔＧ／２）を設定する（Ｓ１７）。

以上により、本実施形態のレーダ装置１００ｃは、レーダ装置１００ｃがレーダ送信信号ＬＴＸの送信を停止し、反射波信号ＲＲＸの受信が無い状態において、ＶＧＡ３３０に設定されたゲイン設定値に応じて、ＡＤＣ３４０に入力された熱雑音信号のディザリングが成功したか否かを判断でき、更に、ＡＤＣ３４０に入力される熱雑音信号のレベルが大きすぎないか、即ち、熱雑音信号のレベルが安定しているか否かを判断できる。

これにより、レーダ装置１００ｃは、第１の実施形態のレーダ装置１００と同様の効果が得られ、更に、ＶＧＡ３３０に設定されるゲイン設定値を求めるための試行回数（例えば図１３に示すステップＳ１３〜ステップＳ１７の各処理回数）を削減できる。

なお、熱雑音信号のレベルの安定度を判断する場合に、第１正規化部５１４に入力される第１コヒーレント加算部５１２のコヒーレント加算回数、及び第２正規化部５２４に入力される第２コヒーレント加算部５２２のコヒーレント加算回数は、レーダ装置１００ｃのコヒーレント加算部３６０におけるコヒーレント加算回数と同一値又はコヒーレント加算回数未満でも良い。

（第５の実施形態）
第１〜第４の各実施形態では、レーダ装置の周囲に他のレーダ装置が存在しないために外部からレベルの大きな信号（例えばバースト信号）が入力されない状態が前提である。

第５の実施形態では、判断部４１０ｄは、例えばレーダ装置１００ｄの周囲に他のレーダ装置が存在する場合に、外部からのバースト信号を検出する。

第５の実施形態のレーダ装置１００ｄと第１の実施形態のレーダ装置１００との違いは、判断部の構成及び動作とゲイン調整部の動作である。このため、本実施形態では、レーダ装置１００ｄとレーダ装置１００との構成及び動作の説明において、同一の内容の説明は簡略化又は省略し、異なる内容について説明する。例えば、判断部４１０ｄの構成及び動作とゲイン調整部４２０ｄの説明において、判断部４１０の構成及び動作とゲイン調整部４２０の動作と異なる内容について説明する。

（第５の実施形態の判断部）
図１４は、第５の実施形態のレーダ装置１００ｄの判断部４１０ｄの詳細な内部構成を示すブロック図である。図１４に示す判断部４１０ｄは、第１（Ｎ−１）ビット変換部５１０と、第２（Ｎ−１）ビット変換部５２０と、第１コヒーレント加算部５１２と、第２コヒーレント加算部５２２と、第１正規化部５１４と、第２正規化部５２４と、比較部５３０と、第１バースト検出部５１８と、第２バースト検出部５２８とを有する。

第１バースト検出部５１８は、第１正規化部５１４の正規化出力、即ち、第１コヒーレント加算部５１２におけるコヒーレント加算回数Ｃのコヒーレント加算結果の正規化出力を取得する。第１バースト検出部５１８は、第１正規化部５１４の正規化出力、即ち、第１コヒーレント加算部５１２におけるコヒーレント加算回数Ｃのコヒーレント加算結果の正規化出力を基に、レーダ装置１００ｄにバースト信号が入力されたか否かを判断する。
なお、第１バースト検出部５１８の説明を簡単にするために、バースト信号がレーダ装置１００ｄに入力されておらず、熱雑音信号が入力されている状態について、以下に説明する。また、熱雑音信号の中心のレベルを１００とする。

熱雑音信号はガウシアン分布に従うので、熱雑音信号の平均値は１００の近傍となる。もし、バースト信号が入力されると、熱雑音信号の中心のレベルが一時的に大きく変動し、例えば、１５０となる。

第１バースト検出部５１８は、所定のバースト信号検出閾値を３０とすると、第１正規化部５１４の正規化出力、即ち、第１コヒーレント加算部５１２におけるコヒーレント加算回数Ｃのコヒーレント加算結果の正規化出力が１００を中心にして７０（＝１００−３０）から１３０（＝１００＋３０）の範囲に含まれるか否かを判断する。例えば大きな値のレベルとして１５０が検出された場合には、第１バースト検出部５１８は、バースト信号が入力されたことを検出できる。

第２バースト検出部５２８は、第２正規化部５２４の正規化出力、即ち、第２コヒーレント加算部５２２におけるコヒーレント加算回数Ｃのコヒーレント加算結果の正規化出力を取得する。第２バースト検出部５２８は、第２正規化部５２４の正規化出力、即ち、第２コヒーレント加算部５２２におけるコヒーレント加算回数Ｃのコヒーレント加算結果の正規化出力を基に、レーダ装置１００ｄにバースト信号が入力されたか否かを判断する。第２バースト検出部５２８における判断例については第１バースト検出部５１８と同様のため、説明を省略する。

ゲイン調整部４２０ｄは、判断部４１０ｄの判断結果として外部からのバースト信号が検出された場合には、バースト信号が検出された期間において熱雑音信号のディザリングの成否の判断結果を無効化し、バースト信号が検出されない期間において熱雑音信号のディザリングの成否の判断結果を用いて、ゲイン設定値を再調整する。

以上により、本実施形態のレーダ装置１００ｄは、判断部４１０ｄの第１バースト検出部５１８及び第２バースト検出部５２８において、第１正規化部５１４の正規化出力及び第２正規化部５２４の正規化出力を基に、例えばレーダ装置１００ｄの周囲に他のレーダ装置が存在する場合に外部からのバースト信号を検出できる。

これにより、レーダ装置１００ｄは、第１の実施形態のレーダ装置１００と同様の効果が得られ、更に、バースト信号が検出された期間では判断部４１０ｄの判断結果を無効化し、バースト信号が検出されない期間において判断部４１０ｄの判断結果を用いてゲイン設定値を調整するので、バースト信号が検出された場合でも、ＶＧＡ３３０のゲイン設定値の最適値を設定できる。

なお、バースト信号の検出では、第１正規化部５１４に入力される第１コヒーレント加算部５１２のコヒーレント加算回数、及び第２正規化部５２４に入力される第２コヒーレント加算部５２２のコヒーレント加算回数は、レーダ装置１００ｄのコヒーレント加算部３６０におけるコヒーレント加算回数と同一値又はコヒーレント加算回数未満でも良い。

（第６の実施形態）
第６の実施形態のレーダ装置１００ｅと第３の実施形態のレーダ装置１００ｂとの違いは、判断部の構成及び動作とゲイン調整部の動作である。このため、本実施形態では、レーダ装置１００ｅとレーダ装置１００ｂとの構成及び動作の説明において、同一の内容の説明は簡略化又は省略し、異なる内容について説明する。例えば、判断部４１０ｅの構成及び動作とゲイン調整部４２０ｅの動作の説明において、判断部４１０ｂの構成及び動作とゲイン調整部４２０ｂと異なる内容について説明する

（第６の実施形態の判断部）
図１５は、第６の実施形態のレーダ装置１００ｅの判断部４１０ｅの詳細な内部構成を示すブロック図である。図１５に示す判断部４１０ｅは、第３の実施形態の判断部４１０ｂの構成、即ち、Ｎビットカウンタと正規化部と閾値判断部とをｋ個含む。

具体的には、判断部４１０ｅは、Ｎビットカウンタ５５０１と、（Ｎ−１）ビットカウンタ５５０２と、（Ｎ−２）ビットカウンタ５５０３と、〜、（Ｎ−ｋ＋１）ビットカウンタ５５０ｋと、ｋ個の正規化部５１４ｅ１，５１４ｅ２，５１４ｅ３〜５１４ｋと、ｋ個の閾値判断部５３０ｅ１，５３０ｅ２，５３０ｅ３〜５３０ｋとを有する。

Ｎビットカウンタ５５０１は、入力された量子化データに対し、上から第Ｎ番目のビット、即ち、最下位ビットの「＋１」又は「０」の回数をカウントする。

（Ｎ−１）ビットカウンタ５５０２は、入力された量子化データに対し、上から第（Ｎ−１）番目のビット、即ち、最下位ビットの１つ上の桁のビットの「＋１」又は「０」の回数をカウントする。

（Ｎ−２）ビットカウンタ５５０３は、入力された量子化データに対し、上から第（Ｎ−２）番目のビット、即ち、最下位ビットの２つ上の桁のビットの「＋１」又は「０」の回数をカウントする。

同様に、（Ｎ−ｋ＋１）ビットカウンタ５５０ｋは、入力された量子化データに対し、上から第（Ｎ−ｋ＋１）番目のビット、即ち、最下位ビットの（ｋ−１）個、上の桁のビットの「＋１」又は「０」の回数をカウントする。

Ｎビットカウンタ５５０１は、上から第Ｎ番目のビットの「＋１」又は「０」の回数をカウントすることにより、Ｎビットの量子化分解能を有するＡＤＣ３４０が（Ｎ＋１）ビットの量子化分解能によって量子化できているか否かを判断する。つまり、Ｎビットカウンタ５５０１と正規化部５１４ｅ１と閾値判断部５３０ｅ１とは、ゲイン調整部４２０ｅが設定したいゲイン設定値より６ｄＢ大きなゲイン設定値がＶＧＡ３３０に設定された状態において、熱雑音信号がディザリングされたか否かを判断する。

Ｎビットカウンタ５５０２は、上から第（Ｎ−１）番目のビットの「＋１」又は「０」の回数をカウントすることにより、Ｎビットの量子化分解能を有するＡＤＣ３４０がＮビットの量子化分解能によって量子化できているか否かを判断する。つまり、（Ｎ−１）ビットカウンタ５５０２と正規化部５１４ｅ２と閾値判断部５３０ｅ２とは、ゲイン調整部４２０ｅが設定したいゲイン設定値より１２ｄＢ大きなゲイン設定値がＶＧＡ３３０に設定された状態において、熱雑音信号がディザリングされたか否かを判断する。

Ｎビットカウンタ５５０３は、上から第（Ｎ−２）番目のビットの「＋１」又は「０」の回数をカウントすることにより、Ｎビットの量子化分解能を有するＡＤＣ３４０が（Ｎ−１）ビットの量子化分解能によって量子化できているか否かを判断する。つまり、（Ｎ−２）ビットカウンタ５５０３と正規化部５１４ｅ３と閾値判断部５３０ｅ３とは、ゲイン調整部４２０ｅが設定したいゲイン設定値より１８ｄＢ大きなゲイン設定値がＶＧＡ３３０に設定された状態において、熱雑音信号がディザリングされたか否かを判断する。

同様に、（Ｎ−ｋ＋１）ビットカウンタ５５０ｋは、上から第（Ｎ−ｋ＋１）番目のビットの「＋１」又は「０」の回数をカウントすることにより、Ｎビットの量子化分解能を有するＡＤＣ３４０が（Ｎ−ｋ＋２）ビットの量子化分解能によって量子化できているか否かを判断する。つまり、（Ｎ−ｋ＋１）ビットカウンタ５５０ｋと正規化部５１４ｅｋと閾値判断部５３０ｅｋとは、ゲイン調整部４２０ｅが設定したいゲイン設定値より６×ｋ［ｄＢ］大きなゲイン設定値がＶＧＡ３３０に設定された状態において、熱雑音信号がディザリングされたか否かを判断する。

ゲイン調整部４２０ｅは、判断部４１０ｅの判断結果として、Ｎビットカウンタ５５０１〜（Ｎ−ｋ＋１）ビットカウンタ５５０ｋに対応する各閾値判断部５３０ｅ１〜５３０ｅｋのうちいずれかの閾値判断部（例えば閾値判断部５３０ｅｋ）が熱雑音信号のディザリングが成功したと判断した場合に、ＶＧＡ３３０に設定するゲイン設定値を６×ｋ［ｄＢ］を設定する。

以上により、本実施形態のレーダ装置１００ｅは、Ｎビットカウンタと正規化部と閾値判断部とをｋ個含む判断部４１０ｅにおいて、入力された量子化データに対し、上から第Ｎ番目〜第（Ｎ−ｋ＋１）番目のビットの「＋１」又は「０」である回数のカウント結果を用いて、熱雑音信号がディザリングされたと判断した閾値判断部に応じて、ＶＧＡ３３０に設定するゲイン設定値を設定する。

これにより、レーダ装置１００ｅは、第１の実施形態のレーダ装置１００と同様の効果が得られ、更に、第１の実施形態のレーダ装置１００に比べて、ＶＧＡ３３０に設定されるゲイン設定値を求めるための試行回数（例えば図９に示すステップＳ１３〜ステップＳ１５の各処理の処理回数）を一層削減できる。

より具体的には、第１の実施形態のレーダ装置１００は、ステップＳ１３において比較部５３０において第１正規化部５１４の正規化出力と第２正規化部５２４の正規化出力との差分が閾値未満である場合には、熱雑音信号をディザリングさせるためのゲイン設定値が設定されていないとして、ＶＧＡ３３０に設定されるゲイン設定値に所定のゲイン増加値を加算して、熱雑音信号をディザリングさせるためのゲイン設定値が設定されるまで、ゲイン設定値の探索を繰り返す。

ところが、本実施形態のレーダ装置１００ｅは、判断部４１０ｅが１度に合計ｋ回のゲイン設定値を探索するので、ＶＧＡ３３０に設定するゲイン設定値を探索するための試行回数をｋ分の１に削減できる。

（第７の実施形態）
第７の実施形態のレーダ装置１００ｆと第１の実施形態のレーダ装置１００との違いは、判断部の構成及び動作とゲイン調整部の動作である。このため、本実施形態では、レーダ装置１００ｆとレーダ装置１００との構成及び動作の説明において、同一の内容の説明は簡略化又は省略し、異なる内容について説明する。例えば、判断部４１０ｆの構成及び動作とゲイン調整部４２０ｆの動作の説明において、判断部４１０の構成及び動作とゲイン調整部４２０と異なる内容について説明する。

図１６は、第７の実施形態のレーダ装置１００ｆの判断部４１０ｆの詳細な内部構成を示すブロック図である。図１６に示す判断部４１０ｆは、飽和検出部５６０と、第１（Ｎ−１）ビット変換部５１０と、第２（Ｎ−１）ビット変換部５２０と、第１コヒーレント加算部５１２と、第２コヒーレント加算部５２２と、第１正規化部５１４と、第２正規化部５２４と、比較部５３０とを有する。Ｎビットの量子化分解能を有するＡＤＣ３４０の量子化出力は、飽和検出部５６０を介して、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０に入力される。

図１７は、ＡＤＣ３４０の量子化分解能がＮビットであって熱雑音信号以外にバースト信号が入力された場合の、第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０の各出力の一例とディザリングの成否結果とを示す説明図である。図１７では、レーダ装置１００ｆに熱雑音信号とバースト信号とが入力されており、バースト信号は飽和していない状態である。

図１７に示す第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力は、センター電圧Ｖｃ、即ち、熱雑音信号がレーダ装置１００ｆに入力されている状態における中心電圧に対し、バースト信号の成分（Ｖｂ−Ｖｃ）が加算された値Ｖｂになる。なお、図１７において、ビットの値が小さい程、電力値は大きくなる。

言い換えると、第１（Ｎ−１）ビット変換部５１０のコヒーレント加算結果の正規化出力は、（１００＋９８＋１００＋１００＋１００）／５＝４９８／５＝９９．６（〜Ｖｂ）となり、第２（Ｎ−１）ビット変換部５２０のコヒーレント加算結果の正規化出力は、（９９＋９９＋１０１＋９９＋１０１）／５＝４９９／５＝９９．８（〜Ｖｂ）となる。

従って、比較部５３０は、第１正規化部５１４の出力と第２正規化部５２４との出力との差分を求めるので、飽和していないバースト信号が検出された場合でも、第１正規化部５１４の出力と第２正規化部５２４との出力との差分の絶対値（＝０．２）が所定の閾値（＝０．５）より小さいと判断した場合には、レーダ装置１００ｆに入力された熱雑音信号のディザリングが成功したと判断し、判断結果をゲイン調整部４２０に出力する。即ち、比較部５３０は、レーダ装置１００に入力された熱雑音信号はディザリングが成功し、熱雑音信号を（Ｎ＋１）ビットの量子化分解能によって量子化できるためのゲイン設定値がＶＧＡ３３０に設定されていると判断できる。

ところが、レーダ装置１００ｆに入力されたバースト信号が飽和していると、飽和しているバースト信号の影響により、判断部４０１ｆにおける判断結果の精度が劣化する。図１８に、バースト信号が飽和している第１（Ｎ−１）ビット変換部５１０及び第２（Ｎ−１）ビット変換部５２０の出力を示す。Ｖｂは飽和しているため、ビット変換後の電力値が最大の値として、０、１、２のいずれかに変換される。図１８は、ＡＤＣの分解能がＮビットであって入力されたバースト信号が飽和している場合の、第１（Ｎ−１）ビット変換部及び第２（Ｎ−１）ビット変換部の各出力の一例とディザリングの成否結果とを示す説明図である。

第１（Ｎ−１）ビット変換部５１０では、検出されたバースト信号は、全て１となり、第２（Ｎ−１）ビット変換部５２０では、０また２となる。比較部５３０は、差分の絶対値が０．８となるため、所定の閾値０．５より大きいため、ディザリングは失敗したと判断する。
このため、レーダ装置１００ｆは、熱雑音信号以外に入力された外部信号（例えばバースト信号）が飽和しているか否かを検出し、入力された外部信号が飽和している場合には、判断部４１０ｆにおける判断処理を停止させる。

飽和検出部５６０は、入力された量子化出力データが飽和しているか否か、即ち、入力された量子化出力データがＡＤＣ３４０のダイナミックレンジ内を超えているか否かを検出する。飽和検出部５６０は、入力された量子化出力データが飽和していることを検出した場合には、例えば入力された量子化出力データの飽和を検出したことを制御部ＣＮＴに通知する。制御部ＣＮＴは、飽和検出部５６０からの通知に応じて、判断部４１０ｆに入力された量子化出力データの飽和が検出されなくなるまで、判断部４１０ｆにおける熱雑音信号のディザリングの成否の判断処理を停止させる。

なお、飽和検出部５６０は、入力された量子化出力データが飽和していることを検出した場合に、入力された量子化出力データの飽和を検出したことを示す飽和フラグをメモリ（不図示）に一時的に記憶しても良い。制御部ＣＮＴは、レーダ送信信号ＬＴＸの送信を停止している間、常時又は定期的にメモリに飽和フラグが記憶されていないか確認する。制御部ＣＮＴは、メモリに飽和フラグが記憶されていることを検出した場合には、判断部４１０ｆに入力された量子化出力データの飽和が検出されなくなるまで、判断部４１０ｆにおける熱雑音信号のディザリングの成否の判断処理を停止させる。

以上により、本実施形態のレーダ装置１００ｆは、レーダ送信信号ＬＴＸの送信が停止している間に、熱雑音信号以外に入力された量子化出力データ（例えばバースト信号の成分）が飽和しているか否か、即ち、入力された量子化出力データがＡＤＣ３４０のダイナミックレンジ内を超えているか否かを検出する。レーダ装置１００ｆは、熱雑音信号以外に入力された外部信号（例えばバースト信号）が飽和しているか否かを検出し、入力された外部信号が飽和している場合には、判断部４１０ｆにおける判断処理を停止させる。

これにより、レーダ装置１００ｆは、第１の実施形態のレーダ装置１００の効果が得られ、更に、他のレーダ装置から送信される外部信号（例えばバースト信号）が飽和しているか否かの検出結果に応じて、判断部４１０ｆにおける判断処理の実行又は停止を制御できる。即ち、レーダ装置１００ｆは、他のレーダ装置から送信される外部信号の影響を受けずに、レーダ送信信号ＬＴＸの送信の停止中に入力される熱雑音信号のディザリングの成否によってＶＧＡ３３０に設定するゲイン設定値を調整できる。

以上、図面を参照して各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。

また、上述した各実施形態では、本開示はハードウェアで構成する場合を例にとって説明したが、本開示はハードウェアとの連携においてソフトウェアでも実現することも可能である。

本開示は、温度変動の有無に拘わらず、ディザリングにより信号を高分解能に量子化するためのゲインを調整するレーダ装置として有用である。

１００ レーダ装置
２１０ パルス系列生成部
２２０ ＤＡＣ
２３０、３２０ ミキサ（ＭＩＸ）
２４０ 電力増幅部（ＰＡ）
３１０ ＬＮＡ
３３０ ＶＧＡ
３４０ ＡＤＣ
３５０ 相関器
３６０ コヒーレント加算部
４１０、４１０ａ、４１０ｂ、４１０ｃ、４１０ｄ、４１０ｅ、４１０ｆ 判断部
４２０、４２０ａ、４２０ｂ、４２０ｃ、４２０ｄ、４２０ｅ、４２０ｆ ゲイン調整部
５１０ 第１（Ｎ−１）ビット変換部
５１２、５１２ａ 第１コヒーレント加算部
５１４ 第１正規化部
５１４ａ、５１４ｂ、５１４ｅ１、５１４ｅ２、５１４ｅ３、５１４ｅｋ 正規化部
５１６ 第１安定度判断部
５１８ 第１バースト検出部
５２０ 第２（Ｎ−１）ビット変換部
５２２ 第２コヒーレント加算部
５２４ 第２正規化部
５２６ 第２安定度判断部
５２８ 第２バースト検出部
５３０ 比較部
５３０ａ、５３０ｂ、５３０ｅ１、５３０ｅ２、５３０ｅ３、５３０ｅｋ 閾値判断部
５４０ 減算器
５５０、５５０１ Ｎビットカウンタ
５５０２ （Ｎ−１）ビットカウンタ
５５０３ （Ｎ−２）ビットカウンタ
５５０ｋ （Ｎ−ｋ＋１）ビットカウンタ
５６０ 飽和検出部
Ａｔ−ｒｘ 受信アンテナ
Ａｔ−ｔｘ 送信アンテナ
ＣＮＴ 制御部
ＧＣＮＴ ゲイン制御部
ＲＸ 受信部
ＴＸ 送信部

Claims (9)

1. 高周波のレーダ送信信号を送信アンテナから送信する送信部と、
   前記レーダ送信信号の送信の実行又は停止を制御する制御部と、
   前記レーダ送信信号の送信の停止中に、所定のゲイン値を用いて、入力された熱雑音信号を増幅して量子化する受信部と、
   前記熱雑音信号の量子化出力を基に、前記所定のゲイン値を、前記熱雑音信号をディザリングさせるためのゲイン値に調整するゲイン制御部と、を備え、
   前記ゲイン制御部は、
   前記熱雑音信号の量子化出力を基に、前記熱雑音信号がディザリングされたか否かを判断する判断部と、
   前記判断結果に応じて、前記所定のゲイン値を、前記熱雑音信号をディザリングさせるためのゲイン値に調整するゲイン調整部と、を含む、
   レーダ装置。
2. 請求項１に記載のレーダ装置であって、
   前記判断部は、
   前記熱雑音信号の量子化出力の最下位ビットを１又は０としてカウントする最下位ビットカウンタと、
   前記最下位ビットカウンタのカウンタ出力を前記最下位ビットのカウンタ回数によって正規化する正規化部と、
   前記正規化部の出力と所定の第１閾値との比較結果に応じて、前記熱雑音信号がディザリングされたか否かを判断する閾値判断部と、を有し、
   前記ゲイン調整部は、
   前記正規化部の出力が前記所定の第１閾値を超えると判断された場合に、前記所定のゲイン値に対して、所定のゲイン値増加量を加算する、
   レーダ装置。
3. 請求項１に記載のレーダ装置であって、
   前記判断部は、
   前記熱雑音信号の量子化出力の第ｋ番目（ｋ：Ｎ−ｋ＋１〜Ｎ、ｋ及びＮは２以上の整数、ｋ＜Ｎ）のビットを１又は０としてカウントするｋ個のｋビットカウンタと、
   各前記ｋビットカウンタのカウンタ出力を前記第ｋ番目のビットのカウンタ回数によって正規化するｋ個の正規化部と、
   前記ｋ個の正規化部の出力と所定の第２閾値との比較結果に応じて、前記熱雑音信号がディザリングされたか否かを判断するｋ個の閾値判断部と、を有し、
   前記ゲイン調整部は、
   前記熱雑音信号の量子化出力の第Ｎ番目のビットをカウントするｋビットカウンタのカウンタ出力に対応する正規化出力が前記所定の第２閾値を超えると判断された場合に、前記所定のゲイン値に対して、所定のゲイン値増加量を加算する、
   する、
   レーダ装置。
4. 請求項１に記載のレーダ装置であって、
   前記判断部は、
   前記熱雑音信号の量子化出力を、前記熱雑音信号の量子化出力と同一値又は１小さい偶数値に変換する第１のビット変換部と、
   前記熱雑音信号の量子化出力を、前記熱雑音信号の量子化出力と同一値又は１小さい奇数値に変換する第２のビット変換部と、
   前記第１のビット変換部の出力を所定回数、コヒーレント加算する第１のコヒーレント加算部と、
   前記第２のビット変換部の出力を前記所定回数、コヒーレント加算する第２のコヒーレント加算部と、
   前記第１のコヒーレント加算部の出力を前記所定回数によって正規化する第１の正規化部と、
   前記第２のコヒーレント加算部の出力を前記所定回数によって正規化する第２の正規化部と、
   前記第１、第２の正規化部の出力の差分と所定の第３閾値との比較結果に応じて、前記熱雑音信号がディザリングされたか否かを判断する比較部と、を有し、
   前記ゲイン調整部は、
   前記第１、第２の正規化部の出力の差分が前記所定の第３閾値を超えると判断された場合に、前記所定のゲイン値に対して、所定のゲイン値増加量を加算する、
   レーダ装置。
5. 請求項１に記載のレーダ装置であって、
   前記判断部は、
   前記熱雑音信号の量子化出力を、前記熱雑音信号の量子化出力と同一値又は１少ない偶数値に変換する第３のビット変換部と、
   前記熱雑音信号の量子化出力を、前記熱雑音信号の量子化出力と同一値又は１少ない奇数値に変換する第４のビット変換部と、
   前記第３、第４のビット変換部の出力の差分を演算する減算部と、
   前記減算部の出力を、所定回数、コヒーレント加算する第３のコヒーレント加算部と、
   前記第３のコヒーレント加算部の出力を前記所定回数によって正規化する第３の正規化部と、
   前記第３の正規化部の出力と所定の第４閾値との比較結果に応じて、前記熱雑音信号がディザリングされたか否かを判断する第２の比較部と、を有し、
   前記ゲイン調整部は、
   前記第３の正規化部の出力が前記所定の第４閾値を超えると判断された場合に、前記所定のゲイン値に対して、所定のゲイン値増加量を加算する、
   レーダ装置。
6. 請求項４に記載のレーダ装置であって、
   前記判断部は、
   前記第１の正規化部の出力と所定の安定度判断閾値を超えるか否かを判断する第１の安定度判断部と、
   前記第２の正規化部の出力と前記所定の安定度判断閾値を超えるか否かを判断する第２の安定度判断部と、を更に有し、
   前記ゲイン調整部は、
   少なくとも前記第１、第２の正規化部の出力が前記所定の安定度判断閾値を超えると判断された場合に、前記所定のゲイン値に加算するゲイン値増加量を小さい値に調整する、
   レーダ装置。
7. 請求項４に記載のレーダ装置であって、
   前記判断部は、
   前記第１の正規化部の出力と所定のバースト信号検出閾値を超えるか否かを判断する第１のバースト信号検出部と、
   前記第２の正規化部の出力と前記所定のバースト信号検出閾値を超えるか否かを判断する第２のバースト信号検出部と、を更に有し、
   前記ゲイン調整部は、
   少なくとも前記第１、第２の正規化部の出力が前記所定のバースト信号検出閾値を超えると判断された場合に、前記比較部における判断結果を無効化する、
   レーダ装置。
8. 請求項４に記載のレーダ装置であって、
   前記判断部は、
   前記熱雑音信号の量子化出力が前記受信部のダイナミックレンジ内であるか否かを判断する飽和検出部、を更に有し、
   前記制御部は、
   前記熱雑音信号の量子化出力が飽和していると判断された場合に、前記熱雑音信号がディザリングされたか否かの判断処理を前記判断部に再度開始させる、
   レーダ装置。
9. 請求項１に記載のレーダ装置であって、
   前記受信部は、
   前記レーダ送信信号の送信周期毎に、前記レーダ送信信号が物体により反射された反射波信号と前記レーダ送信信号との相関を演算する相関演算部と、
   前記相関演算部における相関演算結果を所定回数の前記送信周期にわたって加算するコヒーレント加算部と、を更に含む、
   レーダ装置。

Images