JP3402363B2 - 送信ダイバーシチ方式送信機における遅延時間制御方式。 - Google Patents
送信ダイバーシチ方式送信機における遅延時間制御方式。Info
- Publication number
- JP3402363B2 JP3402363B2 JP2000177110A JP2000177110A JP3402363B2 JP 3402363 B2 JP3402363 B2 JP 3402363B2 JP 2000177110 A JP2000177110 A JP 2000177110A JP 2000177110 A JP2000177110 A JP 2000177110A JP 3402363 B2 JP3402363 B2 JP 3402363B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- delay time
- circuit
- delay circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
- H04B7/0613—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission
- H04B7/0667—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of delayed versions of same signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
- H04B7/0613—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission
- H04B7/0678—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission using different spreading codes between antennas
Description
【0001】
【発明の属する技術分野】本発明は、移動通信に用いら
れるダイバーシチ方式の送信機に関し、特に、複数の送
信部の遅延時間を制御して、相互の遅延時間の差が許容
範囲内に収まるように制御する遅延時間制御方式に関す
る。
れるダイバーシチ方式の送信機に関し、特に、複数の送
信部の遅延時間を制御して、相互の遅延時間の差が許容
範囲内に収まるように制御する遅延時間制御方式に関す
る。
【0002】
【従来の技術】従来、同時に複数の送信部から同じ変調
波を送信して、受信点においてそれらの変調タイミング
が一致することでダイバーシチ利得を得るような送信ダ
イバーシチ方式においては、送信出力端において変調タ
イミングが一致している(少なくとも許容範囲内にあ
る)必要がある。従って、このような目的で使用するダ
イバーシチ方式の複数の送信部は、それぞれの変調デー
タの遅延時間の差を許容範囲内に抑える必要がある。
波を送信して、受信点においてそれらの変調タイミング
が一致することでダイバーシチ利得を得るような送信ダ
イバーシチ方式においては、送信出力端において変調タ
イミングが一致している(少なくとも許容範囲内にあ
る)必要がある。従って、このような目的で使用するダ
イバーシチ方式の複数の送信部は、それぞれの変調デー
タの遅延時間の差を許容範囲内に抑える必要がある。
【0003】これらの送信部の遅延時間に差を生じる原
因としては、回路部品の遅延時間にばらつきがある事が
挙げられる。特に、RF周波数に変換される前の中間周
波数(IF)に実装される、IFフィルタの遅延量のば
らつきの影響が大きい。また、これらの遅延時間のばら
つきの影響度は、変調データの伝送速度(チップレー
ト)が高くなるほど大きくなる。そのため、高速データ
伝送を行うCDMA方式の移動通信システムなどでは、
ダイバーシチ方式の送信機を実現するためには、それぞ
れの送信部における遅延時間の制御が必要になってく
る。
因としては、回路部品の遅延時間にばらつきがある事が
挙げられる。特に、RF周波数に変換される前の中間周
波数(IF)に実装される、IFフィルタの遅延量のば
らつきの影響が大きい。また、これらの遅延時間のばら
つきの影響度は、変調データの伝送速度(チップレー
ト)が高くなるほど大きくなる。そのため、高速データ
伝送を行うCDMA方式の移動通信システムなどでは、
ダイバーシチ方式の送信機を実現するためには、それぞ
れの送信部における遅延時間の制御が必要になってく
る。
【0004】図7は、従来の遅延時間制御方式の一例を
示す。この遅延時間制御方式では、ベースバンド信号発
生器101が発生した信号を送信部100a、100bの
遅延回路102a、102bで遅延させて送信するが、そ
の遅延量を制御する為には、あらかじめ求められた遅延
量設定値109によって遅延量制御回路108が制御を
行う。遅延量設定値109は、実際にそれを使用する送
信部100a、100bの遅延量を測定することによって
得られる。
示す。この遅延時間制御方式では、ベースバンド信号発
生器101が発生した信号を送信部100a、100bの
遅延回路102a、102bで遅延させて送信するが、そ
の遅延量を制御する為には、あらかじめ求められた遅延
量設定値109によって遅延量制御回路108が制御を
行う。遅延量設定値109は、実際にそれを使用する送
信部100a、100bの遅延量を測定することによって
得られる。
【0005】
【発明が解決しようとする課題】上述した従来の遅延時
間制御方式では、遅延量設定値109を得るためには、
毎回送信部の遅延量を測定する必要があるので、生産効
率が悪い。また、遅延量設定値109は、ダイバーシチ
方式の送信機の生産時に設定されるだけであるため、運
用中に温度変動や経年変化によって遅延量の差に変化が
あった場合には、期待通りのダイバーシチ利得が得られ
なくなる場合があるという問題点がある。
間制御方式では、遅延量設定値109を得るためには、
毎回送信部の遅延量を測定する必要があるので、生産効
率が悪い。また、遅延量設定値109は、ダイバーシチ
方式の送信機の生産時に設定されるだけであるため、運
用中に温度変動や経年変化によって遅延量の差に変化が
あった場合には、期待通りのダイバーシチ利得が得られ
なくなる場合があるという問題点がある。
【0006】本発明の目的は、生産効率を改善するとと
もに、運用中に温度変動や経年変化があった場合でも、
期待通りのダイバーシチ利得を得ることが可能な遅延時
間制御方式を提供することである。
もに、運用中に温度変動や経年変化があった場合でも、
期待通りのダイバーシチ利得を得ることが可能な遅延時
間制御方式を提供することである。
【0007】
【課題を解決するための手段】本発明の 遅延時間制御
方式は、同時に複数の送信部から一つのベースバンド信
号を遅延回路により遅延させて同じ変調波を送信して、
受信点においてそれらの変調タイミングが一致すること
でダイバーシチ利得を得る送信ダイバーシチ方式送信機
において、各送信部はRF出力信号を検波して検波信号
を出力する検波器を備え、二つの送信部の検波器の出力
する検波信号を比較して比較信号を出力する比較器と、
前記比較器の出力する比較信号をもとに、送信出力端に
おいて変調タイミングが一致するように前記二つの送信
部の遅延回路を制御する遅延量制御回路とを有する。
方式は、同時に複数の送信部から一つのベースバンド信
号を遅延回路により遅延させて同じ変調波を送信して、
受信点においてそれらの変調タイミングが一致すること
でダイバーシチ利得を得る送信ダイバーシチ方式送信機
において、各送信部はRF出力信号を検波して検波信号
を出力する検波器を備え、二つの送信部の検波器の出力
する検波信号を比較して比較信号を出力する比較器と、
前記比較器の出力する比較信号をもとに、送信出力端に
おいて変調タイミングが一致するように前記二つの送信
部の遅延回路を制御する遅延量制御回路とを有する。
【0008】前記遅延量制御回路は、前記比較器から出
力される比較信号の平均振幅を求め、その値がしきい値
以下になるように、前記二つの送信部の遅延回路を制御
して、遅延時間相互の差が許容範囲内に収まるようにす
るものを含む。
力される比較信号の平均振幅を求め、その値がしきい値
以下になるように、前記二つの送信部の遅延回路を制御
して、遅延時間相互の差が許容範囲内に収まるようにす
るものを含む。
【0009】nを1より大きい整数とするとき、複数の
送信部がn個であり、前記比較器および遅延量制御回路
がそれぞれn−1個であるものを含む。
送信部がn個であり、前記比較器および遅延量制御回路
がそれぞれn−1個であるものを含む。
【0010】前記送信部は遅延回路と変調器と周波数変
換器と増幅器とから構成され、前記遅延回路はベースバ
ンド信号が入力する端に設けられたものを含む。
換器と増幅器とから構成され、前記遅延回路はベースバ
ンド信号が入力する端に設けられたものを含む。
【0011】前記送信部は遅延回路と変調器と周波数変
換器と増幅器とから構成され、前記遅延回路は前記変調
器と周波数変換器の間に設けられたものを含む。
換器と増幅器とから構成され、前記遅延回路は前記変調
器と周波数変換器の間に設けられたものを含む。
【0012】前記送信部は遅延回路と変調器と周波数変
換器と増幅器とから構成され、前記遅延回路は前記周波
数変換器と増幅器の間に設けられたものを含む。
換器と増幅器とから構成され、前記遅延回路は前記周波
数変換器と増幅器の間に設けられたものを含む。
【0013】前記送信部は遅延回路と変調器と周波数変
換器と増幅器とから構成され、前記遅延回路は前記増幅
器の出力側に設けられたものを含む。
換器と増幅器とから構成され、前記遅延回路は前記増幅
器の出力側に設けられたものを含む。
【0014】ベースバンド信号をON/OFF制御し、
前記ON/OFF時の検波出力の立ち上がり、および立
ち下がりのタイミングを比較して、そのタイミングが許
容の時間内に収まるように前記送信部の遅延回路を制御
するものを含む。
前記ON/OFF時の検波出力の立ち上がり、および立
ち下がりのタイミングを比較して、そのタイミングが許
容の時間内に収まるように前記送信部の遅延回路を制御
するものを含む。
【0015】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。 (第1の実施の形態)図1は本発明の遅延時間制御方式
の第1の実施の形態のブロック図を示す。
て図面を参照して説明する。 (第1の実施の形態)図1は本発明の遅延時間制御方式
の第1の実施の形態のブロック図を示す。
【0016】図1では、2つの送信部から構成される、
ダイバーシチ方式の送信機を示しており、図7と同一構
成部分には同一符号を付してある。
ダイバーシチ方式の送信機を示しており、図7と同一構
成部分には同一符号を付してある。
【0017】図1において、ベースバンド信号発生器1
01で生成されたベースバンド信号は、2つの送信部1
00a、送信部100bに入力される。それぞれの送信
部に入力されたベースバンド信号は、遅延回路102
a、102bを通って変調器103a、103bに入力
される。変調器103a、103bは、ベースバンド信
号から変調波を生成する。変調波は周波数変換器104
a、104bでRF信号に変換され、増幅器105a、
105bで規定の電力まで増幅され、送信部から出力さ
れる。
01で生成されたベースバンド信号は、2つの送信部1
00a、送信部100bに入力される。それぞれの送信
部に入力されたベースバンド信号は、遅延回路102
a、102bを通って変調器103a、103bに入力
される。変調器103a、103bは、ベースバンド信
号から変調波を生成する。変調波は周波数変換器104
a、104bでRF信号に変換され、増幅器105a、
105bで規定の電力まで増幅され、送信部から出力さ
れる。
【0018】検波器106a、106bは、それぞれの
送信部のRF出力信号を検波し検波信号を出力する。比
較器107では、検波部106a、106bの検波信号
を比較して、比較信号を出力する。遅延量制御回路10
8ではこの比較信号を情報として、それぞれの送信部の
遅延回路102a、102bの遅延量を制御し、それぞ
れの送信部の遅延時間の差が許容値内に収まるように自
動的に制御を行う。それぞれの送信部の遅延時間の差が
許容値内に収まっているかどうかは、比較器107から
出力される比較信号から判定される。
送信部のRF出力信号を検波し検波信号を出力する。比
較器107では、検波部106a、106bの検波信号
を比較して、比較信号を出力する。遅延量制御回路10
8ではこの比較信号を情報として、それぞれの送信部の
遅延回路102a、102bの遅延量を制御し、それぞ
れの送信部の遅延時間の差が許容値内に収まるように自
動的に制御を行う。それぞれの送信部の遅延時間の差が
許容値内に収まっているかどうかは、比較器107から
出力される比較信号から判定される。
【0019】それぞれの送信部の遅延時間に差を生じる
原因としては、回路部品の遅延時間にばらつきがある事
が挙げられる。特に、RF周波数に変換される前の中間
周波数(IF)に実装される、IFフィルタの遅延量の
ばらつきの影響が大きい。また、これらの遅延時間のば
らつきの影響度は、変調データの伝送速度(チップレー
ト)が高くなるほど大きくなる。そのため、高速データ
伝送を行うCDMA方式の移動通信システムなどでは、
ダイバーシチ方式の送信機を実現するためには、それぞ
れの送信部における遅延時間の制御が必要になる。
原因としては、回路部品の遅延時間にばらつきがある事
が挙げられる。特に、RF周波数に変換される前の中間
周波数(IF)に実装される、IFフィルタの遅延量の
ばらつきの影響が大きい。また、これらの遅延時間のば
らつきの影響度は、変調データの伝送速度(チップレー
ト)が高くなるほど大きくなる。そのため、高速データ
伝送を行うCDMA方式の移動通信システムなどでは、
ダイバーシチ方式の送信機を実現するためには、それぞ
れの送信部における遅延時間の制御が必要になる。
【0020】以下に動作について説明する。
【0021】RF信号は変調波であるため、その出力電
力は変調データ(ベースバンド信号)の伝送速度に比例
した速度で瞬時変動を生じる。検波器106a、106
bは、RF信号の瞬時電力変動を検波電圧として出力す
る。図2〜4にそれぞれの送信部における検波器106
a、106bの検波信号を示す。縦軸は検波電圧を示
し、横軸は伝送速度単位(チップ)で正規化した時間を
示す。横軸の1目盛りが1チップの時間を示す。
力は変調データ(ベースバンド信号)の伝送速度に比例
した速度で瞬時変動を生じる。検波器106a、106
bは、RF信号の瞬時電力変動を検波電圧として出力す
る。図2〜4にそれぞれの送信部における検波器106
a、106bの検波信号を示す。縦軸は検波電圧を示
し、横軸は伝送速度単位(チップ)で正規化した時間を
示す。横軸の1目盛りが1チップの時間を示す。
【0022】図2は、送信部100aと送信部100b
の遅延時間の差が0であった場合を示す。遅延時間の差
がないため、同時刻に同じ振幅変動が生じる。そのた
め、検波部106aの出力信号である検波信号aと10
6bの出力信号である検波信号bは重なっている。
の遅延時間の差が0であった場合を示す。遅延時間の差
がないため、同時刻に同じ振幅変動が生じる。そのた
め、検波部106aの出力信号である検波信号aと10
6bの出力信号である検波信号bは重なっている。
【0023】一方、図3および図4は、送信部100a
と送信部100bの遅延時間に差が生じた場合の検波信
号を示す。図3は、送信部100aの方が送信部100
bよりも1/8チップだけ遅れた場合を示し、図4は、
送信部100aの方が送信部100bよりも4/8チッ
プだけ遅れた場合を示している。
と送信部100bの遅延時間に差が生じた場合の検波信
号を示す。図3は、送信部100aの方が送信部100
bよりも1/8チップだけ遅れた場合を示し、図4は、
送信部100aの方が送信部100bよりも4/8チッ
プだけ遅れた場合を示している。
【0024】次に、比較器107から出力される比較信
号の説明を行う。比較器107では、検波信号aと検波
信号bを比較して、それぞれの信号の差(検波信号a−
検波信号b)を出力する。図2〜図4に、それぞれの検
波信号に対する比較信号を示す。
号の説明を行う。比較器107では、検波信号aと検波
信号bを比較して、それぞれの信号の差(検波信号a−
検波信号b)を出力する。図2〜図4に、それぞれの検
波信号に対する比較信号を示す。
【0025】図2では、それぞれの送信部の遅延時間に
差がないため検波信号aと検波信号bは同時刻で同じ値
となる。そのため比較信号は0になる。一方、図3、図
4に示すように、それぞれの送信部に遅延時間の差が生
じると比較信号は0にはならない。そして、遅延時間の
差が大きくなるほど比較信号の振幅変動が大きくなるこ
とがわかる。
差がないため検波信号aと検波信号bは同時刻で同じ値
となる。そのため比較信号は0になる。一方、図3、図
4に示すように、それぞれの送信部に遅延時間の差が生
じると比較信号は0にはならない。そして、遅延時間の
差が大きくなるほど比較信号の振幅変動が大きくなるこ
とがわかる。
【0026】比較器107で得られた比較信号を遅延量
制御回路108に入力し、それぞれの送信部に用意され
た遅延回路102a、102bの遅延量の制御を行う。
以下に、遅延量制御回路108の動作をフローチャート
を使って説明する。
制御回路108に入力し、それぞれの送信部に用意され
た遅延回路102a、102bの遅延量の制御を行う。
以下に、遅延量制御回路108の動作をフローチャート
を使って説明する。
【0027】図5は、遅延量制御回路108の動作を示
すフローチャートである。
すフローチャートである。
【0028】遅延量制御回路108は、比較器107か
ら入力される比較信号の平均振幅Vnを求め(ステップS
1)、あらかじめ設定されたVnのしきい値と比較する
(ステップS2)。比較信号の平均振幅Vnが、しきい値
よりも小さい場合は特に制御は行わず、ステップS1に
戻ってもう一度比較信号の平均振幅Vnを求める。従っ
て、Vnがしきい値以下であれば、比較信号の平均振幅を
繰り返し求める事になる。
ら入力される比較信号の平均振幅Vnを求め(ステップS
1)、あらかじめ設定されたVnのしきい値と比較する
(ステップS2)。比較信号の平均振幅Vnが、しきい値
よりも小さい場合は特に制御は行わず、ステップS1に
戻ってもう一度比較信号の平均振幅Vnを求める。従っ
て、Vnがしきい値以下であれば、比較信号の平均振幅を
繰り返し求める事になる。
【0029】ここでVnのしきい値は、あらかじめ以下の
通り設定される。
通り設定される。
【0030】それぞれの送信部の遅延時間の差が大きく
なると送信ダイバーシチ特性が劣化する。そこで許容さ
れるそれぞれの送信部の遅延時間の差を設定する。一
方、図2〜図4に示した通り、比較器107から出力さ
れる比較信号の振幅変動は、遅延時間の差に比例する関
係にある。従って、許容される遅延時間の差は、比較信
号の平均振幅の値に置き換えることが可能であり、その
値をVnのしきい値として設定することが可能である。
なると送信ダイバーシチ特性が劣化する。そこで許容さ
れるそれぞれの送信部の遅延時間の差を設定する。一
方、図2〜図4に示した通り、比較器107から出力さ
れる比較信号の振幅変動は、遅延時間の差に比例する関
係にある。従って、許容される遅延時間の差は、比較信
号の平均振幅の値に置き換えることが可能であり、その
値をVnのしきい値として設定することが可能である。
【0031】一方、比較信号の平均振幅Vnが、しきい値
よりも大きい場合は、まず送信部100aの遅延量を1
ステップ(step)増やす(ステップS3)。ここで、図
3、図4に示したように、送信部100aの方が送信部
100bよりも遅延時間が大きい場合は更に遅延時間が
大きくなり、比較信号Vnは大きくなってしまう。そこ
で、送信部100aの遅延量を1step増やした後に、も
う一度比較信号の平均振幅Vnを求め、Vnが大きくなった
かどうかを判定する。小さくなっていればその値がしき
い値よりも小さくなったかどうかをもう一度判定する
(ステップS5)。一方、Vnが大きくなっていたら、今
度は送信部100bの遅延量を1ステップ(step)増や
し(ステップS6)、もう一度比較信号の平均振幅Vnを
求め(ステップS7)、しきい値より小さくなったかど
うかを判定する(ステップS8)。
よりも大きい場合は、まず送信部100aの遅延量を1
ステップ(step)増やす(ステップS3)。ここで、図
3、図4に示したように、送信部100aの方が送信部
100bよりも遅延時間が大きい場合は更に遅延時間が
大きくなり、比較信号Vnは大きくなってしまう。そこ
で、送信部100aの遅延量を1step増やした後に、も
う一度比較信号の平均振幅Vnを求め、Vnが大きくなった
かどうかを判定する。小さくなっていればその値がしき
い値よりも小さくなったかどうかをもう一度判定する
(ステップS5)。一方、Vnが大きくなっていたら、今
度は送信部100bの遅延量を1ステップ(step)増や
し(ステップS6)、もう一度比較信号の平均振幅Vnを
求め(ステップS7)、しきい値より小さくなったかど
うかを判定する(ステップS8)。
【0032】以降、Vnがしきい値以下になるまで繰り返
し制御が行われる。その結果、自動的にそれぞれの送信
部の遅延時間の差が許容値以下になるように制御される
ことになる。
し制御が行われる。その結果、自動的にそれぞれの送信
部の遅延時間の差が許容値以下になるように制御される
ことになる。
【0033】以上説明したように、本発明によれば、ダ
イバーシチ方式の送信機のそれぞれの遅延時間の差が、
許容値以下になるように自動的に制御する事が可能とな
る。従って、常に期待通りの送信ダイバーシチの特性を
得ることができる。
イバーシチ方式の送信機のそれぞれの遅延時間の差が、
許容値以下になるように自動的に制御する事が可能とな
る。従って、常に期待通りの送信ダイバーシチの特性を
得ることができる。
【0034】また本発明によれば、それぞれの送信部に
使用される回路部品のばらつきを自的に補正することが
できる。更に、運用中の温度変動、経年変化による送信
ダイバーシチの特性の劣化も防止することが可能にな
る。 (第2の実施の形態)図6は本発明の遅延時間制御方式
の第2の実施の形態のブロック図を示す。
使用される回路部品のばらつきを自的に補正することが
できる。更に、運用中の温度変動、経年変化による送信
ダイバーシチの特性の劣化も防止することが可能にな
る。 (第2の実施の形態)図6は本発明の遅延時間制御方式
の第2の実施の形態のブロック図を示す。
【0035】図6の遅延時間制御方式は、三つの送信部
100a、100b、100cを備える場合で、各送信部
に遅延回路と検波器を備えた図1の制御方式に準ずる構
成である。この遅延量制御回路1081、1082によっ
て、RF信号aとRF信号b、RF信号bとRF信号cの遅延量を比
較してそれぞれの差をしきい値以下に抑えるようにして
いる。 (その他の実施の形態)第2の実施の形態は三つの送信
部を備える場合の遅延時間制御方式であるが、四つ以上
の送信部で構成されたダイバーシチ方式の送信機におい
ても、複数の比較器を用いて、2つづつの送信部の遅延
量を比較していくことで、それぞれの遅延量の差をしき
い値以下に抑えることが可能である。
100a、100b、100cを備える場合で、各送信部
に遅延回路と検波器を備えた図1の制御方式に準ずる構
成である。この遅延量制御回路1081、1082によっ
て、RF信号aとRF信号b、RF信号bとRF信号cの遅延量を比
較してそれぞれの差をしきい値以下に抑えるようにして
いる。 (その他の実施の形態)第2の実施の形態は三つの送信
部を備える場合の遅延時間制御方式であるが、四つ以上
の送信部で構成されたダイバーシチ方式の送信機におい
ても、複数の比較器を用いて、2つづつの送信部の遅延
量を比較していくことで、それぞれの遅延量の差をしき
い値以下に抑えることが可能である。
【0036】また、上述した実施の形態では遅延回路は
変調器の前段に設置されているが、変調器以降の各段お
よび増幅器の出力側に実装して遅延量を制御することも
可能である。
変調器の前段に設置されているが、変調器以降の各段お
よび増幅器の出力側に実装して遅延量を制御することも
可能である。
【0037】更に、ベースバンド信号をON/OFF制
御して送信する場合においても同様に制御できるほか、
ON/OFF時の検波出力の立ち上がり、立ち下がりの
タイミングを比較して、そのタイミングが許容の時間内
に収まるように制御する方法も可能である。
御して送信する場合においても同様に制御できるほか、
ON/OFF時の検波出力の立ち上がり、立ち下がりの
タイミングを比較して、そのタイミングが許容の時間内
に収まるように制御する方法も可能である。
【0038】
【発明の効果】以上説明したように、本発明は、二つの
送信部の検波器の出力する検波信号を比較して遅延量を
制御することにより、ダイバーシチ方式の送信部のそれ
ぞれの遅延時間の差が、許容値以下になるように自動的
に制御する事が可能となり、常に期待通りの送信ダイバ
ーシチの特性を得ることができる効果がある。
送信部の検波器の出力する検波信号を比較して遅延量を
制御することにより、ダイバーシチ方式の送信部のそれ
ぞれの遅延時間の差が、許容値以下になるように自動的
に制御する事が可能となり、常に期待通りの送信ダイバ
ーシチの特性を得ることができる効果がある。
【0039】また、それぞれの送信部に使用される回路
部品のばらつきを自動的に補正することができ、更に、
運用中の温度変動、経年変化による送信ダイバーシチの
特性の劣化も防止することが可能になるという効果があ
る。
部品のばらつきを自動的に補正することができ、更に、
運用中の温度変動、経年変化による送信ダイバーシチの
特性の劣化も防止することが可能になるという効果があ
る。
【図1】本発明の遅延時間制御方式の第1の実施の形態
のブロック図である。
のブロック図である。
【図2】図1の検波部106a、106bの検波信号の
一例を示すグラフである。
一例を示すグラフである。
【図3】図1の検波部106a、106bの検波信号の
他の例を示すグラフである。
他の例を示すグラフである。
【図4】図1の検波部106a、106bの検波信号の
さらに他の例を示すグラフである。
さらに他の例を示すグラフである。
【図5】図1の遅延量制御回路108の動作を示すフロ
ーチャートである。
ーチャートである。
【図6】本発明の遅延時間制御方式の第2の実施の形態
のブロックである。
のブロックである。
【図7】遅延時間制御方式の一従来例のブロック図であ
る。
る。
100a、100b、100c 送信部
101 ベースバンド信号発生器
102a、102b、102c 遅延回路
103a、103b、103c 変調器
104a、104b、104c 周波数変換器
105a、105b、105c 増幅器
106a、106b、106c 検波器
107、1071、1072 比較器
108、1081、1082 遅延量制御回路
Claims (8)
- 【請求項1】 同時に複数の送信部から一つのベースバ
ンド信号を遅延回路により遅延させて同じ変調波を送信
して、受信点においてそれらの変調タイミングが一致す
ることでダイバーシチ利得を得る送信ダイバーシチ方式
送信機において、 各送信部はRF出力信号を検波して検波信号を出力する
検波器を備え、 二つの送信部の検波器の出力する検波信号を比較して比
較信号を出力する比較器と、 前記比較器の出力する比較信号をもとに、送信出力端に
おいて変調タイミングが一致するように前記二つの送信
部の遅延回路を制御する遅延量制御回路とを有すること
を特徴とする遅延時間制御方式。 - 【請求項2】 前記遅延量制御回路は、前記比較器から
出力される比較信号の平均振幅を求め、その値がしきい
値以下になるように、前記二つの送信部の遅延回路を制
御して、遅延時間相互の差が許容範囲内に収まるように
する請求項1記載の遅延時間制御方式。 - 【請求項3】 nを1より大きい整数とするとき、複数
の送信部がn個であり、前記比較器および遅延量制御回
路がそれぞれn−1個である請求項1または2記載の遅
延時間制御方式。 - 【請求項4】 前記送信部は遅延回路と変調器と周波数
変換器と増幅器とから構成され、前記遅延回路はベース
バンド信号が入力する端に設けられた請求項1または2
または3記載の遅延時間制御方式。 - 【請求項5】 前記送信部は遅延回路と変調器と周波数
変換器と増幅器とから構成され、前記遅延回路は前記変
調器と周波数変換器の間に設けられた請求項1または2
または3記載の遅延時間制御方式。 - 【請求項6】 前記送信部は遅延回路と変調器と周波数
変換器と増幅器とから構成され、前記遅延回路は前記周
波数変換器と増幅器の間に設けられた請求項1または2
または3記載の遅延時間制御方式。 - 【請求項7】 前記送信部は遅延回路と変調器と周波数
変換器と増幅器とから構成され、前記遅延回路は前記増
幅器の出力側に設けられた請求項1または2または3記
載の遅延時間制御方式。 - 【請求項8】 ベースバンド信号をON/OFF制御
し、前記ON/OFF時の検波出力の立ち上がり、およ
び立ち下がりのタイミングを比較して、そのタイミング
が許容の時間内に収まるように前記送信部の遅延回路を
制御する請求項1または3から7のいずれか一記載の遅
延時間制御方式。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000177110A JP3402363B2 (ja) | 2000-06-13 | 2000-06-13 | 送信ダイバーシチ方式送信機における遅延時間制御方式。 |
US09/870,843 US7145958B2 (en) | 2000-06-13 | 2001-06-01 | Diversity type transmitter having system for controlling the delay time of each of plural transmission units |
EP01113922A EP1164718A3 (en) | 2000-06-13 | 2001-06-07 | Delay control in time diversity transmitter |
SG200103427A SG100723A1 (en) | 2000-06-13 | 2001-06-09 | Diversity type transmitter having system for controlling the delay time of each of plural transmission units |
KR10-2001-0033127A KR100381884B1 (ko) | 2000-06-13 | 2001-06-13 | 복수의 송신부 각각의 지연 시간을 제어하기 위한시스템을 갖는 다이버시티 방식 송신기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000177110A JP3402363B2 (ja) | 2000-06-13 | 2000-06-13 | 送信ダイバーシチ方式送信機における遅延時間制御方式。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358623A JP2001358623A (ja) | 2001-12-26 |
JP3402363B2 true JP3402363B2 (ja) | 2003-05-06 |
Family
ID=18678751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000177110A Expired - Fee Related JP3402363B2 (ja) | 2000-06-13 | 2000-06-13 | 送信ダイバーシチ方式送信機における遅延時間制御方式。 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7145958B2 (ja) |
EP (1) | EP1164718A3 (ja) |
JP (1) | JP3402363B2 (ja) |
KR (1) | KR100381884B1 (ja) |
SG (1) | SG100723A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3631716B2 (ja) * | 2001-11-22 | 2005-03-23 | 埼玉日本電気株式会社 | W−cdma無線基地局及びその遅延時間差補正方法 |
JP4230238B2 (ja) * | 2003-02-06 | 2009-02-25 | パナソニック株式会社 | 送信装置及びその調整方法 |
JP4240214B2 (ja) * | 2003-07-11 | 2009-03-18 | 日本電気株式会社 | 送信装置、受信装置、通信システムおよび多重タイミング補償方法 |
BRPI0419097B1 (pt) * | 2004-10-07 | 2018-01-09 | Telecom Italia S.P.A. | Método e aparelho para transmitir um sinal em um sistema de telecomunicação sem fio, e, rede e equipamento de comunicação |
US8588710B2 (en) | 2005-10-05 | 2013-11-19 | Telecom Italia S.P.A. | Method and system for multiple antenna communications, related apparatus and corresponding computer program product |
US7352712B2 (en) * | 2005-10-07 | 2008-04-01 | Symbol Technologies, Inc. | System and method for detecting a delay in a computer network |
ATE522030T1 (de) * | 2005-10-27 | 2011-09-15 | Telecom Italia Spa | Verfahren und system zur mehrantennen- kommunikation unter verwendung mehrerer übertragungsarten, diesbezügliche vorrichtung und computerprogrammprodukt |
CN101622798B (zh) | 2006-11-29 | 2012-12-05 | 意大利电信股份公司 | 具有数字控制的加权射频组合的切换波束天线系统和方法 |
KR101454027B1 (ko) * | 2007-08-10 | 2014-10-24 | 한국전자통신연구원 | 병렬 구조를 가지는 시분할 다중화 통신 시스템 및 방법 |
US9001803B2 (en) | 2007-12-19 | 2015-04-07 | Telecom Italia S.P.A. | Method and system for switched beam antenna communications |
JP2010041687A (ja) * | 2008-08-08 | 2010-02-18 | Fujitsu Ltd | 無線通信装置および無線通信制御方法 |
US9647861B1 (en) * | 2014-01-30 | 2017-05-09 | Rockwell Collins, Inc. | Multiple antenna transmission of pulsed data communication messages with phase or time dithering for reduction of static interference nulls |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61136332A (ja) | 1984-12-07 | 1986-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 送信ダイバ−シテイ通信方式 |
EP0370533B1 (en) * | 1985-06-05 | 1994-12-14 | Mitsubishi Denki Kabushiki Kaisha | Digital communication system with a reduced bit error rate |
JPH0683127B2 (ja) * | 1985-07-22 | 1994-10-19 | 日本電気株式会社 | ダイバーシチ受信無線機 |
JPH0265423A (ja) | 1988-08-31 | 1990-03-06 | Toshiba Corp | 位相合成形スペースダイバーシティ受信装置 |
US5136501A (en) * | 1989-05-26 | 1992-08-04 | Reuters Limited | Anonymous matching system |
DE4303355A1 (de) | 1993-02-05 | 1994-08-11 | Philips Patentverwaltung | Funksystem |
US5794207A (en) * | 1996-09-04 | 1998-08-11 | Walker Asset Management Limited Partnership | Method and apparatus for a cryptographically assisted commercial network system designed to facilitate buyer-driven conditional purchase offers |
JP2876517B2 (ja) * | 1994-02-16 | 1999-03-31 | 松下電器産業株式会社 | Cdma/tdd方式基地局装置およびcdma/tdd方式移動局装置およびcdma/tdd方式無線通信システムおよびcdma/tdd方式無線通信方法 |
JP3305877B2 (ja) * | 1994-06-23 | 2002-07-24 | 株式会社東芝 | スペクトラム拡散無線通信システムおよびこのシステムで使用される無線通信装置 |
US5717989A (en) * | 1994-10-13 | 1998-02-10 | Full Service Trade System Ltd. | Full service trade system |
US5924042A (en) * | 1995-03-15 | 1999-07-13 | Kabushiki Kaisha Toshiba | Mobile communication system |
US5689652A (en) * | 1995-04-27 | 1997-11-18 | Optimark Technologies, Inc. | Crossing network utilizing optimal mutual satisfaction density profile |
US5563610A (en) | 1995-06-08 | 1996-10-08 | Metawave Communications Corporation | Narrow beam antenna systems with angular diversity |
US5724524A (en) * | 1995-12-15 | 1998-03-03 | Pitney Bowes, Inc. | Method and system for listing, brokering, and exchanging carrier capacity |
US5758328A (en) * | 1996-02-22 | 1998-05-26 | Giovannoli; Joseph | Computerized quotation system and method |
JPH1028108A (ja) | 1996-07-11 | 1998-01-27 | Nec Corp | 合成ダイバーシティ受信方式 |
JPH10178375A (ja) | 1996-12-19 | 1998-06-30 | Nec Corp | ダイバーシティ無線送受信装置 |
US5764187A (en) | 1997-01-21 | 1998-06-09 | Ail Systems, Inc. | Direct digital synthesizer driven phased array antenna |
US6038263A (en) * | 1997-07-31 | 2000-03-14 | Motorola, Inc. | Method and apparatus for transmitting signals in a communication system |
JP2000078115A (ja) * | 1998-08-27 | 2000-03-14 | Mitsubishi Electric Corp | ダイバーシチ受信機 |
US6151328A (en) * | 1998-12-31 | 2000-11-21 | Lg Information & Communications Ltd. | Apparatus and method for controlling power in code division multiple access system |
US6327299B1 (en) * | 1999-08-31 | 2001-12-04 | Motorola, Inc. | Method and system for measuring and adjusting the quality of an orthogonal transmit diversity signal in a wireless communications system |
JP2001257660A (ja) | 2000-03-14 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 送信装置と受信装置及び送受信方法 |
-
2000
- 2000-06-13 JP JP2000177110A patent/JP3402363B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-01 US US09/870,843 patent/US7145958B2/en not_active Expired - Fee Related
- 2001-06-07 EP EP01113922A patent/EP1164718A3/en not_active Withdrawn
- 2001-06-09 SG SG200103427A patent/SG100723A1/en unknown
- 2001-06-13 KR KR10-2001-0033127A patent/KR100381884B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1164718A2 (en) | 2001-12-19 |
SG100723A1 (en) | 2003-12-26 |
US20010050963A1 (en) | 2001-12-13 |
KR20010112647A (ko) | 2001-12-20 |
US7145958B2 (en) | 2006-12-05 |
EP1164718A3 (en) | 2003-11-26 |
KR100381884B1 (ko) | 2003-04-26 |
JP2001358623A (ja) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3402363B2 (ja) | 送信ダイバーシチ方式送信機における遅延時間制御方式。 | |
US7085334B2 (en) | Automatic gain control with analog and digital gain | |
US7782153B2 (en) | Timing adjusting method and timing adjusting apparatus | |
US6999012B2 (en) | Temperature compensation device for automatic gain control loop | |
EP1643640B1 (en) | Mobile-communication equipment and transmission power control method | |
JPH0677753A (ja) | Alc回路 | |
JP2000349640A (ja) | 符号分割多重化送信装置 | |
JP3197467B2 (ja) | 送信出力制御装置 | |
JPH11284460A (ja) | 自動利得制御増幅器 | |
JPH09172380A (ja) | 送信出力制御回路 | |
EP1638217A1 (en) | Communication system | |
JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
JP4527463B2 (ja) | 自動パルス波形整形方式 | |
US7532905B2 (en) | Filter device and transmission power control apparatus | |
JP2001044857A (ja) | 送信機 | |
JP7165574B2 (ja) | 信号発生装置とその温度変化に対する補正方法 | |
JP2002335220A (ja) | 受信回路試験システム及び方法 | |
JP2003204294A (ja) | 送信ダイバーシチ遅延補正方式 | |
JP2806129B2 (ja) | 送信電力制御装置 | |
JP2003258694A (ja) | W−cdma無線基地局及びその遅延時間補正方法 | |
JP2504214B2 (ja) | 超小型衛星通信装置の自動レベル制御方式 | |
JP2008167077A (ja) | Cdma変調波の検波回路 | |
JP2780485B2 (ja) | 自動利得制御法 | |
JP4438081B2 (ja) | 受信agc回路 | |
JPH09270715A (ja) | 送信回路とその初期設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |