JPH11284460A - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPH11284460A JPH11284460A JP9812698A JP9812698A JPH11284460A JP H11284460 A JPH11284460 A JP H11284460A JP 9812698 A JP9812698 A JP 9812698A JP 9812698 A JP9812698 A JP 9812698A JP H11284460 A JPH11284460 A JP H11284460A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- circuit
- output
- level detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 無線通信システムなどのバースト信号を扱う
装置において、無信号状態からバースト信号を受信する
状態に高速に遷移させ、等化を行うのに十分なダイナミ
ックレンジを有する自動利得制御増幅器を提供する。 【解決手段】 増幅器の全体を一定の増幅度の増幅器の
縦続接続により構成し、利得の制御は、入力信号のレベ
ルに従って縦続接続を構成する増幅器の数を切り替える
ことにより行う。一方、入力信号のレベルの測定は、入
力信号を前記増幅器と電気的特性がほぼ同じ増幅器で増
幅した信号のレベルを所定値と比較することにより行
う。
装置において、無信号状態からバースト信号を受信する
状態に高速に遷移させ、等化を行うのに十分なダイナミ
ックレンジを有する自動利得制御増幅器を提供する。 【解決手段】 増幅器の全体を一定の増幅度の増幅器の
縦続接続により構成し、利得の制御は、入力信号のレベ
ルに従って縦続接続を構成する増幅器の数を切り替える
ことにより行う。一方、入力信号のレベルの測定は、入
力信号を前記増幅器と電気的特性がほぼ同じ増幅器で増
幅した信号のレベルを所定値と比較することにより行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信などにお
ける広いダイナミックレンジを有する受信信号レベルに
応じて利得を制御する自動利得制御増幅器に関するもの
である。
ける広いダイナミックレンジを有する受信信号レベルに
応じて利得を制御する自動利得制御増幅器に関するもの
である。
【０００２】
【従来の技術】近年、通信のマルチメディア化に伴い、
同一周波数において時分割多重を行い情報伝送効率を増
加させる、ＴＤＭＡ(Time Division Multiple Access)
方式を用いた高速なデジタル無線通信システムの研究開
発が進展している。ＴＤＭＡ方式を用いたデジタル無線
通信システムでは、無線通信端末および基地局は、時間
的に連続ではないバースト的な信号を送受信する。この
場合、時間軸上で見て端末および基地局が出力をしない
状態（休止期間）から、一つのバースト期間内で信号を
受信する状態への高速な移行が必要となる。前記２状態
間の移行が短時間に行なわれないと、通信に活用できな
い時間領域が増加するため、情報伝達効率は低下する。
従って、高速な無線通信システムでは、信号受信時に通
信に活用できない時間領域をできるだけ小さくし、情報
伝達効率を向上することが重要となる。
同一周波数において時分割多重を行い情報伝送効率を増
加させる、ＴＤＭＡ(Time Division Multiple Access)
方式を用いた高速なデジタル無線通信システムの研究開
発が進展している。ＴＤＭＡ方式を用いたデジタル無線
通信システムでは、無線通信端末および基地局は、時間
的に連続ではないバースト的な信号を送受信する。この
場合、時間軸上で見て端末および基地局が出力をしない
状態（休止期間）から、一つのバースト期間内で信号を
受信する状態への高速な移行が必要となる。前記２状態
間の移行が短時間に行なわれないと、通信に活用できな
い時間領域が増加するため、情報伝達効率は低下する。
従って、高速な無線通信システムでは、信号受信時に通
信に活用できない時間領域をできるだけ小さくし、情報
伝達効率を向上することが重要となる。
【０００３】自動利得制御（ＡＧＣ：Automatic Gain C
ontrol）増幅器は無線受信機において受信信号の等化、
干渉検出および干渉除去などを目的として広く用いられ
ている。ＴＤＭＡ方式を用いたデジタル無線通信システ
ムに適用した場合、バースト毎に等化を行うためにはバ
ースト期間での受信機の利得を自動利得制御増幅器を用
いて一定に保つ必要がある。
ontrol）増幅器は無線受信機において受信信号の等化、
干渉検出および干渉除去などを目的として広く用いられ
ている。ＴＤＭＡ方式を用いたデジタル無線通信システ
ムに適用した場合、バースト毎に等化を行うためにはバ
ースト期間での受信機の利得を自動利得制御増幅器を用
いて一定に保つ必要がある。
【０００４】図１に、従来のフィードバック型の自動利
得制御増幅器の構成を示す。信号入力端子１と、信号出
力端子２と、可変利得増幅回路３と、可変利得増幅回路
３の出力に接続される整流回路４と、ローパスフィルタ
５と、誤差増幅器６と、基準電圧発生回路７とで構成さ
れる。この回路では、信号入力レベルが変動した場合、
整流回路４とローパスフィルタ５とで検波して得られる
直流電圧Ｖｆが変動し、基準電圧発生回路７で発生する
基準電圧Ｖｒｅｆとの差分が誤差増幅器６で増幅されて
バイアス電圧Ｖｂが制御され、出力が一定に保持される
ことになる。しかしながら、信号増幅度の変化に対応す
るのが遅いため、バースト信号が高速化した場合、フィ
ードバックループのループ時定数を小さくして応答速度
を改善する必要があった。この場合、応答速度と収束時
間との間にトレードオフの関係があり、バースト毎の正
確な振幅変動情報を得ることができないという問題点を
有していた。
得制御増幅器の構成を示す。信号入力端子１と、信号出
力端子２と、可変利得増幅回路３と、可変利得増幅回路
３の出力に接続される整流回路４と、ローパスフィルタ
５と、誤差増幅器６と、基準電圧発生回路７とで構成さ
れる。この回路では、信号入力レベルが変動した場合、
整流回路４とローパスフィルタ５とで検波して得られる
直流電圧Ｖｆが変動し、基準電圧発生回路７で発生する
基準電圧Ｖｒｅｆとの差分が誤差増幅器６で増幅されて
バイアス電圧Ｖｂが制御され、出力が一定に保持される
ことになる。しかしながら、信号増幅度の変化に対応す
るのが遅いため、バースト信号が高速化した場合、フィ
ードバックループのループ時定数を小さくして応答速度
を改善する必要があった。この場合、応答速度と収束時
間との間にトレードオフの関係があり、バースト毎の正
確な振幅変動情報を得ることができないという問題点を
有していた。
【０００５】図２に、従来のフィードフォワード型の自
動利得制御増幅器の構成を示す。信号入力端子１と、信
号出力端子２と、可変利得増幅回路３と、可変利得増幅
回路３の入力に接続されるレベル検出回路８とで構成さ
れる。レベル検出回路８には例えばログ／リミッタ増幅
器が使用され、受信信号強度に比例したＲＳＳＩ（Rece
ived Signal Strength Indicator）出力に基づくバイア
ス電圧Ｖｂが生成され、可変利得増幅回路３に戻されて
いる。この場合、レベル検出回路８の受信信号強度とＲ
ＳＳＩ出力との対数直線特性が可変利得増幅回路３のバ
イアス電圧Ｖｂと利得との対数直線特性に一致するよう
に設定される。従って、受信信号強度に比例して可変利
得増幅回路３の利得が設定され、出力が一定に保持され
ることになる。しかしながら、一般に可変利得増幅回路
３は、トランジスタなど何らかの可変インピーダンスあ
るいは可変相互コンダクタンス素子を用いて利得を可変
しているため、レベル検出回路８の受信信号強度とＲＳ
ＳＩ出力との対数直線特性が可変利得増幅回路３のバイ
アス電圧Ｖｂと利得との対数直線特性に一致するように
することが難しく、入力信号に対する広範囲に渡った線
形的な動作を行うことが困難であった。
動利得制御増幅器の構成を示す。信号入力端子１と、信
号出力端子２と、可変利得増幅回路３と、可変利得増幅
回路３の入力に接続されるレベル検出回路８とで構成さ
れる。レベル検出回路８には例えばログ／リミッタ増幅
器が使用され、受信信号強度に比例したＲＳＳＩ（Rece
ived Signal Strength Indicator）出力に基づくバイア
ス電圧Ｖｂが生成され、可変利得増幅回路３に戻されて
いる。この場合、レベル検出回路８の受信信号強度とＲ
ＳＳＩ出力との対数直線特性が可変利得増幅回路３のバ
イアス電圧Ｖｂと利得との対数直線特性に一致するよう
に設定される。従って、受信信号強度に比例して可変利
得増幅回路３の利得が設定され、出力が一定に保持され
ることになる。しかしながら、一般に可変利得増幅回路
３は、トランジスタなど何らかの可変インピーダンスあ
るいは可変相互コンダクタンス素子を用いて利得を可変
しているため、レベル検出回路８の受信信号強度とＲＳ
ＳＩ出力との対数直線特性が可変利得増幅回路３のバイ
アス電圧Ｖｂと利得との対数直線特性に一致するように
することが難しく、入力信号に対する広範囲に渡った線
形的な動作を行うことが困難であった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、無線
通信システムなどのバースト信号を扱う装置において、
無信号状態からバースト信号を受信する状態に高速に遷
移させ、等化を行うのに十分なダイナミックレンジを得
ることができる自動利得制御増幅器を提供することにあ
る。
通信システムなどのバースト信号を扱う装置において、
無信号状態からバースト信号を受信する状態に高速に遷
移させ、等化を行うのに十分なダイナミックレンジを得
ることができる自動利得制御増幅器を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は、信号入力端子
と、信号出力端子と、前記信号入力端子にその入力端子
が接続され前記信号出力端子にその出力端子が接続され
た、複数の縦続接続された増幅器およびこれらの増幅器
から一つを選択器により選択して出力する可変利得増幅
回路と、複数の縦続接続された増幅器と、前記増幅器の
出力の信号強度がある一定の信号強度以上であるかいな
かを検出し信号振幅の大きさを示すデジタル信号に変換
する複数のレベル検出・比較回路と、前記レベル検出・
比較回路での出力に応じて、前記選択器を切り替えるこ
とで前記可変利得増幅回路の利得を制御するデコーダ回
路とを具備し、前記信号入力端子にその入力端子が接続
されたレベル検出回路とを具備した自動利得制御増幅器
において、可変利得増幅回路およびレベル検出回路で使
用する増幅器の電気的特性がほぼ同一であることを特徴
とする。
と、信号出力端子と、前記信号入力端子にその入力端子
が接続され前記信号出力端子にその出力端子が接続され
た、複数の縦続接続された増幅器およびこれらの増幅器
から一つを選択器により選択して出力する可変利得増幅
回路と、複数の縦続接続された増幅器と、前記増幅器の
出力の信号強度がある一定の信号強度以上であるかいな
かを検出し信号振幅の大きさを示すデジタル信号に変換
する複数のレベル検出・比較回路と、前記レベル検出・
比較回路での出力に応じて、前記選択器を切り替えるこ
とで前記可変利得増幅回路の利得を制御するデコーダ回
路とを具備し、前記信号入力端子にその入力端子が接続
されたレベル検出回路とを具備した自動利得制御増幅器
において、可変利得増幅回路およびレベル検出回路で使
用する増幅器の電気的特性がほぼ同一であることを特徴
とする。
【０００８】また、本発明は、信号入力端子と、信号出
力端子と、前記信号入力端子にその入力端子が接続され
前記信号出力端子にその出力端子が接続された、複数の
縦続接続された増幅器と、これらの増幅器の段間から選
択して信号を出力する選択器と、前記増幅器の出力の信
号強度がある一定の信号強度以上であるかいなかを検出
し信号振幅の大きさを示すデジタル信号に変換する複数
のレベル検出・比較回路と、前記レベル検出・比較回路
での出力に応じて、前記選択器を切り替えることで利得
を制御するデコーダ回路とを具備したことを特徴とす
る。
力端子と、前記信号入力端子にその入力端子が接続され
前記信号出力端子にその出力端子が接続された、複数の
縦続接続された増幅器と、これらの増幅器の段間から選
択して信号を出力する選択器と、前記増幅器の出力の信
号強度がある一定の信号強度以上であるかいなかを検出
し信号振幅の大きさを示すデジタル信号に変換する複数
のレベル検出・比較回路と、前記レベル検出・比較回路
での出力に応じて、前記選択器を切り替えることで利得
を制御するデコーダ回路とを具備したことを特徴とす
る。
【０００９】さらに本発明は、信号入力端子と、信号出
力端子と、前記信号入力端子にその入力端子が接続され
前記信号出力端子にその出力端子が接続された、複数の
縦続接続された可変利得増幅器と、前記増幅器の出力の
信号強度がある一定の信号強度以上であるかいなかを検
出し信号振幅の大きさを示すデジタル信号に変換する複
数のレベル検出・比較回路と、前記レベル検出・比較回
路での出力に応じて、前記可変利得増幅器の利得を制御
するバイアス制御回路とを具備したことを特徴とする。
力端子と、前記信号入力端子にその入力端子が接続され
前記信号出力端子にその出力端子が接続された、複数の
縦続接続された可変利得増幅器と、前記増幅器の出力の
信号強度がある一定の信号強度以上であるかいなかを検
出し信号振幅の大きさを示すデジタル信号に変換する複
数のレベル検出・比較回路と、前記レベル検出・比較回
路での出力に応じて、前記可変利得増幅器の利得を制御
するバイアス制御回路とを具備したことを特徴とする。
【００１０】さらに本発明は、信号入力端子と、信号出
力端子と、前記信号入力端子にその入力端子が接続され
前記信号出力端子にその出力端子が接続された、複数の
縦続接続可変利得増幅器および固定利得増幅器と、前記
可変利得増幅器および固定利得増幅器の出力を整流した
後に信号強度を示す直流電圧を検出する複数のレベル検
出回路と、前記レベル検出回路で検出した直流電圧を所
定の基準電圧と比較して信号振幅の大きさを示すデジタ
ル信号に変換する複数の比較回路と、前記比較回路に接
続され基準電圧を発生し前記比較回路に前記基準電圧を
与える基準電圧発生回路と、前記比較回路での出力に応
じて、主経路に入力される入力信号レベルを減衰あるい
は増幅させるよう制御信号を出力して可変利得増幅器の
利得を制御する複数のバイアス制御回路と、前記レベル
検出回路および比較回路で生成されるかあるいは外部か
ら入力される受信タイミング信号に基づいて前記バイア
ス制御回路を制御するタイミング発生回路とを具備した
自動利得制御増幅器において、受信信号入力後からあら
かじめ定められた時間ごとに受信信号のレベル検出動作
を行い、その結果を用いて信号出力端子で所定の出力レ
ベルを有する線形な受信信号が出力されるように可変利
得増幅器の利得を設定して、所定のダイナミックレンジ
にあった最適な振幅の受信信号とすることを特徴とす
る。
力端子と、前記信号入力端子にその入力端子が接続され
前記信号出力端子にその出力端子が接続された、複数の
縦続接続可変利得増幅器および固定利得増幅器と、前記
可変利得増幅器および固定利得増幅器の出力を整流した
後に信号強度を示す直流電圧を検出する複数のレベル検
出回路と、前記レベル検出回路で検出した直流電圧を所
定の基準電圧と比較して信号振幅の大きさを示すデジタ
ル信号に変換する複数の比較回路と、前記比較回路に接
続され基準電圧を発生し前記比較回路に前記基準電圧を
与える基準電圧発生回路と、前記比較回路での出力に応
じて、主経路に入力される入力信号レベルを減衰あるい
は増幅させるよう制御信号を出力して可変利得増幅器の
利得を制御する複数のバイアス制御回路と、前記レベル
検出回路および比較回路で生成されるかあるいは外部か
ら入力される受信タイミング信号に基づいて前記バイア
ス制御回路を制御するタイミング発生回路とを具備した
自動利得制御増幅器において、受信信号入力後からあら
かじめ定められた時間ごとに受信信号のレベル検出動作
を行い、その結果を用いて信号出力端子で所定の出力レ
ベルを有する線形な受信信号が出力されるように可変利
得増幅器の利得を設定して、所定のダイナミックレンジ
にあった最適な振幅の受信信号とすることを特徴とす
る。
【００１１】上記の構成によれば、従来構成のフィード
フォワード型の自動利得制御増幅器において、可変利得
増幅回路とレベル検出回路とで使用する増幅器の電気的
特性がほぼ同一であるため、増幅器の段数を増やすこと
で入力信号に対する広範囲に渡った線形的な動作を行う
ことが可能であり、受信信号に対する応答速度が早く、
かつ利得設定精度が高い自動利得制御増幅器を実現でき
る。
フォワード型の自動利得制御増幅器において、可変利得
増幅回路とレベル検出回路とで使用する増幅器の電気的
特性がほぼ同一であるため、増幅器の段数を増やすこと
で入力信号に対する広範囲に渡った線形的な動作を行う
ことが可能であり、受信信号に対する応答速度が早く、
かつ利得設定精度が高い自動利得制御増幅器を実現でき
る。
【００１２】また、上記の構成によれば、可変利得増幅
回路とレベル検出回路とで使用する増幅器を共用できる
ため、回路規模・消費電力の小さい自動利得制御増幅器
が実現できる。
回路とレベル検出回路とで使用する増幅器を共用できる
ため、回路規模・消費電力の小さい自動利得制御増幅器
が実現できる。
【００１３】さらに、上記の構成によれば、増幅器の段
間から選択して信号を出力する選択器が不要となり、回
路規模の小さい自動利得制御増幅器が実現できる。
間から選択して信号を出力する選択器が不要となり、回
路規模の小さい自動利得制御増幅器が実現できる。
【００１４】さらに、上記の構成によれば、自動利得制
御増幅器の出力は、線形な受信信号となるように一定時
間内に所定の出力レベルに収束する。その後、バイアス
制御回路によって可変利得増幅器の利得が強制的に一定
に保たれるので、出力を一定に保持するフィードバック
ループは等価的に切り離される。従って、可変利得増幅
器を伝達する信号は、データ受信中の変調による利得変
動の影響を受けない。このため等化に必要なダイナミッ
クレンジにあった最適の振幅の受信信号とすることがで
きる。
御増幅器の出力は、線形な受信信号となるように一定時
間内に所定の出力レベルに収束する。その後、バイアス
制御回路によって可変利得増幅器の利得が強制的に一定
に保たれるので、出力を一定に保持するフィードバック
ループは等価的に切り離される。従って、可変利得増幅
器を伝達する信号は、データ受信中の変調による利得変
動の影響を受けない。このため等化に必要なダイナミッ
クレンジにあった最適の振幅の受信信号とすることがで
きる。
【００１５】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら詳細に説明する。
面を参照しながら詳細に説明する。
【００１６】図３Ａには、本発明の自動利得制御増幅器
の第１の実施例の構成が示されている。信号入力端子１
と、信号出力端子２と、前記信号入力端子１にその入力
端子が接続され前記信号出力端子２にその出力端子が接
続された、１段から４段まで縦続接続された増幅器１１
〜２０およびこれらの増幅器から一つを選択器２１によ
り選択して出力する可変利得増幅回路９と、４段に縦続
接続された増幅器２２〜２５と、これらの増幅器２２〜
２５の出力の信号強度がある一定の信号強度以上である
かいなかを検出し信号振幅の大きさを示すデジタル信号
に変換する４段のレベル検出・比較回路２６〜２９と、
これらのレベル検出・比較回路２６〜２９での出力に応
じて、選択器２１を切り替えることで可変利得増幅回路
９の利得を制御するデコーダ回路３０とを具備し、信号
入力端子１にその入力端子が接続されたレベル検出回路
１０とで構成される。ここで、可変利得増幅回路９で使
用する増幅器１１〜２０およびレベル検出回路１０で使
用する増幅器２２〜２５の電気的特性はほぼ同一のもの
を使用している。受信信号が信号入力端子１に入力され
ると、受信信号は増幅器２２〜２５を通過し増幅され
る。この場合、４段目の増幅器２５に接続されたレベル
検出・比較回路２９の出力が最も低い入力信号レベルよ
り検出され、その後３段目の増幅器２４に接続されたレ
ベル検出・比較回路２８の出力が、さらに２段目の増幅
器２３に接続されたレベル検出・比較回路２７の出力
が、最後に１段目の増幅器２２に接続されたレベル検出
・比較回路２６の出力が、入力信号レベルの増加に伴っ
て検出される。その後、これらの出力を用いてデコーダ
回路３０を通じて選択器２１を駆動することにより、受
信信号強度に比例して可変利得増幅回路９の利得が設定
され、出力が一定に保持されることになる。この構成で
は、従来構成のフィードフォワード型の自動利得制御増
幅器において、可変利得増幅回路とレベル検出回路とで
使用する増幅器の電気的特性がほぼ同一であるため、増
幅器の段数を増やすことで入力信号に対する広範囲に渡
った線形的な動作を行うことが可能であり、受信信号に
対する応答速度が早く、かつ利得設定精度が高い自動利
得制御増幅器を実現できる。
の第１の実施例の構成が示されている。信号入力端子１
と、信号出力端子２と、前記信号入力端子１にその入力
端子が接続され前記信号出力端子２にその出力端子が接
続された、１段から４段まで縦続接続された増幅器１１
〜２０およびこれらの増幅器から一つを選択器２１によ
り選択して出力する可変利得増幅回路９と、４段に縦続
接続された増幅器２２〜２５と、これらの増幅器２２〜
２５の出力の信号強度がある一定の信号強度以上である
かいなかを検出し信号振幅の大きさを示すデジタル信号
に変換する４段のレベル検出・比較回路２６〜２９と、
これらのレベル検出・比較回路２６〜２９での出力に応
じて、選択器２１を切り替えることで可変利得増幅回路
９の利得を制御するデコーダ回路３０とを具備し、信号
入力端子１にその入力端子が接続されたレベル検出回路
１０とで構成される。ここで、可変利得増幅回路９で使
用する増幅器１１〜２０およびレベル検出回路１０で使
用する増幅器２２〜２５の電気的特性はほぼ同一のもの
を使用している。受信信号が信号入力端子１に入力され
ると、受信信号は増幅器２２〜２５を通過し増幅され
る。この場合、４段目の増幅器２５に接続されたレベル
検出・比較回路２９の出力が最も低い入力信号レベルよ
り検出され、その後３段目の増幅器２４に接続されたレ
ベル検出・比較回路２８の出力が、さらに２段目の増幅
器２３に接続されたレベル検出・比較回路２７の出力
が、最後に１段目の増幅器２２に接続されたレベル検出
・比較回路２６の出力が、入力信号レベルの増加に伴っ
て検出される。その後、これらの出力を用いてデコーダ
回路３０を通じて選択器２１を駆動することにより、受
信信号強度に比例して可変利得増幅回路９の利得が設定
され、出力が一定に保持されることになる。この構成で
は、従来構成のフィードフォワード型の自動利得制御増
幅器において、可変利得増幅回路とレベル検出回路とで
使用する増幅器の電気的特性がほぼ同一であるため、増
幅器の段数を増やすことで入力信号に対する広範囲に渡
った線形的な動作を行うことが可能であり、受信信号に
対する応答速度が早く、かつ利得設定精度が高い自動利
得制御増幅器を実現できる。
【００１７】なお、８０はレベル検出・比較回路で生成
されるか又は外部から入力される受信タイミング信号に
基づいてデコーダ回路を制御するタイミング発生回路で
ある。
されるか又は外部から入力される受信タイミング信号に
基づいてデコーダ回路を制御するタイミング発生回路で
ある。
【００１８】図３Ｂは図３Ａの変形例で、可変利得制御
回路９の増幅度は、縦続接続の固定利得の増幅器１７、
１８、１９、２０の縦続接続の数を切り替えることによ
り行われ、図３Ａと同様の効果が得られる。
回路９の増幅度は、縦続接続の固定利得の増幅器１７、
１８、１９、２０の縦続接続の数を切り替えることによ
り行われ、図３Ａと同様の効果が得られる。
【００１９】図３Ｃは図３Ａの別の変形例で、選択器２
１が、信号入力端子の側に結合されているが、図３Ａと
同様の効果が得られる。
１が、信号入力端子の側に結合されているが、図３Ａと
同様の効果が得られる。
【００２０】次に、図４Ａに本発明の自動利得制御増幅
器の第２の実施例の構成を示す。信号入力端子１と、信
号出力端子２と、前記信号入力端子１にその入力端子が
接続され前記信号出力端子２にその出力端子が接続され
た、１段から４段まで縦続接続された増幅器３２〜３５
と、これらの増幅器３２〜３５の段間から選択して信号
を出力する選択器４１と、これらの増幅器３２〜３５の
出力の信号強度がある一定の信号強度以上であるかいな
かを検出し信号振幅の大きさを示すデジタル信号に変換
する４段のレベル検出・比較回路３６〜３９と、これら
のレベル検出・比較回路３６〜３９での出力に応じて、
選択器４１を切り替えることで利得を制御するデコーダ
回路４０とで構成される。ここで、増幅器３２〜３５の
電気的特性はほぼ同一のものを使用している。受信信号
が信号入力端子１に入力されると、受信信号は増幅器３
２〜３５を通過し増幅される。この場合、４段目の増幅
器３５に接続されたレベル検出・比較回路３９の出力が
最も低い入力信号レベルより検出され、その後３段目の
増幅器３４に接続されたレベル検出・比較回路３８の出
力が、さらに２段目の増幅器３３に接続されたレベル検
出・比較回路３７の出力が、最後に１段目の増幅器３２
に接続されたレベル検出・比較回路３６の出力が、入力
信号レベルの増加に伴って検出される。その後、これら
の出力を用いてデコーダ回路４０を通じて選択器４１を
駆動することにより、受信信号強度に比例して増幅器の
利得が決定され、出力が一定に保持されることになる。
この構成では、可変利得増幅回路とレベル検出回路とで
使用する増幅器を共用できるため、回路規模・消費電力
の小さい自動利得制御増幅器が実現できる。
器の第２の実施例の構成を示す。信号入力端子１と、信
号出力端子２と、前記信号入力端子１にその入力端子が
接続され前記信号出力端子２にその出力端子が接続され
た、１段から４段まで縦続接続された増幅器３２〜３５
と、これらの増幅器３２〜３５の段間から選択して信号
を出力する選択器４１と、これらの増幅器３２〜３５の
出力の信号強度がある一定の信号強度以上であるかいな
かを検出し信号振幅の大きさを示すデジタル信号に変換
する４段のレベル検出・比較回路３６〜３９と、これら
のレベル検出・比較回路３６〜３９での出力に応じて、
選択器４１を切り替えることで利得を制御するデコーダ
回路４０とで構成される。ここで、増幅器３２〜３５の
電気的特性はほぼ同一のものを使用している。受信信号
が信号入力端子１に入力されると、受信信号は増幅器３
２〜３５を通過し増幅される。この場合、４段目の増幅
器３５に接続されたレベル検出・比較回路３９の出力が
最も低い入力信号レベルより検出され、その後３段目の
増幅器３４に接続されたレベル検出・比較回路３８の出
力が、さらに２段目の増幅器３３に接続されたレベル検
出・比較回路３７の出力が、最後に１段目の増幅器３２
に接続されたレベル検出・比較回路３６の出力が、入力
信号レベルの増加に伴って検出される。その後、これら
の出力を用いてデコーダ回路４０を通じて選択器４１を
駆動することにより、受信信号強度に比例して増幅器の
利得が決定され、出力が一定に保持されることになる。
この構成では、可変利得増幅回路とレベル検出回路とで
使用する増幅器を共用できるため、回路規模・消費電力
の小さい自動利得制御増幅器が実現できる。
【００２１】図４Ｂは図４Ａの変形例で、選択器４１は
入力信号を切り替えるが、図４Ａの場合と同様の効果が
得られる。
入力信号を切り替えるが、図４Ａの場合と同様の効果が
得られる。
【００２２】次に、図５に本発明の自動利得制御増幅器
の第３の実施例の構成を示す。信号入力端子１と、信号
出力端子２と、前記信号入力端子１にその入力端子が接
続され前記信号出力端子２にその出力端子が接続され
た、１段から４段まで縦続接続された増幅器４３〜４６
と、これらの増幅器４３〜４６の出力の信号強度がある
一定の信号強度以上であるかいなかを検出し信号振幅の
大きさを示すデジタル信号に変換する４段のレベル検出
・比較回路４７〜５０と、これらのレベル検出・比較回
路４７〜５０での出力に応じて、利得を制御するバイア
ス制御回路５１とで構成される。ここで、増幅器４３〜
４６の電気的特性はほぼ同一のものを使用している。受
信信号が信号入力端子１に入力されると、受信信号は増
幅器４３〜４６を通過し増幅される。この場合、４段目
の増幅器４６に接続されたレベル検出・比較回路５０の
出力が最も低い入力信号レベルより検出され、その後３
段目の増幅器４５に接続されたレベル検出・比較回路４
９の出力が、さらに２段目の増幅器４４に接続されたレ
ベル検出・比較回路４８の出力が、最後に１段目の増幅
器４３に接続されたレベル検出・比較回路４７の出力
が、入力信号レベルの増加に伴って検出される。その
後、レベル検出・比較回路４７〜５０での比較結果に応
じてバイアス制御回路５１で増幅器４３〜４６の利得が
決定されることになり、出力が一定に保持されることに
なる。この構成では、増幅器の段間から選択して信号を
出力する選択器が不要となり、回路規模の小さい自動利
得制御増幅器が実現できる。
の第３の実施例の構成を示す。信号入力端子１と、信号
出力端子２と、前記信号入力端子１にその入力端子が接
続され前記信号出力端子２にその出力端子が接続され
た、１段から４段まで縦続接続された増幅器４３〜４６
と、これらの増幅器４３〜４６の出力の信号強度がある
一定の信号強度以上であるかいなかを検出し信号振幅の
大きさを示すデジタル信号に変換する４段のレベル検出
・比較回路４７〜５０と、これらのレベル検出・比較回
路４７〜５０での出力に応じて、利得を制御するバイア
ス制御回路５１とで構成される。ここで、増幅器４３〜
４６の電気的特性はほぼ同一のものを使用している。受
信信号が信号入力端子１に入力されると、受信信号は増
幅器４３〜４６を通過し増幅される。この場合、４段目
の増幅器４６に接続されたレベル検出・比較回路５０の
出力が最も低い入力信号レベルより検出され、その後３
段目の増幅器４５に接続されたレベル検出・比較回路４
９の出力が、さらに２段目の増幅器４４に接続されたレ
ベル検出・比較回路４８の出力が、最後に１段目の増幅
器４３に接続されたレベル検出・比較回路４７の出力
が、入力信号レベルの増加に伴って検出される。その
後、レベル検出・比較回路４７〜５０での比較結果に応
じてバイアス制御回路５１で増幅器４３〜４６の利得が
決定されることになり、出力が一定に保持されることに
なる。この構成では、増幅器の段間から選択して信号を
出力する選択器が不要となり、回路規模の小さい自動利
得制御増幅器が実現できる。
【００２３】次に、図６に本発明の自動利得制御増幅器
の第４の実施例の構成を示す。信号入力端子１と、信号
出力端子２と、前記信号入力端子１にその入力端子が接
続され前記信号出力端子２にその出力端子が接続され
た、５段の縦続接続可変利得増幅器６１〜６５および固
定利得増幅器６６と、６段のレベル検出回路６７〜７２
と、６段の比較回路７３〜７８と、バイアス制御回路７
９と、タイミング発生回路８０と、基準電圧発生回路８
１とで構成される。
の第４の実施例の構成を示す。信号入力端子１と、信号
出力端子２と、前記信号入力端子１にその入力端子が接
続され前記信号出力端子２にその出力端子が接続され
た、５段の縦続接続可変利得増幅器６１〜６５および固
定利得増幅器６６と、６段のレベル検出回路６７〜７２
と、６段の比較回路７３〜７８と、バイアス制御回路７
９と、タイミング発生回路８０と、基準電圧発生回路８
１とで構成される。
【００２４】図７にＴＤＭＡ無線通信システムのバース
ト信号の受信ビットの受信タイミングを示す図を示す。
図７（ａ）はＴＤＭＡ通信における入力バースト受信信
号列の一例を示す図で、図７（ｂ）は該入力バースト受
信信号の一つを時間軸上に拡大した図で、図７（ｃ）は
該入力バースト信号における受信情報の種別を示す図で
ある。図７（ｃ）に示すようにバースト信号の立ち上が
り時と立ち下がり時には、情報伝達には関係しないラン
プビットを送出する。
ト信号の受信ビットの受信タイミングを示す図を示す。
図７（ａ）はＴＤＭＡ通信における入力バースト受信信
号列の一例を示す図で、図７（ｂ）は該入力バースト受
信信号の一つを時間軸上に拡大した図で、図７（ｃ）は
該入力バースト信号における受信情報の種別を示す図で
ある。図７（ｃ）に示すようにバースト信号の立ち上が
り時と立ち下がり時には、情報伝達には関係しないラン
プビットを送出する。
【００２５】図７（ａ）に示されるような、バースト受
信信号系列が入力された場合を用いて、本発明の自動利
得制御増幅器の動作を説明する。図７（ａ）においてバ
ースト信号が受信されない休止期間中には、バイアス制
御回路７９はあらかじめ定められた一定値に設定、保持
するホールド状態になり、可変利得増幅器６１〜６５お
よび固定利得増幅器６６の利得は所定の利得（ＧｄＢ）
になるように設定されている。
信信号系列が入力された場合を用いて、本発明の自動利
得制御増幅器の動作を説明する。図７（ａ）においてバ
ースト信号が受信されない休止期間中には、バイアス制
御回路７９はあらかじめ定められた一定値に設定、保持
するホールド状態になり、可変利得増幅器６１〜６５お
よび固定利得増幅器６６の利得は所定の利得（ＧｄＢ）
になるように設定されている。
【００２６】バースト信号が入力されると、受信信号は
可変利得増幅器６１〜６５および固定利得増幅器６６を
通過し増幅される。ここで、信号入力端子１にバースト
信号を加えた場合の各増幅器での入力信号レベルと出力
信号レベルとの関係を図８に示す。まず、図６の信号入
力端子１に加える入力信号レベルを低レベルから徐々に
増加していく過程において、各段のレベル検出回路のレ
ベル量について考える。最終段である６段目の固定利得
増幅器６６の出力端における入力信号に対する利得は６
ＧｄＢで、前段のいずれより高利得であることは明らか
である。従って、６段目の固定利得増幅器６６に接続さ
れたレベル検出回路７２の出力Ｖｒ６が、最も低い入力
信号レベルより出始める。このレベル検出回路の出力は
入力信号レベルの増加に伴って増加するが、６段目の固
定利得増幅器６６が振幅飽和するため、やがて一定レベ
ルとなる。さらに、入力信号レベルを大きくすると、５
段目の可変利得増幅器に接続されたレベル検出回路７１
の出力Ｖｒ５が出始め、さらに４段目、３段目、２段目
および初段のレベル検出回路の出力も同様に出始める。
図８の曲線Ｖｒ６〜Ｖｒ１は、各増幅器の利得ＧｄＢに
等しい間隔で横軸上平行移動した関係にある。図中、信
号出力端子で所定の出力レベルを有する線形な信号が出
力される場合のレベル検出回路７２の出力の基準電圧を
Ｖｒｅｆとして表示している。したがって、最終段のレ
ベル検出回路７２の出力Ｖｒ６が基準電圧発生回路８１
で発生した電圧Ｖｒｅｆ以上になった場合に比較回路７
８から出力されるＶｏ６をバーストタイミング信号とし
て用いることができる。
可変利得増幅器６１〜６５および固定利得増幅器６６を
通過し増幅される。ここで、信号入力端子１にバースト
信号を加えた場合の各増幅器での入力信号レベルと出力
信号レベルとの関係を図８に示す。まず、図６の信号入
力端子１に加える入力信号レベルを低レベルから徐々に
増加していく過程において、各段のレベル検出回路のレ
ベル量について考える。最終段である６段目の固定利得
増幅器６６の出力端における入力信号に対する利得は６
ＧｄＢで、前段のいずれより高利得であることは明らか
である。従って、６段目の固定利得増幅器６６に接続さ
れたレベル検出回路７２の出力Ｖｒ６が、最も低い入力
信号レベルより出始める。このレベル検出回路の出力は
入力信号レベルの増加に伴って増加するが、６段目の固
定利得増幅器６６が振幅飽和するため、やがて一定レベ
ルとなる。さらに、入力信号レベルを大きくすると、５
段目の可変利得増幅器に接続されたレベル検出回路７１
の出力Ｖｒ５が出始め、さらに４段目、３段目、２段目
および初段のレベル検出回路の出力も同様に出始める。
図８の曲線Ｖｒ６〜Ｖｒ１は、各増幅器の利得ＧｄＢに
等しい間隔で横軸上平行移動した関係にある。図中、信
号出力端子で所定の出力レベルを有する線形な信号が出
力される場合のレベル検出回路７２の出力の基準電圧を
Ｖｒｅｆとして表示している。したがって、最終段のレ
ベル検出回路７２の出力Ｖｒ６が基準電圧発生回路８１
で発生した電圧Ｖｒｅｆ以上になった場合に比較回路７
８から出力されるＶｏ６をバーストタイミング信号とし
て用いることができる。
【００２７】バースト信号受信後、タイミング発生回路
８０はプリアンブル期間内に以下のような一連のシーケ
ンスを行う制御信号を送り始める。 １．バースト信号をタイミング発生回路が受けてからｔ
１ｎＳ後におけるレベル検出回路６７〜７１の出力レベ
ルＶｒ５〜Ｖｒ１とＶｒｅｆとを比較回路７３〜７７で
比較する。 ２．次に、比較結果に応じて、信号出力端子で所定の出
力レベルを有する線形な信号が出力されるように、可変
利得増幅器６１〜６５の利得を必要数だけバイアス制御
回路７９によりＧｄＢから０ｄＢに切り替える。 ３．さらに、所要の利得と実際の利得との誤差を緩和す
るため、可変利得増幅器６１〜６５の利得を設定した後
の比較回路７３〜７８の出力をさらにｔ２ｎＳ後に観測
し、信号出力端子で線形な信号が出力されるように、可
変利得増幅器６１〜６５の利得を必要数だけバイアス制
御回路７９によりＧｄＢから０ｄＢあるいは０ｄＢから
ＧｄＢに再度調整する。 ４．バースト信号の受信を終えると、比較回路７３〜７
８およびバイアス制御回路７９の出力をあらかじめ定め
られた初期値に再設定し、可変利得増幅器６１〜６５の
利得を所定の利得（ＧｄＢ）に設定する。これにより、
バースト信号を受信する休止期間に戻る。
８０はプリアンブル期間内に以下のような一連のシーケ
ンスを行う制御信号を送り始める。 １．バースト信号をタイミング発生回路が受けてからｔ
１ｎＳ後におけるレベル検出回路６７〜７１の出力レベ
ルＶｒ５〜Ｖｒ１とＶｒｅｆとを比較回路７３〜７７で
比較する。 ２．次に、比較結果に応じて、信号出力端子で所定の出
力レベルを有する線形な信号が出力されるように、可変
利得増幅器６１〜６５の利得を必要数だけバイアス制御
回路７９によりＧｄＢから０ｄＢに切り替える。 ３．さらに、所要の利得と実際の利得との誤差を緩和す
るため、可変利得増幅器６１〜６５の利得を設定した後
の比較回路７３〜７８の出力をさらにｔ２ｎＳ後に観測
し、信号出力端子で線形な信号が出力されるように、可
変利得増幅器６１〜６５の利得を必要数だけバイアス制
御回路７９によりＧｄＢから０ｄＢあるいは０ｄＢから
ＧｄＢに再度調整する。 ４．バースト信号の受信を終えると、比較回路７３〜７
８およびバイアス制御回路７９の出力をあらかじめ定め
られた初期値に再設定し、可変利得増幅器６１〜６５の
利得を所定の利得（ＧｄＢ）に設定する。これにより、
バースト信号を受信する休止期間に戻る。
【００２８】なお、この実施例では、最終段のレベル検
出回路７２の出力Ｖｒ６が基準電圧発生回路８１で発生
した電圧Ｖｒｅｆ以上になった場合に比較回路７８から
出力されるＶｏ６をバーストタイミング信号として用い
ているが、入力を監視することが可能な、図中には記載
していない制御回路などが発してもよい。
出回路７２の出力Ｖｒ６が基準電圧発生回路８１で発生
した電圧Ｖｒｅｆ以上になった場合に比較回路７８から
出力されるＶｏ６をバーストタイミング信号として用い
ているが、入力を監視することが可能な、図中には記載
していない制御回路などが発してもよい。
【００２９】なお、可変利得増幅器としては、増幅素子
をバイアス制御して利得を変化させる構成だけではな
く、可変減衰器と固定利得増幅器とを組み合わせ、減衰
素子をバイアス制御して利得を変化させる構成でもよ
い。
をバイアス制御して利得を変化させる構成だけではな
く、可変減衰器と固定利得増幅器とを組み合わせ、減衰
素子をバイアス制御して利得を変化させる構成でもよ
い。
【００３０】
【発明の効果】本発明によれば、従来構成のフィードフ
ォワード型の自動利得制御増幅器において、可変利得増
幅回路とレベル検出回路とで使用する増幅器の電気的特
性がほぼ同一であるため、増幅器の段数を増やすことで
入力信号に対する広範囲に渡った線形的な動作を行うこ
とが可能であり、受信信号に対する応答速度が早く、か
つ利得設定精度が高い自動利得制御増幅器を実現でき
る。
ォワード型の自動利得制御増幅器において、可変利得増
幅回路とレベル検出回路とで使用する増幅器の電気的特
性がほぼ同一であるため、増幅器の段数を増やすことで
入力信号に対する広範囲に渡った線形的な動作を行うこ
とが可能であり、受信信号に対する応答速度が早く、か
つ利得設定精度が高い自動利得制御増幅器を実現でき
る。
【００３１】また、本発明によれば、可変利得増幅回路
とレベル検出回路とで使用する増幅器を共用できるた
め、回路規模・消費電力の小さい自動利得制御増幅器が
実現できる。
とレベル検出回路とで使用する増幅器を共用できるた
め、回路規模・消費電力の小さい自動利得制御増幅器が
実現できる。
【００３２】さらに、本発明によれば、増幅器の段間か
ら選択して信号を出力する選択器が不要となり、回路規
模の小さい自動利得制御増幅器が実現できる。
ら選択して信号を出力する選択器が不要となり、回路規
模の小さい自動利得制御増幅器が実現できる。
【００３３】さらに、本発明によれば、自動利得制御増
幅器の出力があらかじめ定められた一定値に収束した後
に、比較回路の出力が強制的に一定値に保たれ、可変利
得増幅器の利得が一定に保たれるので、可変利得増幅器
を伝達する信号は、バースト期間中の変調によりその振
幅が変動しても、その変動分を抑制するフィードバック
作用が生じない。そのため、無信号状態からバースト信
号を受信する状態に高速に遷移させ、等化を行うのに十
分なダイナミックレンジを得ることができる。
幅器の出力があらかじめ定められた一定値に収束した後
に、比較回路の出力が強制的に一定値に保たれ、可変利
得増幅器の利得が一定に保たれるので、可変利得増幅器
を伝達する信号は、バースト期間中の変調によりその振
幅が変動しても、その変動分を抑制するフィードバック
作用が生じない。そのため、無信号状態からバースト信
号を受信する状態に高速に遷移させ、等化を行うのに十
分なダイナミックレンジを得ることができる。
【図１】従来のフィードバック型の自動利得制御増幅器
の構成を示す図である。
の構成を示す図である。
【図２】従来のフィードフォワード型の自動利得制御増
幅器の構成を示す図である。
幅器の構成を示す図である。
【図３Ａ】本発明の自動利得制御増幅器の第１の実施例
の構成を示す図である。
の構成を示す図である。
【図３Ｂ】図３Ａの変形例を示す図である。
【図３Ｃ】図３Ａの別の変形例を示す図である。
【図４Ａ】本発明の自動利得制御増幅器の第２の実施例
の構成を示す図である。
の構成を示す図である。
【図４Ｂ】図４Ａの変形例を示す図である。
【図５】本発明の自動利得制御増幅器の第３の実施例の
構成を示す図である。
構成を示す図である。
【図６】本発明の自動利得制御増幅器の第４の実施例の
構成を示す図である。
構成を示す図である。
【図７】ＴＤＭＡ無線通信システムのバースト信号の受
信ビットの受信タイミングを示す図で（ａ）はＴＤＭＡ
通信における入力バースト受信信号列の一例を示し、
（ｂ）は該入力バースト受信信号の一つを時間軸上に拡
大した図を示し、（ｃ）は該入力バースト信号における
受信情報の種別を示す。
信ビットの受信タイミングを示す図で（ａ）はＴＤＭＡ
通信における入力バースト受信信号列の一例を示し、
（ｂ）は該入力バースト受信信号の一つを時間軸上に拡
大した図を示し、（ｃ）は該入力バースト信号における
受信情報の種別を示す。
【図８】信号入力端子に入力信号を加えた場合の各増幅
器での入力信号レベルとレベル検出回路での出力レベル
との関係を示す図である。
器での入力信号レベルとレベル検出回路での出力レベル
との関係を示す図である。
１ 信号入力端子 ２ 信号出力端子 ３ 可変利得増幅回路 ４ 整流回路 ５ ローパスフィルタ ６ 誤差増幅器 ７ 基準電圧発生回路 ８ レベル検出回路 ９ 可変利得増幅回路 １０ レベル検出回路 １１〜２０ 増幅器 ２１ 選択器 ２２〜２５ 増幅器 ２６〜２９ レベル検出・比較回路 ３０ デコーダ回路 ３２〜３５ 増幅器 ３６〜３９ レベル検出・比較回路 ４０ デコーダ回路 ４１ 選択器 ４３〜４６ 可変利得増幅器 ４７〜５０ レベル検出・比較回路 ５１ バイアス制御回路 ６１〜６５ 可変利得増幅器 ６６ 固定利得増幅器 ６７〜７２ レベル検出回路 ７３〜７８ 比較回路 ７９ バイアス制御回路 ８０ タイミング発生回路 ８１ 基準電圧発生回路
Claims (6)
- 【請求項１】 信号入力端子と、信号出力端子と、 前記信号入力端子にその入力端子が接続され前記信号出
力端子にその出力端子が接続された、複数の縦続接続さ
れた増幅器およびこれらの増幅器の結合点又は出力から
一つを選択器により選択する可変利得増幅回路と、 複数の縦続接続された増幅器と、前記増幅器の出力の信
号強度がある一定の信号強度以上であるかいなかを検出
し信号振幅の大きさを示すデジタル信号に変換する複数
のレベル検出・比較回路と、前記レベル検出・比較回路
での出力に応じて、前記選択器を切り替えることで前記
可変利得増幅回路の利得を制御するデコーダ回路とを具
備し、前記信号入力端子にその入力端子が接続されたレ
ベル検出回路とを具備した自動利得制御増幅器におい
て、 可変利得増幅回路およびレベル検出回路で使用する各増
幅器の電気的特性がほぼ同一であることを特徴とする自
動利得制御増幅器。 - 【請求項２】 信号入力端子と、信号出力端子と、 該信号入力端子と信号出力端子の間にもうけられる複数
の分路、及び前記複数の分路の中からひとつの分路を選
択する選択器とを有し、 前記分路の各々は、ひとつの増幅度が一定の増幅器又は
縦続接続された複数の増幅度が一定の増幅器から構成さ
れる可変利得増幅回路と、 複数の縦続接続された増幅器と、前記増幅器の出力の信
号強度がある一定の信号強度以上であるかいなかを検出
し信号振幅の大きさを示すデジタル信号に変換する複数
のレベル検出・比較回路と、前記レベル検出・比較回路
での出力に応じて、前記選択器を切り替えることで前記
可変利得増幅回路の利得を制御するデコーダ回路とを具
備し、前記信号入力端子にその入力端子が接続されたレ
ベル検出回路とを具備した自動利得制御増幅器におい
て、 可変利得増幅回路およびレベル検出回路で使用する各増
幅器の電気的特性がほぼ同一であることを特徴とする自
動利得制御増幅器。 - 【請求項３】 信号入力端子と、信号出力端子と、 前記信号入力端子にその入力端子が接続され前記信号出
力端子にその出力端子が接続された、複数の縦続接続さ
れた増幅器と、これらの増幅器の段間から選択して信号
を出力又は入力する選択器と、前記増幅器の出力の信号
強度がある一定の信号強度以上であるかいなかを検出し
信号振幅の大きさを示すデジタル信号に変換する複数の
レベル検出・比較回路と、前記レベル検出・比較回路で
の出力に応じて、前記選択器を切り替えることで利得を
制御するデコーダ回路とを具備したことを特徴とする自
動利得制御増幅器。 - 【請求項４】 信号入力端子と、信号出力端子と、 前記信号入力端子にその入力端子が接続され前記信号出
力端子にその出力端子が接続された、複数の縦続接続さ
れた可変利得増幅器と、前記増幅器の出力の信号強度が
ある一定の信号強度以上であるかいなかを検出し信号振
幅の大きさを示すデジタル信号に変換する複数のレベル
検出・比較回路と、前記レベル検出・比較回路での出力
に応じて、前記可変利得増幅器の利得を制御するバイア
ス制御回路とを具備したことを特徴とする自動利得制御
増幅器。 - 【請求項５】 信号入力端子と、信号出力端子と、前記
信号入力端子にその入力端子が接続され前記信号出力端
子にその出力端子が接続された、複数の縦続接続可変利
得増幅器およびひとつの固定利得増幅器と、前記可変利
得増幅器および固定利得増幅器の出力を整流した後に信
号強度を示す直流電圧を検出する複数のレベル検出回路
と、前記レベル検出回路で検出した直流電圧を所定の基
準電圧と比較して信号振幅の大きさを示すデジタル信号
に変換する複数の比較回路と、前記比較回路に接続され
基準電圧を発生し前記比較回路に前記基準電圧を与える
基準電圧発生回路と、前記比較回路での出力に応じて、
主経路に入力される入力信号レベルを減衰あるいは増幅
させるよう制御信号を出力して可変利得増幅器の利得を
制御する複数のバイアス制御回路とを具備した自動利得
制御増幅器において、 受信信号入力後からあらかじめ定められた時間ごとに受
信信号のレベル検出動作を行い、その結果を用いて信号
出力端子で所定の出力レベルを有する線形な受信信号が
出力されるように可変利得増幅器の利得を設定して、所
定のダイナミックレンジにあった最適な振幅の受信信号
とすることを特徴とする自動利得制御増幅器。 - 【請求項６】 最終段の前記レベル検出・比較回路で生
成されるか又は外部から入力される受信タイミング信号
に基づいて前記バイアス制御回路又は前記デコーダ回路
を制御するタイミング発生回路を具備する、請求項１〜
５のいずれかひとつに記載の自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9812698A JPH11284460A (ja) | 1998-03-27 | 1998-03-27 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9812698A JPH11284460A (ja) | 1998-03-27 | 1998-03-27 | 自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284460A true JPH11284460A (ja) | 1999-10-15 |
Family
ID=14211595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9812698A Pending JPH11284460A (ja) | 1998-03-27 | 1998-03-27 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284460A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337115A (ja) * | 2000-05-30 | 2001-12-07 | Oki Electric Ind Co Ltd | 信号振幅検出回路 |
| JP2002151984A (ja) * | 2000-11-13 | 2002-05-24 | Asahi Kasei Microsystems Kk | 可変利得増幅器 |
| US6734730B2 (en) | 2002-02-19 | 2004-05-11 | Hitachi, Ltd. | Variable gain amplifier |
| JP2005318166A (ja) * | 2004-04-28 | 2005-11-10 | Seiko Epson Corp | 増幅回路及びそれを用いた無線受信回路 |
| JP2008029000A (ja) * | 2006-06-22 | 2008-02-07 | Sony Corp | ゲイン制御回路、及び撮像装置と制御装置、並びにゲイン制御方法 |
| JP2008111783A (ja) * | 2006-10-31 | 2008-05-15 | Nec Electronics Corp | 電界検出回路 |
| JP2008196897A (ja) * | 2007-02-09 | 2008-08-28 | Fujitsu Ltd | 振幅検出装置 |
| JP2010004194A (ja) * | 2008-06-19 | 2010-01-07 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
-
1998
- 1998-03-27 JP JP9812698A patent/JPH11284460A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337115A (ja) * | 2000-05-30 | 2001-12-07 | Oki Electric Ind Co Ltd | 信号振幅検出回路 |
| JP2002151984A (ja) * | 2000-11-13 | 2002-05-24 | Asahi Kasei Microsystems Kk | 可変利得増幅器 |
| JP4527266B2 (ja) * | 2000-11-13 | 2010-08-18 | 旭化成エレクトロニクス株式会社 | 可変利得増幅器 |
| US6734730B2 (en) | 2002-02-19 | 2004-05-11 | Hitachi, Ltd. | Variable gain amplifier |
| JP2005318166A (ja) * | 2004-04-28 | 2005-11-10 | Seiko Epson Corp | 増幅回路及びそれを用いた無線受信回路 |
| JP2008029000A (ja) * | 2006-06-22 | 2008-02-07 | Sony Corp | ゲイン制御回路、及び撮像装置と制御装置、並びにゲイン制御方法 |
| JP2008111783A (ja) * | 2006-10-31 | 2008-05-15 | Nec Electronics Corp | 電界検出回路 |
| JP2008196897A (ja) * | 2007-02-09 | 2008-08-28 | Fujitsu Ltd | 振幅検出装置 |
| JP2010004194A (ja) * | 2008-06-19 | 2010-01-07 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1400013B1 (en) | Method and apparatus for a transceiver having a constant power output | |
| JPH1022756A (ja) | 無線送信機およびその送信制御方法 | |
| JPH09331222A (ja) | 利得制御信号補正装置 | |
| JP3170104B2 (ja) | 自動利得制御装置 | |
| JPH08265073A (ja) | Ａｇｃ回路 | |
| JPH11284460A (ja) | 自動利得制御増幅器 | |
| US20050136872A1 (en) | Mobile communication terminal apparatus, a variable gain amplifier circuit and a gain control circuit | |
| KR100381884B1 (ko) | 복수의 송신부 각각의 지연 시간을 제어하기 위한시스템을 갖는 다이버시티 방식 송신기 | |
| US20030006839A1 (en) | Extended range power detector and amplifier and method | |
| JP3532633B2 (ja) | 光受信装置 | |
| KR20030047111A (ko) | 이동통신시스템의 수신단의 선형성 유지 장치 및 방법 | |
| US6459397B1 (en) | Saturation compensating analog to digital converter | |
| EP0777324A2 (en) | Automatic gain control | |
| JP2692652B2 (ja) | 光受信回路 | |
| JP2877038B2 (ja) | 利得制御回路 | |
| JP2003258638A (ja) | 信号受信装置 | |
| EP0929150A1 (en) | A method of and a circuit for automatic gain control (AGC) | |
| JP2003218651A (ja) | 自動利得制御装置 | |
| US20160336985A1 (en) | Method, system and apparatus for automatic gain control in direct-conversion receiver | |
| CN217335929U (zh) | 基于多级输出信号强度检测的agc实现电路及通信系统 | |
| JP5226608B2 (ja) | 電力調整方法 | |
| KR100837048B1 (ko) | 증폭 회로 및 무선전기 신호 수신 디바이스 | |
| JP2000307512A (ja) | 移動無線通信システムの閉ループ送信電力制御装置 | |
| JPH09270651A (ja) | 自動利得制御回路 | |
| JP4108647B2 (ja) | 移動体通信システム、送信機及びそれらに用いる自動利得制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031118 |