JP2010004194A - 半導体集積回路装置 - Google Patents

Abstract

【課題】本発明は、縦続接続された後段の増幅回路の評価を行うことができる半導体集積回路装置を提供することを目的とする。
【解決手段】縦続接続される複数の増幅回路を搭載した半導体集積回路装置において、複数の増幅回路１１，１２，１３それぞれの間に設けられたスイッチ１４，１５と、スイッチ１４，１５のオン時に複数の増幅回路１１，１２，１３の出力端子に接続される複数のモニタ用端子２２，２３，２４を有し、スイッチ１４，１５それぞれに制御信号を供給してオン／オフ制御を行う。
【選択図】 図１

Description

本発明は半導体集積回路装置に係り、縦続接続される複数の増幅回路を搭載した半導体集積回路装置に関する。

従来から、微小電圧信号を増幅するため縦続接続した複数段の増幅回路を有する半導体集積回路装置がある。

図７は、従来の半導体集積回路装置の一例の回路構成図を示す。同図中、端子１から入力される微小電圧信号は増幅回路２に供給されて増幅される。増幅回路２の出力信号はモニタ用の端子３に供給されると共に、増幅回路４に供給されて増幅される。増幅回路４の出力信号はモニタ用の端子５に供給されると共に、増幅回路６に供給されて増幅される。増幅回路６の出力信号はモニタ用の端子７に供給されると共に、スイッチ８を通して端子９から出力される。

なお、多段増幅器を構成する複数の増幅回路を設け、各増幅回路の出力をスイッチにて切り替えて出力する機能を持つものが知られている（例えば特許文献１参照）。
特開平８−１８３４８号公報

従来は、測定機器から端子１にテスト用電圧を入力し、端子３，５，７それぞれの電圧を測定機器でモニタして、増幅回路２，４，６それぞれの評価を行っている。

ここで、増幅回路２の電圧利得をＡ１、増幅回路４の電圧利得をＡ２、増幅回路６の電圧利得をＡ３とし、端子１の入力電圧をｖｉｎとした場合、増幅回路２，４，６それぞれから出力されるモニタ電圧ｖａｍｐ１，ｖａｍｐ２，ｖａｍｐ３は次式で表される。

ｖａｍｐ１＝Ａ１×ｖｉｎ …（１ａ）
ｖａｍｐ２＝Ａ１×Ａ２×ｖｉｎ …（２ａ）
ｖａｍｐ３＝Ａ１×Ａ２×Ａ３×ｖｉｎ …（３ａ）
このため、次式が得られる。

ｖｉｎ＝ｖａｍｐ１／Ａ１ …（１ｂ）
ｖｉｎ＝ｖａｍｐ２／（Ａ１×Ａ２） …（２ｂ）
ｖｉｎ＝ｖａｍｐ３／（Ａ１×Ａ２×Ａ３） …（３ｂ）
ここで、モニタ電圧ｖａｍｐ３の最大値は増幅回路６のダイナミックレンジで制限されているため、後段の増幅回路６を評価する際には、入力電圧ｖｉｎを極めて小さくする必要がある。

しかしながら、測定機器によっては所望の小信号の入力電圧ｖｉｎを生成できない場合があり、このような場合には特に増幅回路６を評価できないという問題があった。

本発明は、上記の点に鑑みてなされたもので、縦続接続された後段の増幅回路の評価を行うことができる半導体集積回路装置を提供することを目的とする。

本発明の一実施態様による半導体集積回路装置は、縦続接続される複数の増幅回路を搭載した半導体集積回路装置において、
前記複数の増幅回路（１１，１２，１３）それぞれの間に設けられたスイッチ（１４，１５）と、
前記スイッチ（１４，１５）のオン時に前記複数の増幅回路（１１，１２，１３）の出力端子に接続される複数のモニタ用端子（２２，２３，２４）を有し、
前記スイッチ（１４，１５）それぞれに制御信号を供給してオン／オフ制御を行う。

また、本発明の他の一実施態様による半導体集積回路装置は、縦続接続される複数の増幅回路を搭載した半導体集積回路装置において、
前記複数の増幅回路（５１，５２，５３）の出力端子に接続される複数のモニタ用端子（６２，６３，６４）を有し、
前記複数の増幅回路（５１，５２，５３）は、それぞれに供給される制御信号が動作停止を指示する時に出力端子をハイインピーダンス状態とする。

好ましくは、前記増幅回路（１１，１２，１３）及び前記スイッチ（１４，１５）それぞれは、ＭＯＳトランジスタ回路で構成されている。

好ましくは、前記複数の増幅回路のいずれか一つ（１３）は、利得を可変自在とする。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、縦続接続された後段の増幅回路の評価を行うことができる。

＜第１実施形態＞
図１は、本発明の半導体集積回路装置の第１実施形態の回路構成図を示す。同図中、半導体集積回路装置１０は、縦続接続される増幅回路１１，１２，１３を有している。増幅回路１１，１２，１３それぞれは非反転入力端子に信号を入力され、反転入力端子に増幅度を設定する２つの抵抗Ｒ１〜Ｒ６が接続された演算増幅器ＯＰＡから構成されている。

なお、増幅回路１３の２つの抵抗のうち基準電圧Ｖｒｅｆが供給される側の抵抗Ｒ６は可変抵抗とされており、増幅回路１３の利得を可変することができる。

増幅回路１１，１２間にはスイッチ１４が設けられ、増幅回路１２，１３間にはスイッチ１５が設けられている。また、増幅回路１３と外部端子２０の間にはスイッチ１６が設けられている。

半導体集積回路装置１０の外部端子２１から入力される微小電圧信号は増幅回路１１に供給されて増幅される。増幅回路１１の出力信号はスイッチ１４を通してモニタ用の外部端子２２に供給されると共に増幅回路１２に供給されて増幅される。増幅回路１２の出力信号はスイッチ１５を通してモニタ用の外部端子２３に供給されると共に増幅回路１３に供給されて増幅される。増幅回路１３の出力信号はモニタ用の外部端子２４に供給されると共にスイッチ１６を通して端子２０から出力されて制御部３０に供給される。

また、半導体集積回路装置１０の外部端子２５は定電圧回路１７の正極に接続されている。外部端子２６，２７，２８には制御部３０より制御信号が供給されてスイッチ１４，１５，１６それぞれに供給される。

制御部３０は、半導体集積回路装置１０のスイッチ１４，１５，１６を制御すると共に、半導体集積回路装置１０の外部端子２０や図示しないその他の回路から供給される信号のＡ／Ｄ変換を行って内部に取り込み、各種処理を実行する。スイッチ１６は制御部３０が半導体集積回路装置１０の出力信号を取り込むときにオンとされ、他の回路からの信号を取り込むときにオフとされる。

図２は、増幅回路１１，１２，１３に用いられる演算増幅器ＯＰＡの第１実施形態の回路構成図を示す。同図中、ｐチャネルＭＯＳＦＥＴ（以下、ＭＯＳトランジスタと呼ぶ）Ｍ１，Ｍ２及び抵抗Ｒ１０，Ｒ１１は端子４１，４２から入力信号を供給されて差動増幅する第１差動回路を構成し、ｐチャネルＭＯＳトランジスタＭ３，Ｍ４及びｎチャネルＭＯＳトランジスタＭ５，Ｍ６は第１差動回路の出力を供給されて差動増幅する第２差動回路を構成している。ｎチャネルＭＯＳトランジスタＭ７は第２差動回路の出力をＡ級動作で増幅して端子４３から出力する。

端子４５，４６には電源電圧Ｖｃｃ及び接地電圧ＧＮＤが供給される。定電流回路４８及びカレントミラー構成のｐチャネルＭＯＳトランジスタＭ８，Ｍ９，Ｍ１０，Ｍ１１とカレントミラー構成のｎチャネルＭＯＳトランジスタＭ１２，Ｍ１３及びカレントミラー構成のｐチャネルＭＯＳトランジスタＭ１４，Ｍ１５は、第１差動回路、第２差動回路、ＭＯＳトランジスタＭ７それぞれに動作電流を供給する電源回路を構成している。

図３は、スイッチ１４，１５，１６の一実施形態の回路構成図を示す。同図中、入力端子ａと出力端子ｂの間にｐチャネルＭＯＳトランジスタＭ１６とｎチャネルＭＯＳトランジスタＭ１７のソース及びドレインが接続されている。

また、制御端子ｃはＭＯＳトランジスタＭ１７のゲートに接続されると共に、インバータ４９を介してＭＯＳトランジスタＭ１６のゲートに接続されており、ＭＯＳトランジスタＭ１６、Ｍ１７はトランスミッションゲートを構成している。制御端子ｃにハイレベルの信号が供給されると端子ａ，ｂ間が導通し、制御端子ｃにローレベルの信号が供給されると端子ａ，ｂ間が遮断される。

図４は、制御部３０によるスイッチ制御を説明するための図を示す。同図中、通常モードでは、制御部３０から外部端子２６，２７に供給される制御信号でスイッチ１４，１５は共にオンとされ、外部端子２２，２３，２４は全て出力状態となる。

テストモード１では、スイッチ１４はオン、スイッチ１５はオフとされ、外部端子２２は出力状態、外部端子２３は入力状態、外部端子２４は出力状態となり、外部端子２１からの入力信号を増幅回路１１を通して外部端子２２から出力し、外部端子２３からの入力信号を増幅回路１３を通して外部端子２４から出力し、増幅回路１１，１３それぞれの単体評価が可能となる。

テストモード２では、スイッチ１４はオフ、スイッチ１５はオンとされ、外部端子２２は入力状態、外部端子２３，２４は出力状態となり、外部端子２２からの入力信号を増幅回路１２を通して外部端子２３から出力し、増幅回路１２の単体評価が可能となる。

テストモード３では、スイッチ１４はオフ、スイッチ１５はオフとされ、外部端子２２は入力状態、外部端子２３は入力状態、外部端子２４は出力状態となり、外部端子２３からの入力信号を増幅回路１３を通して外部端子２４から出力し、増幅回路１３の単体評価が可能となる。

このように、増幅回路１１，１２，１３それぞれを単体で評価できるため、テスト用入力電圧を微小電圧とする必要がなく、既存の測定機器においてもテスト用電圧を生成することができる。

＜第２実施形態＞
図５は、本発明の半導体集積回路装置の第２実施形態の回路構成図を示す。同図中、図１と同一部分には同一符号を付す。図５において、半導体集積回路装置５０は、縦続接続される増幅回路５１，５２，５３を有している。増幅回路５１，５２，５３それぞれは非反転入力端子に信号を入力され、反転入力端子に増幅度を設定する２つの抵抗Ｒ１〜Ｒ６が接続された演算増幅器ＯＰＡから構成されている。

なお、増幅回路５３の２つの抵抗のうち基準電圧Ｖｒｅｆが供給される側の抵抗Ｒ６は可変抵抗とされており、増幅回路５３の利得を可変することができる。また、増幅回路５３と外部端子６０の間にはスイッチ５６が設けられている。

半導体集積回路装置５０の外部端子６１から入力される微小電圧信号は増幅回路５１に供給されて増幅される。増幅回路５１の出力信号はモニタ用の外部端子６２に供給されると共に増幅回路５２に供給されて増幅される。増幅回路５２の出力信号はモニタ用の外部端子６３に供給されると共に増幅回路５３に供給されて増幅される。増幅回路５３の出力信号はモニタ用の外部端子６４に供給されると共に、スイッチ５６を通して端子６０から出力されて制御部３０に供給される。

また、半導体集積回路装置５０の外部端子６５は定電圧回路５７の正極に接続されている。外部端子６６，６７，６８には制御部３０より制御信号が供給されて増幅回路５１，５２、スイッチ５６それぞれに供給される。

制御部３０は、半導体集積回路装置５０の増幅回路５１，５２、スイッチ５６を制御すると共に、半導体集積回路装置５０の外部端子６０や図示しないその他の回路から供給される信号のＡ／Ｄ変換を行って内部に取り込み、各種処理を実行する。スイッチ５６は制御部３０が半導体集積回路装置５０の出力信号を取り込む時にオンとされ、他の回路からの信号を取り込むときにオフとされる。

図６は、増幅回路５１，５２，５３に用いられる演算増幅器ＯＰＡの第２実施形態の回路構成図を示す。同図中、図２と同一部分には同一符号を付す。

図６において、ｐチャネルＭＯＳＦＥＴＭ１，Ｍ２及び抵抗Ｒ１０，Ｒ１１は端子４１，４２から入力信号を供給されて差動増幅する第１差動回路を構成し、ｐチャネルＭＯＳトランジスタＭ３，Ｍ４及びｎチャネルＭＯＳトランジスタＭ５，Ｍ６は第１差動回路の出力を供給されて差動増幅する第２差動回路を構成している。ｎチャネルＭＯＳトランジスタＭ７は第２差動回路の出力を増幅（Ａ級動作）して端子４３から出力する。

端子４５，４６には電源電圧Ｖｃｃ及び接地電圧ＧＮＤが供給される。定電流回路４８及びカレントミラー構成のｐチャネルＭＯＳトランジスタＭ８，Ｍ９，Ｍ１０，Ｍ１１とカレントミラー構成のｎチャネルＭＯＳトランジスタＭ１２，Ｍ１３及びカレントミラー構成のｐチャネルＭＯＳトランジスタＭ１４，Ｍ１５は、第１差動回路、第２差動回路、ＭＯＳトランジスタＭ７それぞれに動作電流を供給する電源回路を構成している。

端子７０には制御信号が供給される。制御信号はｐチャネルＭＯＳトランジスタＭ２０，Ｍ２１のゲートに供給されると共に、インバータ７２で反転されてｎチャネルＭＯＳトランジスタＭ２２のゲートに供給される。

ＭＯＳトランジスタＭ２０は、ソースとドレインをＭＯＳトランジスタＭ８のソースとドレインそれぞれに接続されている。制御信号がハイレベル時にはＭＯＳトランジスタＭ２０が遮断し、ＭＯＳトランジスタＭ８が導通して電源回路を動作状態とする。制御信号がローレベル時にはＭＯＳトランジスタＭ２０が導通し、ＭＯＳトランジスタＭ８のソースとドレイン間を短絡し電源回路を非動作状態とする。

ＭＯＳトランジスタＭ２１は、ソースとドレインをＭＯＳトランジスタＭ１４のソースとドレインそれぞれに接続されている。制御信号がハイレベル時にはＭＯＳトランジスタＭ２１が遮断し、ＭＯＳトランジスタＭ１４が導通してＭＯＳトランジスタＭ１５に動作電流を供給する電源回路を動作状態とする。制御信号がローレベル時にはＭＯＳトランジスタＭ２１が導通し、ＭＯＳトランジスタＭ１４のソースとドレイン間を短絡し上記電源回路を非動作状態とする。

ＭＯＳトランジスタＭ２２は、ソースとドレインをＭＯＳトランジスタＭ５〜Ｍ７のソースとドレインそれぞれに接続されている。反転制御信号がローレベル（制御信号がハイレベル）時にはＭＯＳトランジスタＭ２２が遮断し、ＭＯＳトランジスタＭ５が導通してＭＯＳトランジスタＭ５〜Ｍ７に動作電流を供給する電源回路を動作状態とする。反転制御信号がハイレベル（制御信号がローレベル）時にはＭＯＳトランジスタＭ２２が導通し、ＭＯＳトランジスタＭ５のソースとドレイン間を短絡し上記電源回路を非動作状態とする。

これによって、制御信号がハイレベル時に増幅回路５１，５２の演算増幅器ＯＰＡは動作し、制御信号がローレベル時に増幅回路５１，５２の演算増幅器ＯＰＡは動作を停止すると共に出力端子はハイインピーダンス状態となる。なお、増幅回路５３にはハイレベル固定の制御信号を供給する。

したがって、図３と同様に、通常モードでは、制御部３０から外部端子６６，６７に供給される制御信号で増幅回路５１，５２は共に動作し、外部端子６２，６３，６４は全て出力状態となる。

テストモード１では、増幅回路５１は動作状態、増幅回路５２は非動作かつ出力ハイインピーダンス状態とされ、外部端子６２は出力状態、外部端子６３は入力状態、外部端子６４は出力状態となり、外部端子６１からの入力信号を増幅回路５１を通して外部端子６２から出力し、外部端子６３からの入力信号を増幅回路５３を通して外部端子６４から出力し、増幅回路６１，６３それぞれの単体評価が可能となる。

テストモード２では、増幅回路５１は非動作かつ出力ハイインピーダンス状態、増幅回路５２は動作状態とされ、外部端子６２は入力状態、外部端子６３，６４は出力状態となり、外部端子６２からの入力信号を増幅回路５２を通して外部端子６３から出力し、増幅回路５２の単体評価が可能となる。

テストモード３では、増幅回路５１，５２は非動作かつ出力ハイインピーダンス状態とされ、外部端子６２は入力状態、外部端子６３は入力状態、外部端子６４は出力状態となり、外部端子６３からの入力信号を増幅回路５３を通して外部端子６４から出力し、増幅回路５３の単体評価が可能となる。

このように、増幅回路５１，５２，５３それぞれを単体で評価できるため、テスト用入力電圧を微小電圧とする必要がなく、既存の測定機器においてもテスト用電圧を生成することができる。また、増幅回路５１，５２，５３の間にスイッチを設ける必要がないため、電子部品点数を削減できる。

なお、上記実施形態では３段の増幅回路が縦続接続されるものであるが、縦続接続される増幅回路の段数は２段又は４段以上であっても良く、上記実施形態に限定されるものではない。

本発明の半導体集積回路装置の第１実施形態の回路構成図である。 演算増幅器の第１実施形態の回路構成図である。 スイッチの一実施形態の回路構成図である。 スイッチ制御を説明するための図である。 本発明の半導体集積回路装置の第２実施形態の回路構成図である。 演算増幅器の第２実施形態の回路構成図である。 従来の半導体集積回路装置の一例の回路構成図である。

符号の説明

１０，５０ 半導体集積回路装置
１１，１２，１３，５１，５２，５３ 増幅回路
１４〜１６，５６ スイッチ
１７，５７ 定電圧回路
３０ 制御部

Claims (4)

1. 縦続接続される複数の増幅回路を搭載した半導体集積回路装置において、
   前記複数の増幅回路それぞれの間に設けられたスイッチと、
   前記スイッチのオン時に前記複数の増幅回路の出力端子に接続される複数のモニタ用端子を有し、
   前記スイッチそれぞれに制御信号を供給してオン／オフ制御を行うことを特徴とする半導体集積回路装置。
2. 縦続接続される複数の増幅回路を搭載した半導体集積回路装置において、
   前記複数の増幅回路の出力端子に接続される複数のモニタ用端子を有し、
   前記複数の増幅回路は、それぞれに供給される制御信号が動作停止を指示する時に出力端子をハイインピーダンス状態とすることを特徴とする半導体集積回路装置。
3. 請求項１記載の半導体集積回路装置において、
   前記増幅回路及び前記スイッチそれぞれは、ＭＯＳトランジスタ回路で構成されたことを特徴とする半導体集積回路装置。
4. 請求項３記載の半導体集積回路装置において、
   前記複数の増幅回路のいずれか一つは、利得を可変自在としたことを特徴とする半導体集積回路装置。

Images