JP4528790B2 - 信号強度検出回路 - Google Patents
信号強度検出回路 Download PDFInfo
- Publication number
- JP4528790B2 JP4528790B2 JP2007001185A JP2007001185A JP4528790B2 JP 4528790 B2 JP4528790 B2 JP 4528790B2 JP 2007001185 A JP2007001185 A JP 2007001185A JP 2007001185 A JP2007001185 A JP 2007001185A JP 4528790 B2 JP4528790 B2 JP 4528790B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference voltage
- output
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Description
この信号強度検出回路は、無線通信機器等において送信信号や受信信号の強度を検出するためのもので、4段に縦続接続された飽和増幅器101〜104の各出力信号に基づいて信号強度RSSを出力するものである。
ここで、前記第1のピークホールド回路は、前記初段の増幅回路から出力される信号が第1の基準電圧以下のときは前記第1の基準電圧を出力し、前記初段の増幅回路から出力される信号が前記第1の基準電圧を超えたときには前記初段の増幅回路から出力される信号のピーク値を保持して出力する回路である。前記第2のピークホールド回路は、前記中間段の増幅回路から出力される信号が前記第1の基準電圧よりも高い第2の基準電圧以下のときには前記第2の基準電圧を出力し、前記中間段の増幅回路から出力される信号が前記第2の基準電圧よりも高い第3の基準電圧を超えたときには前記第3の基準電圧を出力し、前記中間段の増幅回路から出力される信号が前記第2の基準電圧よりも高くかつ前記第3の基準電圧以下のときには信号が前記中間段の増幅回路から出力される信号のピーク値を保持して出力する回路である。更に、前記第3のピークホールド回路は、前記終段の増幅回路から出力される信号が前記第3の基準電圧よりも高い第4の基準電圧を超えたときには前記第4の基準電圧を出力し、前記終段の増幅回路から出力される信号が前記第4の基準電圧以下のときには前記終段の増幅回路から出力される信号のピーク値を保持して出力する回路である。
本発明の他の信号強度検出回路によれば、前記発明の第1の増幅回路と第2の増幅回路との中間に中間段の増幅回路を設け、この中間段の増幅回路から出力される信号に基づいて上下限付きのピーク値を検出するピークホールド回路を追加している。これにより、前記発明よりも更に線形性の良い特性の信号強度を検出して出力することができる。
この信号強度検出回路は、2段に縦続接続された増幅回路1,3と、各増幅回路1,3の出力信号のピーク値を保持するピークホールド回路4,7と、これらのピークホールド回路4,7の出力信号を加算する加算器91を備えている。
図3は、図1中のピークホールド回路4の動作を示す信号波形図である。
入力される信号S1の電圧が基準電圧VR2よりも高い場合、NMOS41aのゲート・ソース間電圧はNMOS41bのゲート・ソース間電圧よりも大きくなる。従って、これらのNMOS41a,41bのgm(相互コンダクタンス)が十分大きい場合、PMOS43のソース・ドレイン電流はすべてNMOS41aに流れる。一方、NMOS42bは差動のバランスを取るためのもので、常にオフの状態である。従って、PMOS44のソース・ドレイン電流は、すべてNMOS42aに流れる。つまり、信号S1の電圧が基準電圧VR2よりも高い場合、NMOS41a,42aを差動対とした差動回路構成となる。
図4は、図1中のピークホールド回路7の動作を示す信号波形図である。
このピークホールド回路7で、NMOS71,72を差動対とする差動増幅部と、NMOS76、抵抗77及びキャパシタ78で構成されるピークホールド部は、前述のピークホールド回路4で信号S1が基準電圧VR2よりも高い場合と同様の動作をする。また、PMOS81a,81b,82a,82bを差動対とする差動増幅部は、ピークホールド回路4を上下反転してPMOSとNMOSを入れ替えた構成となっている。更に、前記差動増幅部は、NMOS86と定電流部87で構成されるソース接地増幅回路とボルテージフォロワを構成している。
図5はピークホールド回路4,7の入出力特性を表すグラフであり、図6は図1の信号強度検出回路の入出力特性を表すグラフである。何れも横軸にデシベル表示の入力電力を示し、縦軸に出力電圧を示している。
A1=R14/R12
A3=R34/R32
VO1p-p=A1・VIp-p
VO3p-p=A1・A3・VIp-p
VP1=VR1+VO1p-p/2
VP3=VR1+VO3p-p/2
(a) 実施例2における中間段の増幅回路を2つ以上設け、それらの中間段の増幅回路の出力信号に対してそれぞれ上下限付きのピークホールド回路を設けることができる。これにより、更に線形性の良い特性を得ることができる。
(b) ピークホールド回路4,5,7の回路構成は、例示したものに限定されない。同様の機能を有する回路であれば、どのような回路構成でも適用可能である。
(c) 複数のピークホールド回路の出力信号を加算して入力信号の信号強度を出力する信号強度検出回路について説明したが、例えば下限付きのピークホールド回路4のように、差動アンプの差動対トランジスタに並列に電圧制限用のトランジスタを付加したピークホールド回路は、電源電圧や周囲温度及び製造プロセスの変動に依存しない特性を有するピークホールド回路として、信号強度検出回路以外の用途にも適用することができる。
4,5,7 ピークホールド回路
91,92 加算器
Claims (6)
- 入力信号を増幅して第1の信号を出力する第1の増幅回路と、
前記第1の信号を増幅して第2の信号を出力する第2の増幅回路と、
前記第1の信号が第1の基準電圧以下のときは前記第1の基準電圧を出力し、前記第1の信号が前記第1の基準電圧を超えたときには前記第1の信号のピーク値を保持して出力する第1のピークホールド回路と、
前記第2の信号が前記第1の基準電圧よりも高い第2の基準電圧を超えたときには前記第2の基準電圧を出力し、前記第2の信号が前記第2の基準電圧以下のときには前記第2の信号のピーク値を保持して出力する第2のピークホールド回路と、
前記第1及び第2のピークホールド回路の出力電圧を加算して前記入力信号の強度に対応する信号を出力する加算回路と、
を備えたことを特徴とする信号強度検出回路。 - 前記第1の増幅回路は、前記入力信号が第1キャパシタ及び第1抵抗を順次介して与えられる負極入力端子と、基準電圧が与えられる正極入力端子と、前記第1の信号を出力する出力端子とを有し、前記出力端子より出力される前記第1の信号が第2抵抗を介して前記負極入力端子にフィードバックされる反転増幅器からなり、
前記第2の増幅回路は、前記第1の信号が第2キャパシタ及び第3抵抗を順次介して与えられる負極入力端子と、前記基準電圧が与えられる正極入力端子と、前記第2の信号を出力する出力端子とを有し、前記出力端子より出力される前記第2の信号が第4抵抗を介して前記負極入力端子にフィードバックされる反転増幅器からなることを特徴とする請求項1記載の信号強度検出回路。 - 縦続接続されて入力信号を増幅する初段、中間段及び終段の増幅回路からなる増幅部と、
前記初段の増幅回路から出力される信号が第1の基準電圧以下のときは前記第1の基準電圧を出力し、前記初段の増幅回路から出力される信号が前記第1の基準電圧を超えたときには前記初段の増幅回路から出力される信号のピーク値を保持して出力する第1のピークホールド回路と、
前記中間段の増幅回路から出力される信号が前記第1の基準電圧よりも高い第2の基準電圧以下のときには前記第2の基準電圧を出力し、前記中間段の増幅回路から出力される信号が前記第2の基準電圧よりも高い第3の基準電圧を超えたときには前記第3の基準電圧を出力し、前記中間段の増幅回路から出力される信号が前記第2の基準電圧よりも高くかつ前記第3の基準電圧以下のときには信号が前記中間段の増幅回路から出力される信号のピーク値を保持して出力する第2のピークホールド回路と、
前記終段の増幅回路から出力される信号が前記第3の基準電圧よりも高い第4の基準電圧を超えたときには前記第4の基準電圧を出力し、前記終段の増幅回路から出力される信号が前記第4の基準電圧以下のときには前記終段の増幅回路から出力される信号のピーク値を保持して出力する第3のピークホールド回路と、
前記第1、第2及び第3のピークホールド回路の出力電圧を加算して前記入力信号の強度に対応する信号を出力する加算回路と、
を備えたことを特徴とする信号強度検出回路。 - 前記初段の増幅回路は、前記入力信号が第1キャパシタ及び第1抵抗を順次介して与えられる負極人力端子と、基準電圧が与えられる正極入力端子と、第1の信号を出力する出力端子とを有し、前記出力端子より出力される前記第1の信号が第2抵抗を介して前記負極入力端子にフィードバックされる反転増幅器からなり、
前記中段の増幅回路は、前記第1の信号が第2キャパシタ及び第3抵抗を順次介して与えられる負極入力端子と、前記基準電圧が与えられる正極入力端子と、第2の信号を出力する出力端子とを有し、前記出力端子より出力される前記第2の信号が第4抵抗を介して前記負極入力端子にフィードバックされる反転増幅器からなり、
前記終段の増幅回路は、前記第2の信号が第3キャパシタ及び第5抵抗を順次介して与えられる負極入力端子と、前記基準電圧が与えられる正極入力端子と、第3の信号を出力する出力端子とを有し、前記出力靖子より出力される前記第3の信号が第6抵抗を介して前記負極入力端子にフイ−ドバックされる反転増幅器からなることを特徴とする請求項3記載の信号強度検出回路。 - 前記中間段の増幅回路は、複数の増幅回路を縦続接続して構成し、前記縦続接続された複数の中間段の増幅回路に対応して前記第2のピークホールド回路を複数個設けたことを特徴とする請求項3又は4記載の信号強度検出回路。
- 請求項1〜5のいずれか1項に記載の信号強度検出回路において、
前記第1のピークホールド回路は、
差動対を構成する第1及び第2のトランジスタを有し、前記第1のトランジスタの制御電極に入力信号が与えられる差動アンプと、
前記第2のトランジスタの制御電極が接続される出力ノードと第1の電源電位との間に接続され、前記差動アンプの出力信号によって導通状態が制御される第3のトランジスタと、
前記出力ノードと第2の電源電位の間に接続されたピーク電圧保持用のキャパシタと、
前記キャパシタに並列に接続された電荷放電用の抵抗と、
前記第1のトランジスタに並列に接続され、制御電極に電圧制限用の基準電圧が与えられる第4のトランジスタと、
を有することを特徴とする信号強度検出回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007001185A JP4528790B2 (ja) | 2007-01-09 | 2007-01-09 | 信号強度検出回路 |
CN2007101465345A CN101222211B (zh) | 2007-01-09 | 2007-08-20 | 峰值保持电路和使用该峰值保持电路的信号强度检测电路 |
US11/979,679 US7853226B2 (en) | 2007-01-09 | 2007-11-07 | Peak-hold circuit and signal strength indicator using the peak-hold circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007001185A JP4528790B2 (ja) | 2007-01-09 | 2007-01-09 | 信号強度検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008172311A JP2008172311A (ja) | 2008-07-24 |
JP4528790B2 true JP4528790B2 (ja) | 2010-08-18 |
Family
ID=39593733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007001185A Active JP4528790B2 (ja) | 2007-01-09 | 2007-01-09 | 信号強度検出回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7853226B2 (ja) |
JP (1) | JP4528790B2 (ja) |
CN (1) | CN101222211B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5974494B2 (ja) * | 2012-01-19 | 2016-08-23 | 富士通セミコンダクター株式会社 | 半導体記憶装置の内部電圧生成回路 |
DE102015110274A1 (de) * | 2015-06-25 | 2016-12-29 | Intel IP Corporation | Eine vorrichtung und ein verfahren zum verstärken eines eingangssignals |
JP6506133B2 (ja) * | 2015-08-10 | 2019-04-24 | エイブリック株式会社 | ボルテージレギュレータ |
US10554200B2 (en) * | 2018-06-28 | 2020-02-04 | Texas Instruments Incorporated | Peak detection methods, apparatus, and circuits |
CN109085559B (zh) * | 2018-09-08 | 2022-05-20 | 天津大学 | 基于模拟控制的乒乓结构峰值保持和自动放电电路 |
CN109143204B (zh) * | 2018-09-08 | 2022-05-20 | 天津大学 | 数字控制的乒乓结构的峰值保持和自动放电电路 |
CN110865230B (zh) * | 2019-10-18 | 2021-09-07 | 南京信息工程大学滨江学院 | 一种非接触式测电笔及其测量算法与校准方法 |
US20240089018A1 (en) * | 2021-02-02 | 2024-03-14 | Northeastern University | Ultra low power wake up radio architecture |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263328A (ja) * | 1985-05-17 | 1986-11-21 | Fujitsu Ltd | 受信信号強度検出回路 |
JPS63131707A (ja) * | 1986-11-14 | 1988-06-03 | ナショナル・セミコンダクター・コーポレーション | 差動ペア |
JPH01268263A (ja) * | 1988-04-19 | 1989-10-25 | Fuji Photo Film Co Ltd | クリップ回路 |
JPH03295472A (ja) * | 1990-04-13 | 1991-12-26 | Rohm Co Ltd | オーディオ信号のピークホールド回路 |
JPH0583150A (ja) * | 1991-09-19 | 1993-04-02 | Nec Ic Microcomput Syst Ltd | 妨害信号検知装置 |
JPH06169227A (ja) * | 1992-11-30 | 1994-06-14 | Mitsubishi Electric Corp | 増幅回路 |
JPH11135729A (ja) * | 1997-10-27 | 1999-05-21 | Hitachi Ltd | 基準電圧発生回路、電源回路及び半導体集積回路装置 |
JPH11261500A (ja) * | 1998-03-10 | 1999-09-24 | Motorola Kk | 低電圧動作可能なrssi回路 |
JP2000209056A (ja) * | 1999-01-12 | 2000-07-28 | Fujitsu Ten Ltd | 差動対保護機能付きmos演算増幅器 |
JP2003008371A (ja) * | 2001-06-19 | 2003-01-10 | Sony Corp | Rssi回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4216502A (en) * | 1978-08-18 | 1980-08-05 | Rca Corporation | Peak detector circuit |
JP2606599B2 (ja) * | 1994-09-09 | 1997-05-07 | 日本電気株式会社 | 対数増幅回路 |
JPH11187463A (ja) * | 1997-12-24 | 1999-07-09 | Sony Corp | 移動体無線受信機 |
JP3918532B2 (ja) | 2001-11-29 | 2007-05-23 | 日本電気株式会社 | 信号強度検出回路 |
-
2007
- 2007-01-09 JP JP2007001185A patent/JP4528790B2/ja active Active
- 2007-08-20 CN CN2007101465345A patent/CN101222211B/zh not_active Expired - Fee Related
- 2007-11-07 US US11/979,679 patent/US7853226B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263328A (ja) * | 1985-05-17 | 1986-11-21 | Fujitsu Ltd | 受信信号強度検出回路 |
JPS63131707A (ja) * | 1986-11-14 | 1988-06-03 | ナショナル・セミコンダクター・コーポレーション | 差動ペア |
JPH01268263A (ja) * | 1988-04-19 | 1989-10-25 | Fuji Photo Film Co Ltd | クリップ回路 |
JPH03295472A (ja) * | 1990-04-13 | 1991-12-26 | Rohm Co Ltd | オーディオ信号のピークホールド回路 |
JPH0583150A (ja) * | 1991-09-19 | 1993-04-02 | Nec Ic Microcomput Syst Ltd | 妨害信号検知装置 |
JPH06169227A (ja) * | 1992-11-30 | 1994-06-14 | Mitsubishi Electric Corp | 増幅回路 |
JPH11135729A (ja) * | 1997-10-27 | 1999-05-21 | Hitachi Ltd | 基準電圧発生回路、電源回路及び半導体集積回路装置 |
JPH11261500A (ja) * | 1998-03-10 | 1999-09-24 | Motorola Kk | 低電圧動作可能なrssi回路 |
JP2000209056A (ja) * | 1999-01-12 | 2000-07-28 | Fujitsu Ten Ltd | 差動対保護機能付きmos演算増幅器 |
JP2003008371A (ja) * | 2001-06-19 | 2003-01-10 | Sony Corp | Rssi回路 |
Also Published As
Publication number | Publication date |
---|---|
CN101222211A (zh) | 2008-07-16 |
US7853226B2 (en) | 2010-12-14 |
JP2008172311A (ja) | 2008-07-24 |
CN101222211B (zh) | 2013-05-08 |
US20080164913A1 (en) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4528790B2 (ja) | 信号強度検出回路 | |
KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
US7449958B1 (en) | Open loop DC control for a transimpedance feedback amplifier | |
CN108694962B (zh) | 放大器及使用其的半导体装置 | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
US20080284505A1 (en) | Filter Circuit for Wireless Applications and Noise Reduction Method | |
KR101223481B1 (ko) | 오버드라이빙 회로를 포함하는 연산증폭기 | |
US7948314B2 (en) | Tunable linear operational transconductance amplifier | |
US6975170B2 (en) | Adaptive amplifier output common mode voltage adjustment | |
US7279985B2 (en) | Regulated cascode amplifier with small-sized feed-back amplifier | |
US9214898B2 (en) | Triple cascode power amplifier | |
US7098736B2 (en) | Amplifier circuit | |
EP1435693A1 (en) | Amplification circuit | |
US7714656B2 (en) | Operational amplifier | |
KR100814596B1 (ko) | 차동 증폭 회로 | |
JP2006211582A (ja) | 利得可変増幅器 | |
EP2779445A1 (en) | Three Stage Amplifier | |
JP2007060069A (ja) | 差動出力回路 | |
US10784828B2 (en) | Methods and apparatus for an operational amplifier with a variable gain-bandwidth product | |
JP2010278733A (ja) | 演算増幅回路 | |
JP2009225205A (ja) | Cml回路 | |
JP2006352607A (ja) | 差動増幅器およびアナログデジタルコンバータ | |
JPH08307224A (ja) | 演算増幅回路 | |
US6989709B2 (en) | CMOS low voltage high-speed differential amplifier | |
JP2006148775A (ja) | 平衡型差動増幅器および平衡型演算増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090407 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4528790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |