JP2003008371A

JP2003008371A - Ｒｓｓｉ回路

Info

Publication number: JP2003008371A
Application number: JP2001184649A
Authority: JP
Inventors: Hideo Morohashi; 英雄諸橋; Kazuyuki Saijo; 和幸西城; Shinichi Tanabe; 伸一田辺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-06-19
Filing date: 2001-06-19
Publication date: 2003-01-10

Abstract

(57)【要約】【課題】ノイズに強く高速伝送に適した差動電圧出力
を得ることができ、また、立ち上がりが速く、立ち下が
りが遅い出力信号でエンベロープの検出が容易なＲＳＳ
Ｉ回路を提供する。【解決手段】差動入力電圧がリミッタアンプ部１１０
で整流され、その整流信号がサンプルホールド回路部１
５０に入力される。このサンプルホールド回路部１５０
では、整流信号をサンプルホールドし、入力信号に対し
て立ち上りが早く立ち下がりが遅いサンプルホールド電
圧信号に変換する。電圧電流変換部１２０では、サンプ
ルホールド電圧信号と基準電圧によって差動電流を生成
し、これを２つのカレントミラー回路を介して出力電圧
生成部１３０に出力し、２つの電流信号を電圧信号に変
換して電圧電圧変換回路１４０に入力し、任意の電圧を
中心とした差動電圧出力信号ＲＳＳＩｏｕｔ、ＲＳＳＩ
ｏｕｔｘを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば各種無線通
信の受信信号強度を短時間で検出するためのＲＳＳＩ
（受信信号強度検出）回路に関する。

【０００２】

【従来の技術】図８は、従来のＲＳＳＩ回路の構成例を
示すブロック図である。このＲＳＳＩ回路は、差動入力
電圧Ｖｉｎ、Ｖｉｎｘの振幅制限と整流を行なうリミッ
タアンプ部１０と、このリミッタアンプ部１０からの整
流電圧信号Ｖｏ１１、Ｖｏ１２、Ｖｏ１３を電流信号Ｉ
１、Ｉ２、Ｉ３に変換する電圧電流変換部２０と、この
電圧電流変換部２０からの電流信号の折り返し電流から
出力電圧ＲＳＳＩｏｕｔを得る出力電圧生成部３０とを
有する。リミッタアンプ部１０は、差動増幅器等よりな
る３つのリミッタアンプ１１、１２、１３を有し、電圧
電流変換部２０では、各リミッタアンプ１１、１２、１
３からの３つの電圧信号をそれぞれ電流信号に変換する
３つのＶ−Ｉアンプ２１、２２、２３を有している。ま
た、出力電圧生成部３０では、３つのＶ−Ｉアンプ２
１、２２、２３の出力段に接続された電流源３１と出力
側に設けた電流源３２とでカレントミラー回路を構成
し、電流源３２に接続された抵抗Ｒ３３により、電圧電
流変換部２０のＶ−Ｉアンプ２１、２２、２３からの電
流信号を電圧信号に変換し、出力電圧ＲＳＳＩｏｕｔを
出力する。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来のＲＳＳＩ回路においては、図８に示すように、単一
出力を得る構成であるため、一般的にノイズに弱く、高
速伝送にもあまり適していないという問題がある。ま
た、図８に示すように、入力電圧に対する出力応答時間
は立ち上がり、立ち下がりが対称であるため、受信信号
のエンベロープの最大値を検出するといった場合等には
不向きである。

【０００４】そこで本発明の目的は、ノイズに強く高速
伝送に適した差動電圧出力を得ることができ、また、立
ち上がりが速く、立ち下がりが遅い出力信号でエンベロ
ープの検出が容易なＲＳＳＩ回路を提供することにあ
る。

【０００５】

【課題を解決するための手段】本発明は前記目的を達成
するため、差動入力信号の整流を行なう整流手段と、前
記整流手段からの整流電圧信号をサンプルホールドする
サンプルホールド手段と、前記サンプルホールド手段か
らのサンプルホールド電圧を基準電圧に基づいて差動電
流信号に変換する電圧電流変換手段と、前記電圧電流変
換手段からの差動電流信号を任意の電圧を中心とした差
動電圧に変換する差動電圧生成手段とを有することを特
徴とする。

【０００６】本発明のＲＳＳＩ回路では、差動入力信号
を整流し、この整流電圧信号をサンプルホールドしたサ
ンプルホールド電圧と基準電圧に基づいて差動電流信号
に変換する。そして、この差動電流信号を任意の電圧を
中心とした差動電圧に変換することから、差動電圧信号
の形で出力信号を得ることができる。したがって、ノイ
ズに強く高速伝送に適した差動電圧出力を得ることがで
きるＲＳＳＩ回路を提供できる。また、サンプルホール
ド処理を通して差動電圧信号を得ることから、入力信号
に対して立ち上がりが速く、立ち下がりが遅い出力信号
でエンベロープの検出が容易なＲＳＳＩ回路を提供でき
る。

【０００７】

【発明の実施の形態】以下、本発明によるＲＳＳＩ回路
の実施の形態例について説明する。なお、以下に説明す
る実施の形態は、本発明の好適な具体例であり、技術的
に好ましい種々の限定が付されているが、本発明の範囲
は、以下の説明において、特に本発明を限定する旨の記
載がない限り、これらの態様に限定されないものとす
る。

【０００８】図１は、本発明の実施の形態によるＲＳＳ
Ｉ回路の構成例を示すブロック図である。図８に示す従
来の回路とは違う点は、リミッタアンプ部１１０におい
て差動入力電圧から得られる整流出力の後に、サンプル
ホールド回路部１５０を入れた点と、その後の電圧電流
変換部１２０及び出力電圧生成部１３０において、従来
のシングル出力から差動出力に変えた点であり、また、
このＲＳＳＩ回路では、差動出力のセンタ電圧を任意の
電圧に設定できるようにした。

【０００９】すなわち、図１において、差動入力電圧が
リミッタアンプ部１１０に入力され、このリミッタアン
プ部１１０から得られる整流信号がサンプルホールド回
路部１５０に入力される。このサンプルホールド回路部
１５０では、整流信号をサンプルホールドし、入力信号
に対して立ち上りが早く立ち下がりが遅いサンプルホー
ルド電圧信号に変換して、電圧電流変換部１２０に入力
する。電圧電流変換部１２０では、このサンプルホール
ド電圧信号と基準電圧によって差動電流を生成し、これ
を２つのカレントミラー回路を介して出力電圧生成部１
３０に出力する。出力電圧生成部１３０では、２つの電
流信号を電圧信号に変換して電圧電圧変換回路１４０に
入力し、任意の電圧を中心とした差動電圧に変換して差
動電圧出力信号ＲＳＳＩｏｕｔ、ＲＳＳＩｏｕｔｘを得
る。

【００１０】図２は、このＲＳＳＩ回路の入力電圧対出
力電圧の特性例を示す説明図であり、横軸が対数表示に
よる入力電圧の変化（ｄＢ）を示し、縦軸は入力電圧に
対する差動出力電圧（Ｖ）を示している。図示のよう
に、電圧電圧変換回路１４０で設定される中心電圧Ｖｃ
を中心として、入力電圧に対応する２つの差動電圧を得
るものである。

【００１１】図３は、このＲＳＳＩ回路の入力電圧に対
する出力電圧の応答時間の特性例を示す説明図であり、
図３（Ａ）は入力電圧の応答時間に対する特性を示し、
図３（Ｂ）は出力電圧の応答時間に対する特性を示して
いる。図３（Ａ）に示すような差動入力信号Ｖｉｎ、Ｖ
ｉｎｘに対し、出力信号は図３（Ｂ）に示すような差動
出力信号ＲＳＳＩｏｕｔ、ＲＳＳＩｏｕｔｘを得ること
ができる。そして、サンプルホールド回路部１５０の機
能によって、差動入力信号Ｖｉｎ、Ｖｉｎｘの立ち下が
り後も、差動出力信号ＲＳＳＩｏｕｔ、ＲＳＳＩｏｕｔ
ｘはホールドされた状態となる。なお、サンプルホール
ド回路部１５０を設けない場合には、図３（Ｂ）に点線
で示すように、差動出力信号ＲＳＳＩｏｕｔ、ＲＳＳＩ
ｏｕｔｘが反転することになる。

【００１２】以下、図１に示すＲＳＳＩ回路の具体的構
成について順次説明する。まず、リミッタアンプ部１１
０は、差動増幅器等よりなる３つのリミッタアンプ１１
１、１１２、１１３を有し、差動入力電圧Ｖｉｎ、Ｖｉ
ｎｘの振幅制限と整流を行なう。図４は、本例のリミッ
タアンプ部１１０における各リミッタアンプの具体例を
示す図であり、図４（Ａ）は回路構成を示し、図４
（Ｂ）（Ｃ）は整流動作を示している。図４（Ａ）に示
すように、本例のリミッタアンプは差動増幅器（第１差
動増幅器）より構成されており、差動増幅段を構成する
一対のトランジスタＱ１、Ｑ２と、各トランジスタＱ
１、Ｑ２のエミッタと共通接続された電流源１１４と、
抵抗Ｒ１１５、Ｒ１１６を有している。このリミッタア
ンプでは、各トランジスタＱ１、Ｑ２のベースに入力し
た２つの電圧信号Ｖｉ、Ｖｉｘの差に応じた電圧信号を
各トランジスタＱ１、Ｑ２のエミッタと電流源１１４と
の接続点より出力電圧Ｖｏ（１〜３）として得るもので
あり、このような差動増幅器のエミッタ出力から図４
（Ｃ）に示すような整流信号が得られる。このような構
成を有する３つのリミッタアンプ１１１、１１２、１１
３を３段従属接続して、リミッタアンプ部１１０が構成
されている。

【００１３】また、サンプルホールド回路部１５０は、
３つのリミッタアンプ１１１、１１２、１１３からの整
流信号をそれぞれサンプルホールドする３つのサンプル
ホールド回路１５１、１５２、１５３を並列に接続した
ものである。図５は、本例のサンプルホールド回路部１
５０における各サンプルホールド回路の具体例を示す図
であり、図５（Ａ）は回路構成を示し、図５（Ｂ）
（Ｃ）はサンプルホールド動作を示している。図５
（Ａ）に示すように、本例のサンプルホールド回路は、
２つの電界効果トランジスタ（本例ではＭＯＳトランジ
スタ）Ｑ１１、Ｑ１２と１つのバイポーラトランジスタ
（本例ではＮＰＮトランジスタ）Ｑ１３によって構成さ
れるバートンアンプの出力段に蓄電用コンデンサＣを挿
入したことにより、入力信号の立ち上り時には応答速度
は落とさず、立ち下がり時にだけ応答時間を遅延させる
ようなサンプルホールド回路を構成したものである。

【００１４】以下、このサンプルホールド回路の構成に
ついて説明する。ＭＯＳトランジスタＱ１１は、ゲート
が入力端子Ｖｏに接続され、ドレインが基準電位Ｖｃｃ
に接続され、ソースがＭＯＳトランジスタＱ１２のドレ
イン、及び電流源１５４に接続されている。ＭＯＳトラ
ンジスタＱ１２は、ゲートが出力端子Ｖｏ１、バイポー
ラトランジスタＱ１３のエミッタ、及び電流源１５６に
接続され、ドレインが電流源１５５を介して基準電位Ｖ
ｃｃに接続されている。また、ＭＯＳトランジスタＱ１
２のソースは、ＭＯＳトランジスタＱ１１のソースとと
もに、電流源１５４に共通に接続されている。

【００１５】また、バイポーラトランジスタＱ１３は、
ベースがＭＯＳトランジスタＱ１２のドレインと電流源
１５５との接続点に接続され、コレクタが基準電位Ｖｃ
ｃに接続されている。また、バイポーラトランジスタＱ
１３のエミッタは、出力端子Ｖｏ１、ＭＯＳトランジス
タＱ１２のゲート、及び電流源１５６に接続されてい
る。そして、ピークホールド用の蓄電用コンデンサＣ
は、基準電位Ｖｃｃと出力端子Ｖｏ１との間（すなわ
ち、ＭＯＳトランジスタＱ１２のゲートとバイポーラト
ランジスタＱ１３のエミッタとの間）に挿入されてい
る。

【００１６】次に、このサンプルホールド回路の動作に
ついて説明する。なお、上述した電流源１５４、１５
５、１５６の電流値をＩ₀₁、Ｉ₀₂、Ｉ₀₃とし、ＭＯＳト
ランジスタＱ１１、Ｑ１２のドレイン電流をＩ₁ 、Ｉ₂
とし、バイポーラトランジスタＱ１３のベース電流をＩ
₃ とする。また、電流源１５５、１５４の電流値Ｉ₀₂、
Ｉ₀₁の関係は以下の（１）式を満たすように設定する。Ｉ₀₂＝１／２×Ｉ₀₁ …… （１）まず、立ち上がりの応答について説明する。リミッタア
ンプからの入力電圧Ｖｏが立ち上がると、ＭＯＳトラン
ジスタＱ１１のゲート電圧Ｖ_Q1G が上昇するため、ドレ
イン電流Ｉ₁ は（１）式からＩ₁ ＞Ｉ₀₂となる。する
と、Ｉ₂ ＜Ｉ₀₂となるため、トランジスタＱ１３のベー
ス電流Ｉ₃ が流れ、トランジスタＱ１３が動作状態に入
り、コンデンサＣに電荷が充電され、出力電圧Ｖｏ１が
立ち上がり、Ｖｏ＝Ｖｏ１となったところで安定状態と
なる。このように立ち上がり応答時間は速いものとな
る。

【００１７】一方、入力電圧Ｖｏが立ち下がった時は、
ＭＯＳトランジスタＱ１１のゲート電圧Ｖ_Q1G が下がる
ため、ドレイン電流Ｉ₁ は（１）式からＩ₁ ＜Ｉ₀₂とな
る。すると、Ｉ₂ ＞Ｉ₀₂となるため、トランジスタＱ１
３のベース電流Ｉ₃ は逆方向に流れ、トランジスタＱ１
３のベース電圧Ｖ_Q3B （すなわち、ＭＯＳトランジスタ
Ｑ２のドレイン電圧Ｖ_Q2D ）は下がり、ＭＯＳトランジ
スタＱ１２のドレイン−ソース電圧Ｖ_Q2DSは少なくなる
が、トランジスタＱ１２はＭＯＳトランジスタであるた
め、ゲート−ソース間でダイオード動作することはな
い。

【００１８】よって、ゲート電流を引くことがないた
め、コンデンサＣに充電された電荷を放電するための電
流は、電流源１５６の電流値Ｉ₀₃しかないため、この電
流値Ｉ₀₃を調整することにより、ホールド時間を設定す
ることができる。このようなサンプルホールド回路で
は、図５（Ｂ）に示すような入力信号に対し、図５
（Ｃ）に示すように、立ち上りは早く応答し、立ち下が
り時にはピークをホールドするような出力信号を出力す
る（なお、図５（Ｃ）の点線は破線はコンデンサＣを挿
入しない場合の波形である）。

【００１９】また、電圧電流変換部１２０は、各サンプ
ルホールド回路１５１、１５２、１５３からの３つの電
圧信号をそれぞれ電流信号に変換する３つのＶ−Ｉアン
プ１２１、１２２、１２３を有している。図６は、本例
の電圧電流変換部１２０の具体例を示す回路図である。
図示のように、この電圧電流変換部１２０では、上述し
た３つのＶ−Ｉアンプ１２１、１２２、１２３をそれぞ
れ差動増幅器（第２差動増幅器）で構成したものであ
る。各差動増幅器は、一対のＰＮＰトランジスタＱ２
１、Ｑ２２と電流源１２４とを有し、一方のトランジス
タＱ２１のベースに基準電圧Ｖｒｅｆが供給され、他方
のトランジスタＱ２２のベースにサンプルホールド回路
からの電圧信号Ｖｏ１（１〜３）が供給されている。ま
た、各トランジスタＱ２１、Ｑ２２のエミッタは互いに
接続され、電流源１２４に接続されている。

【００２０】このような差動増幅器では、基準電圧Ｖｒ
ｅｆとサンプルホールド回路からの電圧Ｖｏ１との電位
差に対応して電流源１２４の電流値を各トランジスタＱ
２１、Ｑ２２で分割し、各トランジスタＱ２１、Ｑ２２
のコレクタ電流として出力するものである。そして、３
つの差動増幅器の各トランジスタＱ２１のコレクタ電流
は互いに合計されてトランジスタＱ２３（第１電流出力
手段）のコレクタ及びベースに出力される。また、３つ
の差動増幅器の各トランジスタＱ２２のコレクタ電流は
互いに合計され、さらに独立した電流源１２５からの電
流と合計されて、トランジスタＱ２４（第２電流出力手
段）のコレクタ及びベースに出力される。

【００２１】例えば、各差動増幅器の電流源１２４にそ
れぞれ２×Ｉｏを流し、電流源１２５に３×Ｉｏを流し
た場合、全ての電流量は９×Ｉｏとなり、最終的な差動
電流は、トランジスタＱ２３側に流れる電流が３Ｉｏか
ら６Ｉｏの間（３Ｉｏ→６Ｉｏ）となり、トランジスタ
Ｑ２４側に流れる電流が６Ｉｏから３Ｉｏの間（６Ｉｏ
→３Ｉｏ）となる。各トランジスタＱ２３、Ｑ２４は、
これらの電流をエミッタより抵抗Ｒ２３、Ｒ２４を通し
てＧＮＤに流す。各トランジスタＱ２３、Ｑ２４及び抵
抗Ｒ２３、Ｒ２４は、図１に示す２つの電流源２１０、
２１１を構成しており、出力電圧生成部１３０の電流源
２２０、２２１との間でカレントミラー回路を構成して
いる。したがって、各電流源２２０、２２１には、電流
源２１０、２１１と等しい電流が流れる。

【００２２】出力電圧生成部１３０は、上述したカレン
トミラー回路による電流源２２０、２２１と抵抗Ｒ１３
１、Ｒ１３２の直列回路によって構成される電流電圧変
換回路と、この電流電圧変換回路からの２つの電圧を差
動電圧出力に変換する電圧電圧変換回路１４０を有する
ものである。すなわち、電流電圧変換回路では、電流源
２２０、２２１によって抵抗Ｒ１３１、Ｒ１３２に電流
を流し、各電流源２２０、２２１と抵抗Ｒ１３１、Ｒ１
３２との接続点から電圧信号Ｖｒｏ、Ｖｒｏｘを電圧電
圧変換回路１４０に出力する。電圧電圧変換回路１４０
では、この２つの電圧信号Ｖｒｏ、Ｖｒｏｘを任意に設
定可能なセンタ電圧Ｖｃを中心とした差動電圧に変換
し、差動電圧出力信号ＲＳＳＩｏｕｔ、ＲＳＳＩｏｕｔ
ｘとして出力するものである。

【００２３】図７は、電圧電圧変換回路１４０の構成例
を示すブロック図である。２つの差動増幅器１４１、１
４２と、センタ電圧Ｖｃの電圧源１４３と、２つの分圧
抵抗Ｒ１、Ｒ２を設けたものである。一方の差動増幅器
１４１の＋側入力端子には、電圧Ｖｒｏとセンタ電圧Ｖ
ｃの電位差を抵抗Ｒ１と抵抗Ｒ２で分圧した電圧信号が
入力され、−側入力端子には、電圧Ｖｒｏｘと差動増幅
器１４１の出力電圧ＲＳＳＩｏｕｔの電位差を抵抗Ｒ１
と抵抗Ｒ２で分圧した電圧信号が入力されている。ま
た、他方の差動増幅器１４１の＋側入力端子には、電圧
Ｖｒｏｘとセンタ電圧Ｖｃの電位差を抵抗Ｒ１と抵抗Ｒ
２で分圧した電圧信号が入力され、−側入力端子には、
電圧Ｖｒｏと差動増幅器１４２の出力電圧ＲＳＳＩｏｕ
ｔｘの電位差を抵抗Ｒ１と抵抗Ｒ２で分圧した電圧信号
が入力されている。

【００２４】このような構成の電圧電圧変換回路１４０
において、出力電圧ＲＳＳＩｏｕｔ、ＲＳＳＩｏｕｔｘ
は、入力電圧Ｖｒｏ、Ｖｏｒｘとセンタ電圧Ｖｃを用い
ると、以下の（２）式及び（３）式より得ることができ
る。ＲＳＳＩｏｕｔ＝（Ｒ２／Ｒ１）×（Ｖｒｏ−Ｖｒｏｘ）＋Ｖｃ ……（２）ＲＳＳＩｏｕｔｘ＝（Ｒ２／Ｒ１）×（Ｖｒｏｘ−Ｖｒｏ）＋Ｖｃ ……（３）したがって、これら２つの式から、出力信号ＲＳＳＩｏ
ｕｔ、ＲＳＳＩｏｕｔｘは、任意の電圧Ｖｃをセンタ電
圧として、抵抗Ｒ１と抵抗Ｒ２の比と、入力電圧Ｖｒｏ
−Ｖｒｏｘの差から表わせることがわかる。以上のよう
な構成によるＲＳＳＩ回路では、ノイズに強く高速伝送
に適し、かつ、任意の電圧を中心とした立ち上がりが速
く立ち下がりが遅い差動出力を有するＲＳＳＩ回路を実
現することができる。

【００２５】以上本発明の具体的実施例について説明し
たが、本発明は上記の実施例に限定されず、種々変形が
可能である。例えば、上記の実施例では、３段のリミッ
タアンプを設けた例を説明したが、リミッタアンプの段
数は３に限定されるものではなく、さらに多数段のリミ
ッタアンプを設けたものであってもよい。また、リミッ
タアンプ１１１、１１２、１１３、Ｖ−Ｉアンプ１２
１、１２２、１２３、電圧電圧変換回路１４０、サンプ
ルホールド回路１５１、１５２、１５３等の具体的構成
としては、上述した例に限定されず、同様の機能を有す
るものであれば、適宜置換して用いることが可能であ
る。

【００２６】

【発明の効果】以上説明したように本発明のＲＳＳＩ回
路では、差動入力信号を整流し、この整流電圧信号をサ
ンプルホールドしたサンプルホールド電圧と基準電圧に
基づいて差動電流信号に変換し、この差動電流信号を任
意の電圧を中心とした差動電圧に変換するようにした。
したがって、本発明によれば、ノイズに強く高速伝送に
適した差動電圧出力を得ることができるＲＳＳＩ回路を
提供できる効果がある。また、本発明によれば、サンプ
ルホールド処理を通して差動電圧信号を得ることから、
入力信号に対して立ち上がりが速く、立ち下がりが遅い
出力信号でエンベロープの検出が容易なＲＳＳＩ回路を
提供できる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態によるＲＳＳＩ回路の構成
例を示すブロック図である。

【図２】図１に示すＲＳＳＩ回路における入力電圧対出
力電圧の特性例を示す説明図である。

【図３】図１に示すＲＳＳＩ回路の入力電圧に対する出
力電圧の応答時間の特性例を示す説明図であり、図３
（Ａ）は入力電圧の応答時間に対する特性を示し、図３
（Ｂ）は出力電圧の応答時間に対する特性を示す。

【図４】図１に示すＲＳＳＩ回路のリミッタアンプ部に
おける各リミッタアンプの具体例を示す図であり、図４
（Ａ）は回路構成を示し、図４（Ｂ）（Ｃ）は整流動作
を示す。

【図５】図１に示すＲＳＳＩ回路のサンプルホールド回
路部における各サンプルホールド回路の具体例を示す図
であり、図５（Ａ）は回路構成を示し、図５（Ｂ）
（Ｃ）はサンプルホールド動作を示している。

【図６】図１に示すＲＳＳＩ回路の電圧電流変換部の構
成例を示す回路図である。

【図７】図１に示すＲＳＳＩ回路の電圧電圧変換回路の
構成例を示すブロック図である。

【図８】従来のＲＳＳＩ回路の構成例を示すブロック図
である。

【符号の説明】

１１０……リミッタアンプ部、１１１、１１２、１１３
……リミッタアンプ、１２０……電圧電流変換部、１２
１、１２２、１２３……Ｖ−Ｉアンプ、１３０……出力
電圧生成部、１４０……電圧電圧変換回路、１４１、１
４２……差動増幅器、１５０……サンプルホールド回路
部、１５１、１５２、１５３……サンプルホールド回
路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者田辺伸一東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5J066 AA01 AA12 CA41 CA65 FA09 HA08 HA09 HA18 HA25 HA29 KA00 KA02 KA05 KA07 KA09 KA19 KA20 KA51 MA21 SA13 TA01 TA02 TA06 5J069 AA01 AA12 CA41 CA65 FA09 HA08 HA09 HA18 HA25 HA29 KA00 KA02 KA05 KA07 KA09 KA19 KA20 KA51 MA21 SA13 TA01 TA02 TA06

Claims

【特許請求の範囲】

【請求項１】差動入力信号の整流を行なう整流手段
と、前記整流手段からの整流電圧信号をサンプルホールドす
るサンプルホールド手段と、前記サンプルホールド手段からのサンプルホールド電圧
を基準電圧に基づいて差動電流信号に変換する電圧電流
変換手段と、前記電圧電流変換手段からの差動電流信号を差動電圧に
変換する差動電圧生成手段と、を有することを特徴とするＲＳＳＩ回路。
【請求項２】前記整流手段は、複数のリミッタアンプ
を従属接続した回路よりなることを特徴とする請求項１
記載のＲＳＳＩ回路。
【請求項３】前記リミッタアンプは第１差動増幅器よ
りなることを特徴とする請求項２記載のＲＳＳＩ回路。
【請求項４】前記サンプルホールド手段は、前記複数
のリミッタアンプからの出力をサンプルホールドする複
数のサンプルホールド回路よりなることを特徴とする請
求項２記載のＲＳＳＩ回路。
【請求項５】前記サンプルホールド回路は、電界効果
トランジスタとバイポーラトランジスタとを組み合わせ
たバートンアンプの出力段にコンデンサを挿入した回路
よりなることを特徴とする請求項４記載のＲＳＳＩ回
路。
【請求項６】前記電圧電流変換手段は、前記複数のサ
ンプルホールド回路からのサンプルホールド電圧と基準
電圧とを入力し、前記サンプルホールド電圧と基準電圧
の電圧差に対応した差動電流を出力する複数の第２差動
増幅器と、前記複数の第２差動増幅器の一方の出力電流
を合計して出力する第１電流出力手段と、他方の出力電
流を合計して出力する第２電流出力手段とを有すること
を特徴とする請求項４記載のＲＳＳＩ回路。
【請求項７】前記差動電圧生成手段は、前記電圧電流
変換手段の第１電流出力手段及び第２電流出力手段から
出力された２つの電流信号をそれぞれカレントミラー回
路を通して２つの電圧信号に変換する電流電圧変換部
と、前記電流電圧変換部によって出力される２つの電圧
信号を任意の電圧を中心とした差動電圧に変換する電圧
電圧変換部とを有することを特徴とする請求項６記載の
ＲＳＳＩ回路。
【請求項８】前記電圧電圧変換部における差動電圧の
中心電圧を可変制御する可変制御手段を有することを特
徴とする請求項７記載のＲＳＳＩ回路。