JP2001094369A

JP2001094369A - 光学信号処理回路

Info

Publication number: JP2001094369A
Application number: JP26668999A
Authority: JP
Inventors: Kiminari Tamiya; 公成田宮; Hiroshi Aoki; 弘志青木
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1999-09-21
Filing date: 1999-09-21
Publication date: 2001-04-06

Abstract

(57)【要約】【課題】差動信号処理と組み合わせて２値化する際に、
基準となる信号と比較する信号の品質の改善を容易且つ
確実に実現できるようにすること。【解決手段】光学信号処理回路は、光信号送出装置の出
力もしくは情報記録媒体からの反射光に含まれる情報を
フォトダイオードで電気信号に変換した微弱な信号を入
力して、その信号の大小によらず一定振幅の電気信号を
得、コンパレータに対して出力する自動利得制御回路を
備える。この自動利得制御回路の利得制御アンプ１０
は、レベルシフト回路４０から、ピーク検出回路３０に
より検出した差動信号処理回路２０の出力の振幅に設定
された電圧を加えることにより生成された制御信号を、
制御入力端子１１にて受ける。そして、その制御信号と
基準入力端子１２に入力される基準電圧源５０の基準電
圧との差により、上記差動信号処理回路２０の出力が大
きくなれば利得を下げ、逆に、差動信号処理回路２０の
出力が小さくなれば利得を上げる負帰還制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光信号送出装置の
出力もしくは情報記録媒体からの反射光に含まれる情報
をフォトダイオードで電気信号に変換して処理する光学
信号処理回路に関し、特に、フォトダイオードで検出し
た信号の大小によらず、一定振幅の電気信号を得る自動
利得制御に関するものである。

【０００２】

【従来の技術】バーコードリーダなどで使用される光学
信号処理回路は、フォトダイオードで検出した微弱な信
号を十分増幅した信号と基準となる信号とをコンパレー
タ等で比較して２値化信号を得、これをディジタル回路
で演算している。この一連の動作において、信号処理の
品質を落とさないためには、コンパレータなどで上記基
準となる信号と比較する信号が次の条件を見たしていな
ければならない。

【０００３】（１）回路の各部で発生するノイズが誤差
となるレベル以下である事、（２）歪みが誤差となるレ
ベル以下である事。

【０００４】上記条件（１）は、光学信号処理回路で発
生するノイズレベルを下げる事、また外部より混入する
ノイズを抑圧する事で実現されている。例えば、IEEE J
ournal Of Solid State Circuit、Vol.SC-21 No.1 Febru
ary P644-651 1986に開示されているアンプ（差動信号
処理）によると電源ラインを介して回路に混入するノイ
ズが抑圧される。この差動信号処理の原理を図４の
（Ａ）及び（Ｂ）を用いて説明する。

【０００５】図４の（Ａ）は通常の信号処理を表し、図
４の（Ｂ）が差動信号処理を表している。二つの信号処
理（各端子）に、一様のノイズ（ｖｎｏｉｓｅ）が発生
した場合、図４の（Ａ）に示す通常信号処理では、アン
プ１００の入力に重畳したノイズがｎ倍に増幅され、図
４の（Ｂ）に示す差動信号処理では、位相が１８０度シ
フトし振幅が同じノイズがアンプ１０１によりそれぞれ
ｎ倍されるが、引き算回路１０２により、位相が１８０
度シフトした二つの入力に一様に重畳するノイズが、相
殺される。

【０００６】このように差動信号処理を採用すれば、電
源ラインを介して回路に混入するノイズを抑圧し、コン
パレータなどで基準信号と比較する信号のＳ／Ｎを大き
くする事ができる。

【０００７】また、上記条件（２）に対しては、小さい
信号がノイズに対して大きくなるように、一方大きな信
号は過大利得により歪まないように、光学信号処理の利
得を調整する事で実現される。例えば、特開平４−２３
０８９号公報に開示されている自動利得制御によると、
入力信号の大小に依らず一定振幅の出力が得られる。以
下、図５の（Ａ）乃至（Ｄ）を用いて、自動利得制御に
ついて、その動作を線形に近似して説明する。

【０００８】図５の（Ａ）は、自動利得制御回路の構成
を示す図である。この自動利得制御回路は、入力端子１
０３Ｔ１，出力端子１０３Ｔ２，制御端子１０３Ｔ３の
三端子を有し、抵抗１０３Ａ，ＦＥＴ１０３Ｂ，及び演
算増幅路１０３Ｃで構成される利得制御アンプ１０３
と、この利得制御アンプ１０３の出力振幅を直流（Ｄ
Ｃ）電圧として検出するピーク検出回路１０４と、該ピ
ーク検出回路１０４の出力をｍ倍し、その出力が上記利
得制御アンプ１０３の制御端子１０３Ｔ２に接続される
アンプ１０５とから構成されている。

【０００９】ここで、利得制御アンプ１０３のＦＥＴ１
０３Ｂは、非飽和領域で動作している時、図５の（Ｂ）
に示すように、ドレイン・ソース間がゲート電圧（ＶＧ
Ｓ）で制御可能な抵抗であると見なすことができる。ま
た、演算増幅回路１０３Ｃは、その非反転端子には当該
利得制御アンプ１０３の入力端子１０３Ｔ１が、また反
転端子には、ソースがＧＮＤに接続されたＦＥＴ１０３
Ｂのドレインと抵抗１０３Ａの一端とが、そして出力端
子に上記抵抗１０３Ａの他端が接続されているので、Ｆ
ＥＴ１０３Ｂのソース・ドレイン間を抵抗と見なせば、
この利得制御アンプ１０３は、入力端子１０３Ｔ１に加
わる信号の非反転アンプだと見なす事ができる。線形に
近似した該利得制御アンプ１０３の利得Ｇｘを、式１並
びに図５の（Ｃ）に示す。

【００１０】

【数１】

【００１１】一方、上記利得制御アンプ１０３の制御端
子１０３Ｔ２に加わる信号ｖｃは、ピーク検出回路１０
４の出力をアンプ１０５でｍ倍したものである。ここ
で、ピーク検出回路１０４の出力ｖｐｋは、図５の
（Ｄ）に示すようなものである。従って、利得制御アン
プ１０３の出力ｖｏｕｔとピーク検出回路１０４の出力
ｖｐｋとの関係から、両方がＤＣ値（時間で変化しない
もの）と扱えば、上記利得制御アンプ１０３の制御端子
１０３Ｔ２に加わる信号ｖｃは、次の式２で表される。

【００１２】

【数２】

【００１３】このような式２を、上記式１に代入する
と、次のような式３及び式４（式３の変形）が導出でき
る。

【００１４】

【数３】

【００１５】上記式４は、自動利得制御回路の出力（利
得制御アンプ１０３の出力）が、ｖｉｎの大小により決
まり、ｖｉｎがゼロの時、ｖｏｕｔ＝０、ｖｉｎが一定の大きさを持ちｋ＊ｍ＞１／ｖｉｎの時、ｖｏｕｔ＝Ｒａ／（ｋ＊ｍ＊Ｒｂ）、である事を示している。後者は、出力が入力に依らず一
定である自動利得制御の特性を示している。

【００１６】

【発明が解決しようとする課題】光学信号処理回路は、
フォトダイオードで検出した微弱な信号を十分増幅した
信号と基準となる信号とをコンパレータ等で比較して２
値化信号を得、これをディジタル回路で演算している。
この一連の動作において、信号処理の品質を落とさない
ためには、コンパレータ等で基準となる信号と比較する
信号が次の条件を見たしていなければならない。

【００１７】上述したように、従来例の一つである差動
信号処理は、２値化する際に基準となる信号と比較す
る、増幅したフォトダイオードで検出した微弱な信号の
ノイズ成分を抑圧するのに有効な手段である。しかし、
バーコードリーダ等の光信号処理装置の場合、以下の条
件により入力信号のダイナミックレンジが数十ｄＢにも
達する。

【００１８】・光信号送出装置の出力（パワー）の変
化、・光信号送出装置と光学信号処理回路間の距離変化、・情報記録媒体の反射率の変化、・情報記録媒体と光学信号処理回路間の距離の変化。

【００１９】信号のダイナミックレンジが数十ｄＢにも
達すると、差動信号処理だけで２値化する際に基準とな
る信号と比較する全範囲の信号のノイズを抑圧する事は
困難である。そこで、差動信号処理を自動利得制御と組
合せ、特性を改善する事が考えられる。

【００２０】この時、自動利得制御が安定して行われる
範囲が１０ｄＢ程度である従来型の自動利得制御との組
み合わせでは、図６に示すように、動作点の設定次第で
は組み合わせた効果が十分得られない問題がある。ちな
みに、上記ＦＥＴ１０３Ｂのソース・ドレイン抵抗によ
る自動利得制御が安定に動作する範囲は、以下のような
ＦＥＴの特性により決まっている。

【００２１】・ＦＥＴがゲート電圧で制御される抵抗と
近似できるのは、ドレイン・ソース間電圧が小さい時に
限られる、・ＦＥＴのゲート電圧、ソース・ドレイン間抵抗の関係
が温度で変化する。

【００２２】本発明は、上記の点に鑑みてなされたもの
で、差動信号処理と組み合わせて２値化する際に、基準
となる信号と比較する信号の品質（ノイズ、歪み）の改
善を容易且つ確実に実現できる自動利得制御を有する光
学信号処理回路を提供することを目的とする。

【００２３】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による光学信号処理回路は、光信号送出装
置の出力もしくは情報記録媒体からの反射光に含まれる
情報をフォトダイオードで電気信号に変換して処理する
光学信号処理回路において、差動入力端子、差動出力端
子、制御入力端子、及び基準入力端子を備えた差動利得
制御手段と、少なくともフィルタリング機能及び増幅機
能を有し、上記差動利得制御手段の出力が加えられる差
動入力端子を備えた差動信号処理手段と、差動入力端子
を備え、上記差動信号処理手段の出力を検出するピーク
検出手段と、上記ピーク検出手段により検出した上記差
動信号処理手段の出力の振幅に、設定された電圧を加え
ることにより、上記差動利得制御手段の制御入力端子に
入力する制御信号を生成するレベルシフト手段と、上記
差動利得制御手段の基準入力端子に入力する基準信号を
生成する基準信号生成手段と、を具備し、上記差動利得
制御手段は、上記制御入力端子に入力される上記レベル
シフト手段で生成された制御信号と、上記基準入力端子
に入力される上記基準信号生成手段で生成された基準電
圧との差により、上記差動信号処理手段の出力が大きく
なれば利得を下げ、逆に上記差動信号処理手段の出力が
小さくなれば利得を上げる負帰還制御を行うことを特徴
とする。

【００２４】即ち、本発明の光学信号処理回路によれ
ば、差動利得制御手段が、上記差動信号処理手段の出力
の振幅に設定された電圧を加えることにより生成される
レベルシフト手段からその制御入力端子に入力される制
御信号と、その基準入力端子に入力される基準信号生成
手段で生成された基準電圧との差により、上記差動信号
処理手段の出力が大きくなれば利得を下げ、逆に、上記
差動信号処理手段の出力が小さくなれば利得を上げる負
帰還制御を行うようにしている。

【００２５】従って、差動信号処理と組み合わせて２値
化する際に、基準となる信号と比較する信号の品質（ノ
イズ、歪み）の改善を容易且つ確実に実現できる自動利
得制御を有する光学信号処理回路を提供することができ
る。

【００２６】なお、上記差動信号処理手段は、入力とし
て加わる信号の大小あるいは周波数帯域に合わせ最適な
ものを選択することが好ましい。

【００２７】また、上記レベルシフト手段の設定電圧に
より、利得制御出力を調整することができる。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２９】図１の（Ａ）は、本発明の一実施の形態に
係る光学信号処理回路に適用される自動利得制御回路の
構成を示す図である。

【００３０】この自動利得制御回路は、光信号送出装置
の出力もしくは情報記録媒体からの反射光に含まれる情
報を図示しないフォトダイオードで電気信号に変換した
微弱な信号を入力して、その信号の大小によらず一定振
幅の電気信号を得、図示しないコンパレータに対して出
力するためのものであり、差動利得制御手段として機能
する利得制御アンプ１０、差動信号処理手段として機能
する差動信号処理回路２０、ピーク検出手段として機能
するピーク検出回路３０、レベルシフト手段として機能
するレベルシフト回路４０、及び基準信号生成手段とし
て機能する基準電圧源５０から構成されている。

【００３１】ここで、上記利得制御アンプ１０は、上記
レベルシフト回路４０からの制御信号を入力する制御入
力端子１１及び上記基準電圧源５０からの基準信号を入
力する基準入力端子１２に接続された利得制御段１３
と、正及び負入力端子１４Ｐ，１４Ｎに接続され、上記
利得制御段１３の出力により制御される信号増幅段１５
と、該信号増幅段１５と正及び負出力端子１６Ｐ，１６
Ｎとの間に配されたバッファ１７Ｐ，１７Ｎと、から構
成されている。

【００３２】図２は、この利得制御アンプ１０の実際の
回路構成を示す図である。

【００３３】即ち、利得制御段１３は、その値がＩｒで
ある定電流源Ｉｒｅｆ１と、共に抵抗値がＲ１である２
本の抵抗Ｒｅ０，Ｒｅ１と、ＰＮＰトランジスタＱ１，
Ｑ２とで構成されている。ここで、上記定電流源Ｉｒｅ
ｆ１の一端は電源に接続され、他端には上記抵抗Ｒｅ１
及びＲｅ２の一端が接続されている。そして、抵抗Ｒｅ
１の他端は、コレクタがＧＮＤに接続され且つベースが
上記基準入力端子１２に接続されたトランジスタＱ１の
エミッタに接続され、また、抵抗Ｒｅ２の他端は、コレ
クタが信号増幅段１５の出力端子に接続され且つベース
が上記制御入力端子１１に接続されたトランジスタＱ２
のエミッタに接続されている。

【００３４】このような構成の利得制御段１３では、上
記トランジスタＱ１のベースに基準入力（電圧＝Ｖｒｅ
ｆ）、トランジスタＱ２のベースに制御入力（電圧＝Ｖ
ｃ）が加わった状態における、出力端子に流れる出力電
流ｉｃｎｔは、次の式５の条件が成り立つとき、以下の
式６（又は式７）で示される。

【００３５】

【数４】

【００３６】一方、信号増幅段１５は、その値がＩｒで
ある四つの定電流源Ｉｒｅｆ２〜Ｉｒｅｆ５、その値が
Ｒ２である抵抗Ｒｅ２、その値がＲ３である２本の抵抗
Ｒｏ１，Ｒｏ２、及び１２個のトランジスタＱ３〜Ｑ１
４から構成されている。

【００３７】ここで、ＮＰＮトランジスタＱ３及びＱ４
は、上記利得制御段１３の出力端子を、Ｑ３のコレクタ
とベース及びトランジスタＱ４のベースに、また両トラ
ンジスタＱ３，Ｑ４のエミッタをＧＮＤに接続すること
で、トランジスタＱ４のコレクタ電流を出力とするカレ
ントミラーを構成している。これらトランジスタＱ３，
Ｑ４のエミッタ面積比が１：２のとき、同カレントミラ
ーの出力であるトランジスタＱ４のコレクタ電流Ｉｃ
（Ｑ４）は、次の式８で示される。

【００３８】

【数５】

【００３９】また、共に一端がＧＮＤに接続されている
上記定電流源Ｉｒｅｆ２，Ｉｒｅｆ３の他端間には、上
記抵抗Ｒｅ２が接続されている。そして、この一方の定
電流源Ｉｒｅｆ２のこの他端には、更に、ベースが上記
正入力端子１４Ｐに接続されたＮＰＮトランジスタＱ５
のエミッタが接続され、もう一方の定電流源Ｉｒｅｆ３
のこの他端には、更に、ベースが上記負入力端子１４Ｎ
に接続されたＮＰＮトランジスタＱ６のエミッタが接続
されている。これらトランジスタＱ５，Ｑ６のコレクタ
はそれぞれ、コレクタとベースが共に電源に接続された
ＮＰＮトランジスタＱ７，Ｑ８のエミッタと接続される
と共に、共通エミッタが上記カレントミラーの出力であ
るトランジスタＱ４のコレクタに接続されたＮＰＮトラ
ンジスタＱ１１，Ｑ１２のベースと接続されている。

【００４０】このトランジスタＱ１１のコレクタは、エ
ミッタが電源に接続されたＰＮＰトランジスタＱ９のベ
ース及びコレクタに接続されると共に、エミッタが電源
に接続されたＰＮＰトランジスタＱ１４のべースに接続
されている。そして、このトランジスタＱ１４のコレク
タは、上記正出力端子１６Ｐに接続された利得“１”の
バッファ１７Ｐの入力と、その値がＲ３で一端が上記基
準入力端子１２に接続された抵抗Ｒｏ２の他端と、その
値がＩｒであり一端がＧＮＤに接続された定電流源Ｉｒ
ｅｆ５の他端とに接続されている。

【００４１】同様に、上記トランジスタＱ１２のコレク
タは、エミッタが電源に接続されたＰＮＰトランジスタ
Ｑ１０のベース及びコレクタに接続されると共に、エミ
ッタが電源に接続されたＰＮＰトランジスタＱ１３のべ
ースに接続されている。そして、このトランジスタＱ１
３のコレクタは、上記負出力端子１６Ｎに接続された利
得“１”のバッファ１７Ｎの入力と、その値がＲ３で一
端が上記基準入力端子１２に接続された抵抗Ｒｏ１の他
端と、その値がＩｒであり一端がＧＮＤに接続された定
電流源Ｉｒｅｆ４の他端とに接続されている。

【００４２】このような構成の信号増幅段１５において
は、次のような式９が成立する。

【００４３】

【数６】

【００４４】そして、正入力端子１４ＰにＶｉｐ、負入
力端子１４ＮにＶｉｎが加わると、トランジスタＱ５，
Ｑ６のコレクタ電流Ｉｃ（Ｑ５），Ｉｃ（Ｑ６）は、次
の式１０，式１１で表される。

【００４５】

【数７】

【００４６】上記式１０乃至式１２に示したトランジス
タＱ５，Ｑ６の電流はそれぞれ、トランジスタＱ７，Ｑ
８に流れる。一方、上記トランジスタＱ７，Ｑ８，Ｑ１
１，Ｑ１２の接続関係から、各トランジスタトランジス
タＱ７，Ｑ８，Ｑ１１，Ｑ１２のベース・エミッタ間電
圧をＶｂｅ（Ｑ７），Ｖｂｅ（Ｑ８），Ｖｂｅ（Ｑ１
１），Ｖｂｅ（Ｑ１２）とすると、次のような式１３が
成立する。

【００４７】

【数８】

【００４８】また、上記トランジスタＱ１１，Ｑ１２，
Ｑ４の接続から、それらトランジスタＱ１１，Ｑ１２，
Ｑ４のコレクタ電流をＩｃ（Ｑ１１），Ｉｃ（Ｑ１
２），Ｉｃ（Ｑ４）とすると、次のような式１４が成立
する。

【００４９】

【数９】

【００５０】そして、これら式１３及び式１４と前述し
た式８とを組み合わせ、トランジスタＱ１１のコレクタ
電流とトランジスタＱ１２のコレクタ電流を、次のよう
な式１５及び式１６のように定義すると、式１７及び式
１８が得られる。

【００５１】

【数１０】

【００５２】従って、この利得制御アンプ１０の利得ｇ
ａｉｎ、並びに、正出力端子１６Ｐ及び負出力端子１６
Ｎに生じる電圧Ｖｏｕｔｐ及びＶｏｕｔｎは、次の式１
９及び式２０で表される。

【００５３】

【数１１】

【００５４】つまり、この利得制御アンプ１０の利得
は、図３の（Ａ）に示すように変化する。即ち、上記式
１９は、最大利得と利得変化率が共に回路に用いる抵抗
の比だけで決まる事を表しており、回路をＩＣ化した場
合、最大利得及び利得変化率は抵抗の比精度並み（通常
１乃至２％）となり、温度依存性が極めて小さい。

【００５５】そして、このような利得制御アンプ１０
と、フィルタやアンプなどの機能を有する差動信号処理
回路２０、差動入力を備えピークホールド機能を有する
ピーク検出回路３０、レベルシフト回路４０、及び基準
電圧源５０により、自動利得制御回路を構成している。

【００５６】即ち、この利得制御アンプ１０の出力を差
動信号処理回路２０の入力に接続し、その差動信号処理
回路２０の出力に接続したピーク検出回路３０の出力に
レベルシフト回路４０で生成する電圧を加えた信号を利
得制御アンプ１０の制御入力端子１１に、また、基準電
圧源５０を基準入力端子１２に接続する事で、この利得
制御アンプ１０の利得を自動制御する回路を実現してい
る。

【００５７】ここで、ピーク検出回路３０は、正入力と
負入力に加わる信号の振幅を検出するもので、２入力の
何れか一方かまたは両方の入力から、図３の（Ｂ）に示
す振幅電圧Ｖｐｋを求める。この時、レベルシフト回路
４０で生成する出力が、その入力よりも低くなるよう
に、発生する電圧を−Ｖｓｈｉｆｔ、基準電圧をｖｒｅ
ｆ＝ｏとすると、上記利得制御アンプ１０の制御入力端
子１１に加わる電圧Ｖｃは、次の式２１で表される。

【００５８】

【数１２】

【００５９】この時、利得制御アンプ１０の基準入力端
子１２に加わる基準電圧がＶｒｅｆ、差動信号処理は利
得“１”で且つその特性が周波数によらず一定であり、
入出力を次の式２２及び式２３に示すよう定義すると、
以下の式２４が成立する。

【００６０】

【数１３】

【００６１】上記式２４は、図３の（Ｂ）で示したＶｐ
ｋと上記ｖｏａｇｃとがＤＣ値である（信号が時間で変
化しない）と仮定し、Ｖｐｋ＝ｖｏａｇｃとすると、次
のような式２５に変形できる。

【００６２】

【数１４】

【００６３】さらに、上記ｖｉｎａｇｃがある大きさを
持ち、分母の第一項に対して第二項が小さいとすると、
上記式２５は次の式２６に変形できる。

【００６４】

【数１５】

【００６５】上記式２６は、自動利得制御回路の出力
が、抵抗比とレベルシフト回路４０で生成する電圧Ｖｓ
ｈｉｆｔとで決まり、ＩＣ化すればその精度が１乃至２
％に達する事を示し、温度依存性が極めて小さい事を示
している。

【００６６】これまでで、図１の（Ａ）及び図２に示す
自動利得制御の出力が上記式２６で示される説明をして
きたが、上記式２６の導出は、前述のように時間で振幅
変化のない信号に限定される。次に、時間で振幅が変化
した際の光学信号処理回路の動作を、図１の（Ｂ）及び
図３の（Ｃ）を用いて説明する。

【００６７】図１の（Ｂ）は、バースト状入力ｖｉｎａ
ｇｃとそれに対する自動利得制御回路の出力ｖｏａｇｃ
及びピーク検出信号Ｖｐｋを合わせて示しており、回路
の動作は過渡期ｔｔｒと定常期ｔｓに分けられる。定常
期ｔｓの出力は、入力振幅に変化がない前提で求めたよ
うに上記式２６で表される。次に、過渡期ｔｔｒの動作
を、図３の（Ｃ）に示すピーク検出回路３０の動作によ
り説明する。

【００６８】ピーク検出回路３０は、非反転入力がそれ
ぞれ該ピーク検出回路３０の正入力端子３１Ｐ，負入力
端子３１Ｎに接続されたコンパレータ３２，３３と、そ
れぞれのコンパレータ３２，３３の反転入力がエミッタ
に、該コンパレータ３２，３３の出力がベースに、電源
がコレクタに接続されたＮＰＮトランジスタ３４と、該
ピーク検出回路３０の出力端子３５と上記トランジスタ
３４のエミッタとの接続点に接続される、他端子がＧＮ
Ｄに接続された抵抗３６及び容量３７とで構成される。

【００６９】このピーク検出回路３０は、正入力端子３
１Ｐに加わるＶｉｎｐもしくは負入力端子３１Ｎに加わ
るＶｉｎｎが出力端子３５に現れるＶｏｕｔよりも大き
ければ、トランジスタ３４に電流ｉｃｈが流れ、逆に、
正入力端子３１Ｐに加わるＶｉｎｐもしくは負入力端子
３１Ｎに加わるＶｉｎｎが出力端子３５に現れるＶｏｕ
ｔよりも小さければ、抵抗３６に電流ｉｄｉｓｃｈが流
れる。この一連の動作において、抵抗３６を、次の式２
７が成り立つよう設定すれば、出力端子３５に現れるＶ
ｏｕｔは、正入力もしくは負入力の振幅に相当するＤＣ
値になる。

【００７０】

【数１６】

【００７１】次に、上記ピーク検出回路３０の動きと、
自動利得制御の関係を結びつける。図３の（Ｃ）に示す
トランジスタ３４に流れる電流の制限から、上記ピーク
検出回路３０の出力が実際の振幅に等しくなるまでの時
間遅れｔｄｌは、容量３７の値をＣｌとすれば、次の式
２８となる。

【００７２】

【数１７】

【００７３】通常、自動利得制御回路を構成する他の回
路の動きは、このピーク検出回路３０に比べて高速なの
で、自動利得制御の過渡期間の幅は、次の式２９で表さ
れる。

【００７４】

【数１８】

【００７５】自動利得制御は、この式２９を前提に、過
渡期間ｔｔｒがバースト状信号の読み取りに影響を与え
ないようピーク検出回路３０の動作を決めて使用される
が、ピーク検出回路３０は読み取るべき信号だけでなく
ノイズにも反応する。

【００７６】ピーク検出回路３０がノイズに反応し、電
流ｉｃｈにより容量３７が充電されると、充電された電
荷をｉｄｉｓｃｈで放電する時間遅れは、上記式２７に
示したｉｃｈとｉｄｉｓｃｈの関係から（二桁以上）大
きくなる。上記利得制御アンプ１０とピーク検出回路３
０との間に挿入する上記差動信号処理回路２０が、決め
られた周波数の信号のみを通過する特性を持っている
と、ピーク検出回路３０は、入力信号の振幅のみを検出
する。

【００７７】また、前述したように、上記式２６に示し
たこの自動利得制御回路の出力は、レベルシフト回路４
０の設定電圧によって決まる。このような自動利得制御
回路を備えた光信号処理回路では、この自動利得制御回
路の出力は、基準となる信号とコンパレータ等で比較し
て２値化信号に変換した後、ディジタル回路で演算され
る。この一連の動作でコンパレータの出力に生じる遅延
は、光学信号処理回路の信号処理品質を落とす一要因で
ある。この遅延は、コンパレータに入力する信号の傾き
で決まり、傾きが大きければ遅延は小さくなる。

【００７８】このため、この自動利得制御回路の出力信
号は、遅延が信号品質に影響しない程度に大きく設定さ
れる。一方、設定した出力が過大になると、コンパレー
タの遅延による信号品質の劣化ではなく、自動利得制御
出力の歪みが原因となる信号品質の劣化が問題となる。

【００７９】よって、レベルシフト回路４０の設定電圧
は、自動利得制御出力の歪みが原因となる信号品質の劣
化と、コンパレータで生じる遅延が原因となる信号品質
の劣化を最適化するべく調整する。

【００８０】以上実施の形態に基づいて本発明を説明し
たが、本発明は上述した実施の形態に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形や応用が可
能である。

【００８１】ここで、本発明の要旨をまとめると、特許
請求の範囲に記載したものに加えて、以下のような構成
を含む。

【００８２】（１）差動入力端子、差動出力端子、制
御入力端子、及び基準入力端子を備えた差動利得制御手
段と、少なくともフィルタリング機能及び増幅機能を有
し、前記差動利得制御手段の出力が加えられる差動入力
端子を備えた差動信号処理手段と、差動入力端子を備
え、前記差動信号処理手段の出力を検出するピーク検出
手段と、前記ピーク検出手段により検出した前記差動信
号処理手段の出力の振幅に、設定された電圧を加えるこ
とにより、前記差動利得制御手段の制御入力端子に入力
する制御信号を生成するレベルシフト手段と、前記差動
利得制御手段の基準入力端子に入力する基準信号を生成
する基準信号生成手段と、を具備し、前記差動利得制御
手段は、前記制御入力端子に入力される前記レベルシフ
ト手段で生成された制御信号と、前記基準入力端子に入
力される前記基準信号生成手段で生成された基準電圧と
の差により、前記差動信号処理手段の出力が大きくなれ
ば利得を下げ、逆に前記差動信号処理手段の出力が小さ
くなれば利得を上げる負帰還制御を行うことを特徴とす
る自動利得制御回路。

【００８３】（２）前記差動信号処理手段は、入力と
して加わる信号の大小あるいは周波数帯域に合わせ最適
なものを選択することを特徴とする（１）に記載の自動
利得制御回路。

【００８４】（３）前記レベルシフト手段の設定電圧
により利得制御出力を調整することを特徴とする（１）
又は（２）に記載の自動利得制御回路。

【００８５】

【発明の効果】以上詳述したように、本発明によれば、
差動信号処理と組み合わせ用い、回路を構成する抵抗の
比と電圧源でその出力及び動作が決まる自動利得制御に
より、２値化する際に、基準となる信号と比較する信号
の品質（ノイズ、歪み）の改善を容易且つ確実に実現で
きる光学信号処理回路を提供することができる。

【図面の簡単な説明】

【図１】（Ａ）は本発明の一実施の形態に係る光学信号
処理回路に適用される自動利得制御回路の構成を示す図
であり、（Ｂ）は実際に光学信号処理回路で扱う信号を
示す図である。

【図２】利得制御アンプの構成を示す回路図である。

【図３】（Ａ）は利得制御アンプの特性を示す図、
（Ｂ）はピーク検出回路の特性を示す図であり、（Ｃ）
はピーク検出回路の構成を示す図である。

【図４】（Ａ）は通常の信号処理におけるノイズの乗っ
た波形を示す図であり、（Ｂ）はノイズを抑制する差動
信号処理の原理を説明するための図である。

【図５】（Ａ）は従来の自動利得制御回路の構成を示す
図、（Ｂ）は従来の自動利得制御回路に用いるＦＥＴの
特性を示す図、（Ｃ）は制御電圧と利得の関係を示す図
であり、（Ｄ）はピークホールドの動作を説明するため
の図である。

【図６】差動信号処理と自動利得制御の組み合わせによ
る効果の有無を説明するための図である。

【符号の説明】１０利得制御アンプ１１制御入力端子１２基準入力端子１３利得制御段１４Ｎ，３１Ｎ負入力端子１４Ｐ，３１Ｐ正入力端子１５信号増幅段１６Ｎ負出力端子１６Ｐ正出力端子１７Ｐ，１７Ｎバッファ２０差動信号処理回路３０ピーク検出回路３２，３３コンパレータ３５出力端子４０レベルシフト回路５０基準電圧源

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J066 AA01 AA12 AA21 AA22 AA56 CA21 CA32 CA41 CA46 FA09 FA17 HA02 HA25 HA44 KA02 KA05 KA09 KA12 KA17 KA18 KA19 KA23 KA41 KA47 MA08 MA13 MA19 MA21 ND05 ND12 ND22 ND23 ND28 PD02 SA01 TA01 TA02 TA06 5J100 JA01 LA01 LA09 LA13 QA01 QA09

Claims

【特許請求の範囲】

【請求項１】光信号送出装置の出力もしくは情報記録
媒体からの反射光に含まれる情報をフォトダイオードで
電気信号に変換して処理する光学信号処理回路におい
て、差動入力端子、差動出力端子、制御入力端子、及び基準
入力端子を備えた差動利得制御手段と、少なくともフィルタリング機能及び増幅機能を有し、前
記差動利得制御手段の出力が加えられる差動入力端子を
備えた差動信号処理手段と、差動入力端子を備え、前記差動信号処理手段の出力を検
出するピーク検出手段と、前記ピーク検出手段により検出した前記差動信号処理手
段の出力の振幅に、設定された電圧を加えることによ
り、前記差動利得制御手段の制御入力端子に入力する制
御信号を生成するレベルシフト手段と、前記差動利得制御手段の基準入力端子に入力する基準信
号を生成する基準信号生成手段と、を具備し、前記差動利得制御手段は、前記制御入力端子に入力され
る前記レベルシフト手段で生成された制御信号と、前記
基準入力端子に入力される前記基準信号生成手段で生成
された基準電圧との差により、前記差動信号処理手段の
出力が大きくなれば利得を下げ、逆に前記差動信号処理
手段の出力が小さくなれば利得を上げる負帰還制御を行
うことを特徴とする光学信号処理回路。
【請求項２】前記差動信号処理手段は、入力として加
わる信号の大小あるいは周波数帯域に合わせ最適なもの
を選択することを特徴とする請求項１に記載の光学信号
処理回路。
【請求項３】前記レベルシフト手段の設定電圧により
利得制御出力を調整することを特徴とする請求項１又は
２に記載の光学信号処理回路。