JP2005318166A - 増幅回路及びそれを用いた無線受信回路 - Google Patents
増幅回路及びそれを用いた無線受信回路 Download PDFInfo
- Publication number
- JP2005318166A JP2005318166A JP2004132560A JP2004132560A JP2005318166A JP 2005318166 A JP2005318166 A JP 2005318166A JP 2004132560 A JP2004132560 A JP 2004132560A JP 2004132560 A JP2004132560 A JP 2004132560A JP 2005318166 A JP2005318166 A JP 2005318166A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- amplifiers
- control signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 この増幅回路4は、所定の周波数特性、利得をそれぞれ有し、入力が相互に接続された増幅器6、7と、増幅器6、7の入力にバイアスを印加するためのバイアス回路5と、外部回路から供給される制御信号に従って、増幅器6、7の中の1つの出力信号を選択して出力するためのスイッチ回路SW1とを具備する。
【選択図】 図1
Description
このように、特許文献1に掲載されている無線受信機は、第2のダウンコンバータ段階を複数のモードで共通とするものであり、増幅回路を複数のモードで共通とするものではない。
このように、特許文献2に掲載されている無線送受信機は、送受共用可変利得増幅器を送信と受信で共用するものであり、複数の周波数帯の電波を受信するためのものではない。
また、第3群のスイッチ回路が、制御信号が第1〜第Nの増幅器の中の第J番目(Jは、1〜Nの整数)の増幅器を選択することを指示する場合に、第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器の入力を、第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器をオフ状態にさせるための所定の電位にそれぞれ接続することとしても良い。
さらに、第1のスイッチ回路の入力にバイアスを印加するためのバイアス回路を更に具備することとしても良い。
図1は、本発明の第1の実施形態に係る増幅回路を用いた無線受信回路の概要を示すブロック図である。図1に示すように、この無線受信回路1は、電波を受信するためのアンテナ2と、整合回路3と、本発明の第1の実施形態としての増幅回路4と、バッファアンプ41とを具備する。
増幅回路4は、第1の周波数帯(例えば、900MHz等)の信号の増幅に適した周波数特性及び/又は利得を有する増幅器6と、第2の周波数帯(例えば、2.4GHz等)の信号の増幅に適した周波数特性及び/又は利得を有する増幅器7と、増幅器6、7の入力にバイアスを印加するためのバイアス回路5と、2入力1出力のスイッチ回路SW1とを具備する。
さらに、トランジスタQN1のドレインは、抵抗R2の一端に接続されている。このトランジスタQN1のドレインと抵抗R2の接続点が、増幅器6の出力端となる。抵抗R2の他端は、高電位側の電源電位(ここでは、VDD)に接続されている。
さらに、トランジスタQN2のドレインは、抵抗R3の一端に接続されている。このトランジスタQN2のドレインと抵抗R3の接続点が、増幅器7の出力端となる。抵抗R3の他端は、高電位側の電源電位(ここでは、VDD)に接続されている。
このように、増幅器6、7によって増幅された信号のいずれかが、バッファアンプ41に供給される。すなわち、増幅回路4は、制御信号に応じて、第1又は第2の周波数帯の信号を増幅して出力することが可能である。
増幅回路14は、バイアス回路5と、増幅器6、7と、第3の周波数帯の信号の増幅に適した周波数特性及び/又は利得を有する増幅器8と、3入力1出力のスイッチ回路SW2とを具備する。
増幅器8は、増幅器6、7(図1参照)と同様に、Nチャネルトランジスタのソース〜ドレイン経路及び抵抗を低電位側の電源電位(ここでは、VSS)と高電位側の電源電位(ここでは、VDD)との間に直列に接続することで構成可能である。
スイッチ回路SW2は、この制御信号に応じて、増幅器6〜8のいずれかの出力信号を選択してバッファアンプ41に出力する。
なお、ここでは、3つの増幅器6〜8を用いた増幅回路14について説明したが、4つ以上の増幅器を用いることも可能である。
増幅回路24は、バイアス回路5と、増幅器6、7と、スイッチ回路SW1、SW3〜5と、負荷回路25、26とを具備する。
スイッチ回路SW1は、制御信号がハイレベルの場合に、増幅器6とバッファアンプ41との間を接続し、制御信号がローレベルの場合に、増幅器7とバッファアンプ41との間を接続する。
スイッチ回路SW4は、制御信号がハイレベルの場合に、増幅器6の入力と負荷回路25との間を接続し、制御信号がローレベルの場合に、増幅器6の入力と低電位側の電源電位(ここでは、VSS)との間を接続する。
スイッチ回路SW5は、制御信号がハイレベルの場合に、増幅器7の入力と低電位側の電源電位(ここでは、VSS)との間を接続し、制御信号がローレベルの場合に、増幅器7の入力と負荷回路26との間を接続する。
一方、制御信号がローレベルの場合、アンテナ2〜整合回路3〜増幅器7を経由して増幅された信号がバッファアンプ41に供給される。このとき、整合回路3から見た増幅回路24の入力インピーダンスは、増幅器7の入力インピーダンスと負荷回路26のインピーダンス(ここでは、増幅器6の入力インピーダンスと同じ)との和となる。
なお、増幅回路24は、先に説明した増幅回路4と同様の機能を有する。しかしながら、増幅器6の出力信号を選択している間は、増幅器7の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器7がオフ状態となる。一方、増幅器7の出力信号を選択している間は、増幅器6の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器6がオフ状態となる。これにより、増幅回路4よりも消費電力を低減することができる。
増幅回路34は、バイアス回路5と、増幅器6〜8と、スイッチ回路SW2、SW4〜SW7と、負荷回路35〜37とを具備する。
スイッチ回路SW7は、制御信号が第1のレベルの場合に、整合回路3及びバイアス回路5と増幅器6との間を接続し、制御信号が第2のレベルの場合に、整合回路3及びバイアス回路5と増幅器7との間を接続し、制御信号が第3のレベルの場合に、整合回路3及びバイアス回路5と増幅器8との間を接続する。
スイッチ回路SW5は、制御信号が第1又は第3のレベルの場合に、増幅器7の入力と低電位側の電源電位(ここでは、VSS)との間を接続し、制御信号が第2のレベルの場合に、増幅器7の入力と負荷回路36との間を接続する。
スイッチ回路SW6は、制御信号が第1又は第2のレベルの場合に、増幅器8の入力と低電位側の電源電位(ここでは、VSS)との間を接続し、制御信号が第3のレベルの場合に、増幅器8の入力と負荷回路37との間を接続する。
また、制御信号が第2のレベルの場合、アンテナ2〜整合回路3〜増幅器7を経由して増幅された信号がバッファアンプ41に供給される。このとき、整合回路3から見た増幅回路34の入力インピーダンスは、増幅器7の入力インピーダンスと負荷回路36のインピーダンス(ここでは、増幅器6の入力インピーダンスと増幅器8の入力インピーダンスの和と同じ)との和となる。
なお、増幅回路34は、先に説明した増幅回路14と同様の機能を有する。しかしながら、増幅器6の出力信号を選択している間は、増幅器7、8の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器7、8がオフ状態となる。また、増幅器7の出力信号を選択している間は、増幅器6、8の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器6、8がオフ状態となる。また、増幅器8の出力信号を選択している間は、増幅器6、7の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器6、7がオフ状態となる。これにより、増幅回路14よりも消費電力を低減することができる。
また、ここでは、制御信号が多値(3値)信号としたが、複数ビット幅の信号としても良い。
Claims (7)
- 所定の周波数特性及び/又は利得をそれぞれ有し、入力が相互に接続された複数の増幅器と、
外部から供給される制御信号に従って、前記複数の増幅器の中の1つの出力信号を選択して出力するためのスイッチ回路と、
を具備する増幅回路。 - 前記複数の増幅器の入力にバイアスを印加するためのバイアス回路を更に具備する、請求項1記載の増幅回路。
- 所定の周波数特性及び/又は利得をそれぞれ有する第1〜第N(Nは、2以上の整数)の増幅器と、
前記第1〜第Nの増幅器の中の1つを選択することを指示するために外部から供給される制御信号に従って、外部から供給される入力信号を前記第1〜第Nの増幅器の中の1つの増幅器に供給するための1入力N出力の第1のスイッチ回路と、
前記制御信号に従って、前記第1〜第Nの増幅器の中の1つの出力信号を選択して出力するためのN入力1出力の第2のスイッチ回路と、
第1〜第Nの負荷回路と、
前記制御信号が前記第1〜第Nの増幅器の中の第J番目(Jは、1〜Nの整数)の増幅器を選択することを指示する場合に、前記第1〜第Nの増幅器の中の第J番目の増幅器の入力に前記第1〜第Nの負荷回路の中の第J番目の負荷回路を接続するための第3群のスイッチ回路と、
を具備する増幅回路 - 前記第1〜第Nの負荷回路の第K番目(Kは、1〜Nの整数)の負荷回路が、前記第1〜第Nの増幅器の中の第K番目の増幅器以外の(N−1)個の増幅器の入力インピーダンスの和に相当するインピーダンスをそれぞれ有する、請求項3記載の増幅回路。
- 前記第3群のスイッチ回路が、前記制御信号が前記第1〜第Nの増幅器の中の第J番目(Jは、1〜Nの整数)の増幅器を選択することを指示する場合に、前記第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器の入力を、前記第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器をオフ状態にさせるための所定の電位にそれぞれ接続する、請求項3又は4記載の増幅回路。
- 前記第1のスイッチ回路の入力にバイアスを印加するためのバイアス回路を更に具備する、請求項3〜5のいずれか1項に記載の増幅回路。
- 請求項1〜6のいずれか1項に記載の増幅回路を具備する無線受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004132560A JP4539159B2 (ja) | 2004-04-28 | 2004-04-28 | 増幅回路及びそれを用いた無線受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004132560A JP4539159B2 (ja) | 2004-04-28 | 2004-04-28 | 増幅回路及びそれを用いた無線受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005318166A true JP2005318166A (ja) | 2005-11-10 |
JP4539159B2 JP4539159B2 (ja) | 2010-09-08 |
Family
ID=35445158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004132560A Expired - Fee Related JP4539159B2 (ja) | 2004-04-28 | 2004-04-28 | 増幅回路及びそれを用いた無線受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4539159B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011045832A1 (ja) * | 2009-10-14 | 2013-03-04 | 株式会社アドバンテスト | 差動ドライバ回路およびそれを用いた試験装置 |
JP2016504893A (ja) * | 2013-01-25 | 2016-02-12 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 出力ごとに独立した利得制御を備える単一入力多出力増幅器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132746A (ja) * | 1992-10-20 | 1994-05-13 | Sharp Corp | 電力増幅器 |
JPH11284460A (ja) * | 1998-03-27 | 1999-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 自動利得制御増幅器 |
JP2000101371A (ja) * | 1998-09-28 | 2000-04-07 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
JP2000124818A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | 無線送信装置 |
US6317002B1 (en) * | 2000-06-27 | 2001-11-13 | International Business Machines Corporation | Circuit for efficiently producing low-power radio frequency signals |
JP2002344266A (ja) * | 2001-05-18 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
JP2003243954A (ja) * | 2002-02-19 | 2003-08-29 | Hitachi Ltd | 利得可変増幅器 |
JP2004007706A (ja) * | 2003-05-29 | 2004-01-08 | Toshiba Corp | 可変電流分割回路 |
-
2004
- 2004-04-28 JP JP2004132560A patent/JP4539159B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132746A (ja) * | 1992-10-20 | 1994-05-13 | Sharp Corp | 電力増幅器 |
JPH11284460A (ja) * | 1998-03-27 | 1999-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 自動利得制御増幅器 |
JP2000101371A (ja) * | 1998-09-28 | 2000-04-07 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
JP2000124818A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | 無線送信装置 |
US6317002B1 (en) * | 2000-06-27 | 2001-11-13 | International Business Machines Corporation | Circuit for efficiently producing low-power radio frequency signals |
JP2002344266A (ja) * | 2001-05-18 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
JP2003243954A (ja) * | 2002-02-19 | 2003-08-29 | Hitachi Ltd | 利得可変増幅器 |
JP2004007706A (ja) * | 2003-05-29 | 2004-01-08 | Toshiba Corp | 可変電流分割回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011045832A1 (ja) * | 2009-10-14 | 2013-03-04 | 株式会社アドバンテスト | 差動ドライバ回路およびそれを用いた試験装置 |
JP2016504893A (ja) * | 2013-01-25 | 2016-02-12 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 出力ごとに独立した利得制御を備える単一入力多出力増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP4539159B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6882228B2 (en) | Radio frequency integrated circuit having an antenna diversity structure | |
US7352241B2 (en) | Variable gain amplifier | |
US7369096B2 (en) | Impedance matched passive radio frequency transmit/receive switch | |
KR100926260B1 (ko) | 단일 칩 블루투스 및 무선랜 시스템에서 lna 회로를공유하기 위한 방법 및 시스템 | |
US7701289B2 (en) | Variable gain amplifier including series-coupled cascode amplifiers | |
US20100041361A1 (en) | Method and system for a single-ended input low noise amplifier with differential output | |
EP1040568A2 (en) | A variable gain amplifier using impedance network | |
EP3142254A2 (en) | Radio frequency receiver front-end with gain control capability as well as improved impedance matching control capability | |
US20090066418A1 (en) | Amplifier circuit and communication device | |
JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
US6888410B1 (en) | Power amplifier having low gate oxide stress | |
US8073417B2 (en) | Method and system for a transformer-based high performance cross-coupled low noise amplifier | |
EP2106021B1 (en) | Converting circuit for converting differential signal to single-ended signal | |
JPH0879116A (ja) | 利得切り替え回路及びこれを用いた無線装置 | |
EP3621198A1 (en) | Improved amplifier device | |
JP2006270923A (ja) | 電力増幅器およびポーラー変調システム | |
US20070096827A1 (en) | Multi controlled output levels cmos power amplifier (pa) | |
JP2009033535A (ja) | 利得可変増幅器 | |
JP4539159B2 (ja) | 増幅回路及びそれを用いた無線受信回路 | |
WO2008044750A1 (fr) | Amplificateur à faible bruit | |
US20110128079A1 (en) | Multi-band power amplifier with high-frequency transformer | |
CN113508526A (zh) | 用于优化共源共栅放大器中三阶截取点的晶体管偏置调整 | |
JP2007235525A (ja) | 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機 | |
JP5238604B2 (ja) | 電圧変換回路および無線通信装置 | |
US8331875B2 (en) | Amplifier and communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |