JP2005318166A - 増幅回路及びそれを用いた無線受信回路 - Google Patents

増幅回路及びそれを用いた無線受信回路 Download PDF

Info

Publication number
JP2005318166A
JP2005318166A JP2004132560A JP2004132560A JP2005318166A JP 2005318166 A JP2005318166 A JP 2005318166A JP 2004132560 A JP2004132560 A JP 2004132560A JP 2004132560 A JP2004132560 A JP 2004132560A JP 2005318166 A JP2005318166 A JP 2005318166A
Authority
JP
Japan
Prior art keywords
amplifier
circuit
amplifiers
control signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004132560A
Other languages
English (en)
Other versions
JP4539159B2 (ja
Inventor
Koichi Tsuhara
康一 津原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004132560A priority Critical patent/JP4539159B2/ja
Publication of JP2005318166A publication Critical patent/JP2005318166A/ja
Application granted granted Critical
Publication of JP4539159B2 publication Critical patent/JP4539159B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 複数の周波数特性、利得の中から所望の周波数特性、利得を選択することが可能な増幅回路等を提供する。
【解決手段】 この増幅回路4は、所定の周波数特性、利得をそれぞれ有し、入力が相互に接続された増幅器6、7と、増幅器6、7の入力にバイアスを印加するためのバイアス回路5と、外部回路から供給される制御信号に従って、増幅器6、7の中の1つの出力信号を選択して出力するためのスイッチ回路SW1とを具備する。
【選択図】 図1

Description

本発明は、増幅回路に関する。さらに、本発明は、そのような増幅回路を用いた無線受信回路に関する。
従来より、複数の周波数帯の電波を受信可能な無線受信機等が知られている(例えば、特許文献1、2参照)。
特許文献1には、複数のモードに対して選択可能であり、無線周波数を中間周波数に変換する第1のダウンコンバータ段階と、第1のダウンコンバータ段階にて変換された中間周波数をベースバンド周波数に変換する第2のダウンコンバータ段階とを有し、第2のダウンコンバータ段階は、複数のモードで共通であり、かつ、再構築可能なフィルタリング手段によるベースバンド周波数におけるチャネル選択で共通であることを特徴とする無線受信機が掲載されている。
このように、特許文献1に掲載されている無線受信機は、第2のダウンコンバータ段階を複数のモードで共通とするものであり、増幅回路を複数のモードで共通とするものではない。
また、特許文献2には、ベースバンド送信信号及びベースバンド受信信号を処理するデジタル信号処理部と、送信用ローカル発振信号及び受信用ローカル発振信号を出力する周波数シンセサイザと、ベースバンド送信信号と送信用ローカル発振信号とにより高周波送信信号を出力するとともに、受信した高周波受信信号と受信用ローカル信号とによりベースバンド受信信号を出力する直交変復調器と、直交変復調器から出力された高周波送信信号を増幅して高周波送信信号出力端子へ供給するとともに、高周波受信信号入力端子から得られた高周波受信信号を増幅して直交変復調器に供給する送受共用可変利得増幅器を備える無線送受信機が掲載されている。
このように、特許文献2に掲載されている無線送受信機は、送受共用可変利得増幅器を送信と受信で共用するものであり、複数の周波数帯の電波を受信するためのものではない。
特開2000−101470号公報 特開2003−18038号公報
そこで、上記の点に鑑み、本発明は、複数の周波数特性及び/又は利得の中から所望の周波数特性及び/又は利得を選択可能な増幅回路を提供することを目的とする。また、本発明は、そのような増幅回路を具備する無線受信回路を提供することを更なる目的とする。
以上の課題を解決するため、本発明の第1の観点に係る増幅回路は、所定の周波数特性及び/又は利得をそれぞれ有し、入力が相互に接続された複数の増幅器と、外部から供給される制御信号に従って、複数の増幅器の中の1つの出力信号を選択して出力するためのスイッチ回路とを具備する。
この増幅回路において、複数の増幅器の入力にバイアスを印加するためのバイアス回路を更に具備することとしても良い。
また、本発明の第2の観点に係る増幅回路は、所定の周波数特性及び/又は利得をそれぞれ有する第1〜第N(Nは、2以上の整数)の増幅器と、第1〜第Nの増幅器の中の1つを選択することを指示するために外部から供給される制御信号に従って、外部から供給される入力信号を第1〜第Nの増幅器の中の1つの増幅器に供給するための1入力N出力の第1のスイッチ回路と、制御信号に従って、第1〜第Nの増幅器の中の1つの出力信号を選択して出力するためのN入力1出力の第2のスイッチ回路と、第1〜第Nの負荷回路と、制御信号が第1〜第Nの増幅器の中の第J番目(Jは、1〜Nの整数)の増幅器を選択することを指示する場合に、第1〜第Nの増幅器の中の第J番目の増幅器の入力に第1〜第Nの負荷回路の中の第J番目の負荷回路を接続するための第3群のスイッチ回路とを具備する。
この増幅回路において、第1〜第Nの負荷回路の第K番目(Kは、1〜Nの整数)の負荷回路が、第1〜第Nの増幅器の中の第K番目の増幅器以外の(N−1)個の増幅器の入力インピーダンスの和に相当するインピーダンスをそれぞれ有することとしても良い。
また、第3群のスイッチ回路が、制御信号が第1〜第Nの増幅器の中の第J番目(Jは、1〜Nの整数)の増幅器を選択することを指示する場合に、第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器の入力を、第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器をオフ状態にさせるための所定の電位にそれぞれ接続することとしても良い。
さらに、第1のスイッチ回路の入力にバイアスを印加するためのバイアス回路を更に具備することとしても良い。
また、本発明に係る無線受信回路は、上記した増幅回路を具備する。
以下、図面を参照しながら、本発明を実施するための最良の形態について説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係る増幅回路を用いた無線受信回路の概要を示すブロック図である。図1に示すように、この無線受信回路1は、電波を受信するためのアンテナ2と、整合回路3と、本発明の第1の実施形態としての増幅回路4と、バッファアンプ41とを具備する。
整合回路3は、アンテナ2と増幅回路4との間のインピーダンス整合を行うための回路であり、コンデンサ、コイル等で構成可能である。
増幅回路4は、第1の周波数帯(例えば、900MHz等)の信号の増幅に適した周波数特性及び/又は利得を有する増幅器6と、第2の周波数帯(例えば、2.4GHz等)の信号の増幅に適した周波数特性及び/又は利得を有する増幅器7と、増幅器6、7の入力にバイアスを印加するためのバイアス回路5と、2入力1出力のスイッチ回路SW1とを具備する。
バイアス回路5は、所定の直流電圧を出力するための直流電源V1と、所定の第1の抵抗値を有する抵抗R1とを具備する。直流電源V1の低電位側の端子は、低電位側の電源電位(ここでは、VSS)に接続されており、高電位側の端子は、抵抗R1の一端に接続されている。抵抗R1の他端は、整合回路3の出力及び増幅器6、7の入力に接続されている。
増幅器6は、所定の第1の電気的特性(入力インピーダンス等を含む)を有するNチャネルトランジスタQN1と、所定の第2の抵抗値を有する抵抗R2とを具備する。トランジスタQN1のソースは、低電位側の電源電位(ここでは、VSS)に接続されており、ゲートは、整合回路3の出力、バイアス回路5、及び、増幅器7の入力に接続されている。このトランジスタQN1のゲートが、増幅器6の入力端となる。
さらに、トランジスタQN1のドレインは、抵抗R2の一端に接続されている。このトランジスタQN1のドレインと抵抗R2の接続点が、増幅器6の出力端となる。抵抗R2の他端は、高電位側の電源電位(ここでは、VDD)に接続されている。
増幅器7は、所定の第2の電気的特性(入力インピーダンス等を含む)を有するNチャネルトランジスタQN2と、所定の第3の抵抗値を有する抵抗R3とを具備する。トランジスタQN2のソースは、低電位側の電源電位(ここでは、VSS)に接続されており、ゲートは、整合回路3の出力、バイアス回路5、及び、増幅器6の入力に接続されている。このトランジスタQN2のゲートが、増幅器7の入力端となる。
さらに、トランジスタQN2のドレインは、抵抗R3の一端に接続されている。このトランジスタQN2のドレインと抵抗R3の接続点が、増幅器7の出力端となる。抵抗R3の他端は、高電位側の電源電位(ここでは、VDD)に接続されている。
スイッチ回路SW1の制御入力には、外部の制御回路から制御信号が入力される。スイッチ回路SW1は、この制御信号に応じて、増幅器6又は7の出力信号を選択してバッファアンプ41に出力する。
このように、増幅器6、7によって増幅された信号のいずれかが、バッファアンプ41に供給される。すなわち、増幅回路4は、制御信号に応じて、第1又は第2の周波数帯の信号を増幅して出力することが可能である。
ここで、スイッチ回路SW1が増幅器6、7によって増幅された信号のいずれを選択している場合であっても、増幅器6、7の両方共に整合回路3に接続されている。すなわち、スイッチ回路SW1が増幅器6、7によって増幅された信号のいずれを選択している場合であっても、整合回路3から見た増幅回路4の入力インピーダンスは、増幅器6、7の入力インピーダンスの和であり、変わらない。従って、整合回路3を増幅器6、7の入力インピーダンスの和に応じたものとしておけば、第1の周波数帯、第2の周波数帯のいずれの周波数帯の信号も適切に増幅することができる。
次に、本発明の第2の実施形態について説明する。図2は、本発明の第2の実施形態に係る増幅回路を用いた無線受信回路の概要を示すブロック図である。図2に示すように、この無線受信回路11は、アンテナ2と、整合回路3と、本発明の第2の実施形態としての増幅回路14と、バッファアンプ41とを具備する。
増幅回路14は、バイアス回路5と、増幅器6、7と、第3の周波数帯の信号の増幅に適した周波数特性及び/又は利得を有する増幅器8と、3入力1出力のスイッチ回路SW2とを具備する。
増幅器8は、増幅器6、7(図1参照)と同様に、Nチャネルトランジスタのソース〜ドレイン経路及び抵抗を低電位側の電源電位(ここでは、VSS)と高電位側の電源電位(ここでは、VDD)との間に直列に接続することで構成可能である。
スイッチ回路SW2の制御入力には、外部の制御回路から制御信号が入力される。なお、制御信号を多値信号としても良いし、複数ビット幅としても良い。
スイッチ回路SW2は、この制御信号に応じて、増幅器6〜8のいずれかの出力信号を選択してバッファアンプ41に出力する。
このように、増幅器6〜8によって増幅された信号のいずれかが、バッファアンプ41に供給される。すなわち、増幅回路14は、制御信号に応じて、第1〜第3のいずれかの周波数帯の信号を増幅して出力することが可能である。
なお、ここでは、3つの増幅器6〜8を用いた増幅回路14について説明したが、4つ以上の増幅器を用いることも可能である。
次に、本発明の第3の実施形態について説明する。図3は、本発明の第3の実施形態に係る増幅回路を用いた無線受信回路の概要を示すブロック図である。図3に示すように、この無線受信回路21は、アンテナ2と、整合回路3と、本発明の第3の実施形態としての増幅回路24と、バッファアンプ41とを具備する。
増幅回路24は、バイアス回路5と、増幅器6、7と、スイッチ回路SW1、SW3〜5と、負荷回路25、26とを具備する。
負荷回路25は、増幅器7の入力インピーダンスと同じインピーダンスを有する回路であり、負荷回路26は、増幅器6の入力インピーダンスと同じインピーダンスを有する回路である。
スイッチ回路SW1、SW3〜SW5の制御入力には、外部の制御回路から制御信号が入力される。なお、ここでは、制御信号は、ハイレベル又はローレベルとなるものとする。
スイッチ回路SW1は、制御信号がハイレベルの場合に、増幅器6とバッファアンプ41との間を接続し、制御信号がローレベルの場合に、増幅器7とバッファアンプ41との間を接続する。
スイッチ回路SW3は、制御信号がハイレベルの場合に、整合回路3及びバイアス回路5と増幅器6との間を接続し、制御信号がローレベルの場合に、整合回路3及びバイアス回路5と増幅器7との間を接続する。
スイッチ回路SW4は、制御信号がハイレベルの場合に、増幅器6の入力と負荷回路25との間を接続し、制御信号がローレベルの場合に、増幅器6の入力と低電位側の電源電位(ここでは、VSS)との間を接続する。
スイッチ回路SW5は、制御信号がハイレベルの場合に、増幅器7の入力と低電位側の電源電位(ここでは、VSS)との間を接続し、制御信号がローレベルの場合に、増幅器7の入力と負荷回路26との間を接続する。
すなわち、制御信号がハイレベルの場合、アンテナ2〜整合回路3〜増幅器6を経由して増幅された信号がバッファアンプ41に供給される。このとき、整合回路3から見た増幅回路24の入力インピーダンスは、増幅器6の入力インピーダンスと負荷回路25のインピーダンス(ここでは、増幅器7の入力インピーダンスと同じ)との和となる。
一方、制御信号がローレベルの場合、アンテナ2〜整合回路3〜増幅器7を経由して増幅された信号がバッファアンプ41に供給される。このとき、整合回路3から見た増幅回路24の入力インピーダンスは、増幅器7の入力インピーダンスと負荷回路26のインピーダンス(ここでは、増幅器6の入力インピーダンスと同じ)との和となる。
このように、増幅器6、7によって増幅された信号のいずれが選択され出力されている場合であっても、整合回路3から見た増幅回路24の入力インピーダンスは、増幅器6、7の入力インピーダンスの和であり、変わらない。従って、整合回路3を増幅器6、7の入力インピーダンスの和に応じたものとしておけば、第1の周波数帯、第2の周波数帯のいずれの周波数帯の信号も適切に増幅することができる。
なお、増幅回路24は、先に説明した増幅回路4と同様の機能を有する。しかしながら、増幅器6の出力信号を選択している間は、増幅器7の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器7がオフ状態となる。一方、増幅器7の出力信号を選択している間は、増幅器6の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器6がオフ状態となる。これにより、増幅回路4よりも消費電力を低減することができる。
次に、本発明の第4の実施形態について説明する。図4は、本発明の第4の実施形態に係る増幅回路を用いた無線受信回路の概要を示すブロック図である。図4に示すように、この無線受信回路31は、アンテナ2と、整合回路3と、本発明の第4の実施形態としての増幅回路34と、バッファアンプ41とを具備する。
増幅回路34は、バイアス回路5と、増幅器6〜8と、スイッチ回路SW2、SW4〜SW7と、負荷回路35〜37とを具備する。
負荷回路35は、増幅器7の入力インピーダンスと増幅器8の入力インピーダンスとの和と同じインピーダンスを有する回路であり、負荷回路36は、増幅器6の入力インピーダンスと増幅器8の入力インピーダンスとの和と同じインピーダンスを有する回路であり、負荷回路37は、増幅器6の入力インピーダンスと増幅器7の入力インピーダンスとの和と同じインピーダンスを有する回路である。
スイッチ回路SW2、SW4〜SW7の制御入力には、外部の制御回路から制御信号が入力される。なお、ここでは、制御信号は、第1〜第3のレベルとなるものとする。
スイッチ回路SW7は、制御信号が第1のレベルの場合に、整合回路3及びバイアス回路5と増幅器6との間を接続し、制御信号が第2のレベルの場合に、整合回路3及びバイアス回路5と増幅器7との間を接続し、制御信号が第3のレベルの場合に、整合回路3及びバイアス回路5と増幅器8との間を接続する。
スイッチ回路SW2は、制御信号が第1のレベルの場合に、増幅器6とバッファアンプ41との間を接続し、制御信号が第2のレベルの場合に、増幅器7とバッファアンプ41との間を接続し、制御信号が第3のレベルの場合に、増幅器8とバッファアンプ41との間を接続する。
スイッチ回路SW4は、制御信号が第1のレベルの場合に、増幅器6の入力と負荷回路35との間を接続し、制御信号が第2又は第3のレベルの場合に、増幅器6の入力と低電位側の電源電位(ここでは、VSS)との間を接続する。
スイッチ回路SW5は、制御信号が第1又は第3のレベルの場合に、増幅器7の入力と低電位側の電源電位(ここでは、VSS)との間を接続し、制御信号が第2のレベルの場合に、増幅器7の入力と負荷回路36との間を接続する。
スイッチ回路SW6は、制御信号が第1又は第2のレベルの場合に、増幅器8の入力と低電位側の電源電位(ここでは、VSS)との間を接続し、制御信号が第3のレベルの場合に、増幅器8の入力と負荷回路37との間を接続する。
すなわち、制御信号が第1のレベルの場合、アンテナ2〜整合回路3〜増幅器6を経由して増幅された信号がバッファアンプ41に供給される。このとき、整合回路3から見た増幅回路34の入力インピーダンスは、増幅器6の入力インピーダンスと負荷回路35のインピーダンス(ここでは、増幅器7の入力インピーダンスと増幅器8の入力インピーダンスとの和と同じ)との和となる。
また、制御信号が第2のレベルの場合、アンテナ2〜整合回路3〜増幅器7を経由して増幅された信号がバッファアンプ41に供給される。このとき、整合回路3から見た増幅回路34の入力インピーダンスは、増幅器7の入力インピーダンスと負荷回路36のインピーダンス(ここでは、増幅器6の入力インピーダンスと増幅器8の入力インピーダンスの和と同じ)との和となる。
また、制御信号が第3のレベルの場合、アンテナ2〜整合回路3〜増幅器8を経由して増幅された信号がバッファアンプ41に供給される。このとき、整合回路3から見た増幅回路34の入力インピーダンスは、増幅器8の入力インピーダンスと負荷回路37のインピーダンス(ここでは、増幅器6の入力インピーダンスと増幅器7の入力インピーダンスの和と同じ)との和となる。
このように、増幅器6〜8によって増幅された信号のいずれが選択され出力されている場合であっても、整合回路3から見た増幅回路34の入力インピーダンスは、増幅器6〜8の入力インピーダンスの和であり、変わらない。従って、整合回路3を増幅器6〜8の入力インピーダンスの和に応じたものとしておけば、第1〜第3の周波数帯のいずれの周波数帯の信号も適切に増幅することができる。
なお、増幅回路34は、先に説明した増幅回路14と同様の機能を有する。しかしながら、増幅器6の出力信号を選択している間は、増幅器7、8の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器7、8がオフ状態となる。また、増幅器7の出力信号を選択している間は、増幅器6、8の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器6、8がオフ状態となる。また、増幅器8の出力信号を選択している間は、増幅器6、7の入力が低電位側の電源電位(ここでは、VSS)に接続され、増幅器6、7がオフ状態となる。これにより、増幅回路14よりも消費電力を低減することができる。
なお、ここでは、3つの増幅器6〜8を用いた増幅回路34について説明したが、4つ以上の増幅器を用いることも可能である。
また、ここでは、制御信号が多値(3値)信号としたが、複数ビット幅の信号としても良い。
本発明は、複数の周波数特性及び/又は利得の中から所望の周波数特性及び/又は利得を選択可能な増幅回路において利用可能である。また、本発明は、そのような増幅回路を用いた無線受信装置において利用可能である。特に、複数の周波数帯の信号を切り換えて受信するための無線受信装置において利用可能である。
本発明の第1の実施形態に係る増幅回路を用いた無線受信回路を示す図。 本発明の第2の実施形態に係る増幅回路を用いた無線受信回路を示す図。 本発明の第3の実施形態に係る増幅回路を用いた無線受信回路を示す図。 本発明の第4の実施形態に係る増幅回路を用いた無線受信回路を示す図。
符号の説明
1、11、21、31 無線受信回路、2 アンテナ、3 整合回路、4、14、24、34 増幅回路、5 バイアス回路、6〜8 増幅器、25、26、35〜37 負荷回路、41 バッファアンプ、QN1、QN2 Nチャネルトランジスタ、R1〜R3 抵抗、SW1〜SW7 スイッチ回路、V1 直流電源

Claims (7)

  1. 所定の周波数特性及び/又は利得をそれぞれ有し、入力が相互に接続された複数の増幅器と、
    外部から供給される制御信号に従って、前記複数の増幅器の中の1つの出力信号を選択して出力するためのスイッチ回路と、
    を具備する増幅回路。
  2. 前記複数の増幅器の入力にバイアスを印加するためのバイアス回路を更に具備する、請求項1記載の増幅回路。
  3. 所定の周波数特性及び/又は利得をそれぞれ有する第1〜第N(Nは、2以上の整数)の増幅器と、
    前記第1〜第Nの増幅器の中の1つを選択することを指示するために外部から供給される制御信号に従って、外部から供給される入力信号を前記第1〜第Nの増幅器の中の1つの増幅器に供給するための1入力N出力の第1のスイッチ回路と、
    前記制御信号に従って、前記第1〜第Nの増幅器の中の1つの出力信号を選択して出力するためのN入力1出力の第2のスイッチ回路と、
    第1〜第Nの負荷回路と、
    前記制御信号が前記第1〜第Nの増幅器の中の第J番目(Jは、1〜Nの整数)の増幅器を選択することを指示する場合に、前記第1〜第Nの増幅器の中の第J番目の増幅器の入力に前記第1〜第Nの負荷回路の中の第J番目の負荷回路を接続するための第3群のスイッチ回路と、
    を具備する増幅回路
  4. 前記第1〜第Nの負荷回路の第K番目(Kは、1〜Nの整数)の負荷回路が、前記第1〜第Nの増幅器の中の第K番目の増幅器以外の(N−1)個の増幅器の入力インピーダンスの和に相当するインピーダンスをそれぞれ有する、請求項3記載の増幅回路。
  5. 前記第3群のスイッチ回路が、前記制御信号が前記第1〜第Nの増幅器の中の第J番目(Jは、1〜Nの整数)の増幅器を選択することを指示する場合に、前記第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器の入力を、前記第1〜第Nの増幅器の中の第J番目の増幅器以外の(N−1)個の増幅器をオフ状態にさせるための所定の電位にそれぞれ接続する、請求項3又は4記載の増幅回路。
  6. 前記第1のスイッチ回路の入力にバイアスを印加するためのバイアス回路を更に具備する、請求項3〜5のいずれか1項に記載の増幅回路。
  7. 請求項1〜6のいずれか1項に記載の増幅回路を具備する無線受信回路。
JP2004132560A 2004-04-28 2004-04-28 増幅回路及びそれを用いた無線受信回路 Expired - Fee Related JP4539159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004132560A JP4539159B2 (ja) 2004-04-28 2004-04-28 増幅回路及びそれを用いた無線受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004132560A JP4539159B2 (ja) 2004-04-28 2004-04-28 増幅回路及びそれを用いた無線受信回路

Publications (2)

Publication Number Publication Date
JP2005318166A true JP2005318166A (ja) 2005-11-10
JP4539159B2 JP4539159B2 (ja) 2010-09-08

Family

ID=35445158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004132560A Expired - Fee Related JP4539159B2 (ja) 2004-04-28 2004-04-28 増幅回路及びそれを用いた無線受信回路

Country Status (1)

Country Link
JP (1) JP4539159B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011045832A1 (ja) * 2009-10-14 2013-03-04 株式会社アドバンテスト 差動ドライバ回路およびそれを用いた試験装置
JP2016504893A (ja) * 2013-01-25 2016-02-12 クゥアルコム・インコーポレイテッドQualcomm Incorporated 出力ごとに独立した利得制御を備える単一入力多出力増幅器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132746A (ja) * 1992-10-20 1994-05-13 Sharp Corp 電力増幅器
JPH11284460A (ja) * 1998-03-27 1999-10-15 Nippon Telegr & Teleph Corp <Ntt> 自動利得制御増幅器
JP2000101371A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP2000124818A (ja) * 1998-10-15 2000-04-28 Toshiba Corp 無線送信装置
US6317002B1 (en) * 2000-06-27 2001-11-13 International Business Machines Corporation Circuit for efficiently producing low-power radio frequency signals
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP2003243954A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 利得可変増幅器
JP2004007706A (ja) * 2003-05-29 2004-01-08 Toshiba Corp 可変電流分割回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132746A (ja) * 1992-10-20 1994-05-13 Sharp Corp 電力増幅器
JPH11284460A (ja) * 1998-03-27 1999-10-15 Nippon Telegr & Teleph Corp <Ntt> 自動利得制御増幅器
JP2000101371A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP2000124818A (ja) * 1998-10-15 2000-04-28 Toshiba Corp 無線送信装置
US6317002B1 (en) * 2000-06-27 2001-11-13 International Business Machines Corporation Circuit for efficiently producing low-power radio frequency signals
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP2003243954A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 利得可変増幅器
JP2004007706A (ja) * 2003-05-29 2004-01-08 Toshiba Corp 可変電流分割回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011045832A1 (ja) * 2009-10-14 2013-03-04 株式会社アドバンテスト 差動ドライバ回路およびそれを用いた試験装置
JP2016504893A (ja) * 2013-01-25 2016-02-12 クゥアルコム・インコーポレイテッドQualcomm Incorporated 出力ごとに独立した利得制御を備える単一入力多出力増幅器

Also Published As

Publication number Publication date
JP4539159B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
US6882228B2 (en) Radio frequency integrated circuit having an antenna diversity structure
US7352241B2 (en) Variable gain amplifier
US7369096B2 (en) Impedance matched passive radio frequency transmit/receive switch
KR100926260B1 (ko) 단일 칩 블루투스 및 무선랜 시스템에서 lna 회로를공유하기 위한 방법 및 시스템
US7701289B2 (en) Variable gain amplifier including series-coupled cascode amplifiers
US20100041361A1 (en) Method and system for a single-ended input low noise amplifier with differential output
EP1040568A2 (en) A variable gain amplifier using impedance network
EP3142254A2 (en) Radio frequency receiver front-end with gain control capability as well as improved impedance matching control capability
US20090066418A1 (en) Amplifier circuit and communication device
JP4095398B2 (ja) 増幅器及びこれを用いた無線通信装置
US6888410B1 (en) Power amplifier having low gate oxide stress
US8073417B2 (en) Method and system for a transformer-based high performance cross-coupled low noise amplifier
EP2106021B1 (en) Converting circuit for converting differential signal to single-ended signal
JPH0879116A (ja) 利得切り替え回路及びこれを用いた無線装置
EP3621198A1 (en) Improved amplifier device
JP2006270923A (ja) 電力増幅器およびポーラー変調システム
US20070096827A1 (en) Multi controlled output levels cmos power amplifier (pa)
JP2009033535A (ja) 利得可変増幅器
JP4539159B2 (ja) 増幅回路及びそれを用いた無線受信回路
WO2008044750A1 (fr) Amplificateur à faible bruit
US20110128079A1 (en) Multi-band power amplifier with high-frequency transformer
CN113508526A (zh) 用于优化共源共栅放大器中三阶截取点的晶体管偏置调整
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
JP5238604B2 (ja) 電圧変換回路および無線通信装置
US8331875B2 (en) Amplifier and communication apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees