JPH0265423A - 位相合成形スペースダイバーシティ受信装置 - Google Patents

位相合成形スペースダイバーシティ受信装置

Info

Publication number
JPH0265423A
JPH0265423A JP63216825A JP21682588A JPH0265423A JP H0265423 A JPH0265423 A JP H0265423A JP 63216825 A JP63216825 A JP 63216825A JP 21682588 A JP21682588 A JP 21682588A JP H0265423 A JPH0265423 A JP H0265423A
Authority
JP
Japan
Prior art keywords
phase
signal
intermediate frequency
circuit
phase shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63216825A
Other languages
English (en)
Inventor
Shuichi Tanaka
秀一 田中
Taichi Watanabe
太一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63216825A priority Critical patent/JPH0265423A/ja
Publication of JPH0265423A publication Critical patent/JPH0265423A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Radio Transmission System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えば固定マイクロ波無線通信システムにお
いて、フェージングの影響を軽減するために使用される
位相合成形スペースダイバーシティ受信装置に関する。
(従来の技術) 従来、スペースダイバーシティの一方式として、2つの
受信入力を位相合成する位相合成形スペースダイバーシ
ティ方式が知られている。この種の方式は、一般にセン
シング方式と呼ばれるもので、例えば先ず主受信系で得
られた主受信中間周波信号および副受信系で得られた副
受信中間周波信号のうち、副受信中間周波信号に位相変
調器で低周波からなる位相変調信号により位相変調をか
け、しかるのちこれらの主受信中間周波信号と副受信中
間周波信号とを合成器により合成する。
そして、この合成信号に振幅変調波として現われる上記
位相変調信号の基本波成分の有無およびその位相関係を
検出してこの検出結果から上記主受信中間周波信号と副
受信中間周波信号との相対位相の状態を判定し、この判
定結果に従って上記主受信中間周波信号と副受信中間周
波信号とが同相になるように位相制御するものである。
第7図はその原理を示すもので、副受信中間周波信号S
に対し周波数f、で位相変位Xからなる位を1変調信号
により位相変調をかけると、主受信中間周波信号Mと副
受信中間周波信号Sとの相対位相がずれている場合には
、例えば第7図(a)に示すように合成信号Gの位相は
■〜■のように変化する。このため、この合成信号Gに
は第8図(b)に示すように上記位相変調信号の基本波
周波数f、と同じ振幅変調波が現われる。尚、上記第8
図(b)は主受信中間周波信号Mに対し副受信中間周波
信号Sの位相が遅れている場合に現われる波形であり、
主受信中間周波信号Mに対し副受信中間周波信号Sの位
相が進んでいる場合には、周波数はfPて同しであるが
第8図(C)に示す如く上記第8図(b)とは位相が反
転した振幅変調波が現われる。したがって、このような
場合には上記合成信号の振幅変調波に位相変調信号の基
本波周波数fPと同じ周波数成分が含まれているか否か
を検出し、かつその位相を判別することにより主受信中
間周波信号に対し副受信中間周波信号の位相が進んでい
るか遅れているかを判定することができる。
一方、主受信中間周波信号Mと副受信中間周波信号Sと
が同相の場合には、第7図(b)に示すように主受信中
間周波信号Mと副受信中間周波信号Sとの合成信号Gの
位相は■〜■のように同相領域内で繰返し変化する。こ
のため、合成信号Gの振幅変調波には位相変調信号の基
本波成分(周波数fp)は現われず、第8図(a)に示
す如く上記基本波成分の2倍波(周波数2fP)が現わ
れる。また逆相の場合にも、第7図(c)に示すように
主受信中間周波信号Mと副受信中間周波信号Sとの合成
信号Gの位相は■〜■のように逆相領域内で繰返し変化
するため、合成信号Gの振幅変調波には第8図(d)に
示すように基本波の2倍波(周波数2fP)が現われる
。したがって、合成信号に現われる振幅変調波の周波数
が2fPであるか否かを判定することにより同相および
逆相の状態を検出することができ、またその位相を判定
することにより進相と遅相とを識別することができる。
ところで、以上の検出結果に従って主受信中間周波信号
Mと副受信中間周波信号Sとの相対位相を制御する場合
、従来は例えば次のように行なっている。すなわち、副
受信系に無限移相器を設けるとともに、この無限移相器
の移相量を可変制御するアップダウンカウンタを設けて
いる。そして、上記検出結果から主受信中間周波信号M
と副受信中間周波信号Sとの相対位相が進み領域か遅れ
領域または逆相領域にあると判定された場合は、上記ア
ップダウンカウンタの計数値を任意の方向に変化させて
この計数値により上記無限移相器の移相量を可変制御し
、これにより例えば副受信系の局部発振信号の位相を可
変して主受信中間周波信号Mと副受信中間周波信号Sと
の相対位相を同相領域に近付けるようにしている。−右
同相領域に入ったと判定された場合は、この時点で上記
アップダウンカウンタの計数動作を停止させて無限移相
器の移相量を固定し、これにより主受信中間周波信号M
と副受信中間周波信号Sとの相対位相を同相のまま保持
するようにしている。したがって、比較的簡単な構成で
しかも正確に位相制御を行ない得る。
ところがこのような従来の装置は、同相領域に入ったこ
とが検出されたときに、この検出時点で即時アップダウ
ンカウンタの計数動作を停止して無限移相器の移相量を
固定するようにしているため、次のような問題点があっ
た。すなわち、一般に同相を検出する場合は、合成信号
を自動利得制御増幅器で増幅したのち検波し、この検波
後の信号を位相変調信号の基本波成分(周波数fp)の
みを通過させる低域通過フィルタを通し、このフィルタ
を通過した信号のレベルが零になったか否かをコンパレ
ータで判定することにより行なっている。このため、コ
ンパレータが正確に入力信号レベルの零を判定できれば
よいが、実際には判定限界があって人力信号レベルが零
になる以前に同相となったことを示す判定信号を出力す
る。したがって、先に述べたようにこの判定信号が出力
された時点でアップダウンカウンタの計数動作を停■、
すると、実際には同相に達していない状態で主受信中間
周波信号Mと副受信中間周波信号Sとの相対位相が固定
されることになり、この結果同相領域が広くなるという
問題点があった。
(発明が解決しようとする課題) 以上のように従来の装置は、同相状態に入ったことを判
定するための回路の判定限界により同相領域が広くなる
という問題点を何するもので、本発明はこの点に着目し
、同相判定回路に判定限界があっても同相領域を狭くで
きるようにし、これにより精度良く同相状態に引込むこ
とができる位相合成形スペースダイバーシティ受信装置
を提供しようとするものである。
[発明の構成] (課題を解決するための手段) 本発明は、第1および第2の受信中間周波信号をその一
方または両方に所定の位相変調信号で位相変1週をかけ
たのち合成し、この合成信号に振幅変調波として現われ
る上記位相変調信号の基本波の有無およびその位相状態
を検出してこの検出結果から上記第1および第2の受信
中間周波信号の相対的な位相状態を判定し、この判定結
果に従って移相器の移相量を可変制御することにより上
記第1および第2の受信中間周波信号の相対位相を制御
する位相合成形スペースダイバーシティ受信装置におい
て、上記合成信号中に位相変調波の基本波が検出されて
いない期間を同相と見なして上記移相器の移相量を固定
する移相量固定手段に加えて、同相判定信号の遅延手段
を備え、この遅延手段により、上記移相量固定手段によ
る移相量の固定開始タイミングを、上記合成信号中に位
相変調信号の基本波が無くなったことが検出された時点
から一定時間遅延させるようにしたものである。
(作用) この結果、同相状態に入ったことを判定するための回路
にたとえ判定限界があったとしても、この同相判定回路
から出力される判定信号は遅延手段により遅延されたの
ち移相器の移相量を可変する回路に供給されることにな
る。このため、移相器の移相量は同相領域に入ったこと
が検出されてから一定時間が経過したのち固定されるこ
とになり、その間移相器の移相量は同相方向に向かって
さらに変化するため、第1および第2の受信中間周波信
号間の相対位相は同相状態により近い状態で固定される
ことになる。すなわち、これによって同相領域を狭くす
ることが可能となる。
(実施例) 第1図は、本発明の一実施例における位相合成形スペー
スダイバーシティ受信装置の要部構成を示す回路ブロッ
ク図である。
主受信系により得られた主受信中間周波信号IMおよび
副受信系により得られた副受信中間周波信号Isは、そ
れぞれ増幅部1a、lbおよび自動利得制御部(AGC
)2a、2bからなる中間周波自動利得制御増幅回路に
より増幅され、このうち副受信中間周波信号■Sは位相
変調器(PHMOD)3で位相変調信号C3により位相
変調されたのち、同相電力合成器4で上記主受信中間周
波信号IMと合成される。ここで、上記位相変調信号C
3は周波数がfPに設定されたもので、基準発振器7の
発振周波数を分周回路8で分周することにより出力され
る。尚、この分周回路8は上記位相変調信号C8の2倍
の周波数2fPを有するクロック信号ESも併せて出力
する。
ところで、上記同相電力合成器4から出力された合成信
号ICは合成信号増幅回路5に導入される。この合成信
号増幅回路5は、増幅部51および自動利得制御回路(
AGC)52からなる中間周波自動利得制御増幅回路と
、この増幅回路により増幅された合成信号IGを検波し
てその振幅変調波ASを出力する検波器53と、レベル
判定用ノシュミット回路54とから構成される。このう
ち自動利得制御回路52は、時定数が前記位相変調信号
C8の基本波周波数fPよりも十分に大きな値に設定し
である。またシュミット回路54は、上記自動II i
l制御回路52から出力される利得制御信号GSのレベ
ルtII定を行なうもので、上記利得制御信号GSのレ
ベルがしきい値以下の場合に″H″レベルとなり、それ
以外の場合に″Lルベルとなる判定信号H5を出力する
一方、上記検波器53から出力された振幅変調波ASは
、遅れ進み判定回路6に導入される。この遅れ進み判定
回路6は、前記主受信中間周波信号IMに対する副受信
中間周波信号Isの位相のずれ方向を検出するもので、
上記位相変調信号C5の周波数fP酸成分みを選択的に
通過するフィルタ61と、このフィルタ61を通過した
周波数fPの振幅変調波の論理レベルをTTLレベルに
変換するコンパレータ62と、排他的論理和回路63と
、D形フリップフロップ64とから構成される。このう
ち排他的論理和回路63は、コンパレータ62で論理変
換された周波数fPの振幅変調波BSと、基準信号とし
ての前記位相変調信号(周波数fP)C5とを排他的論
理和処理するものである。D形フリップフロップ64は
、上記排他的論理和回路63の出力信号DSを前記分周
回路8から出力される2fpのクロック信号ESに同期
してラッチするもので、このラッチ出力を遅れ進み判定
信号FSとして位相制御回路10へ出力する。
位相制御回路10は、位相制御信号発生回路としてのア
ップダウンカウンタ11と、このアップダウンカウンタ
11に対しカウントクロックを供給するクロック発生部
12とを備えている。アップダウンカウンタ11は、上
記遅れ進み判定回路6のD形フリップフロップ64から
出力される遅れ進み判定信号FSのレベルに応じて、上
記クロック発生部12から出力されるカウントクロック
のアップ動作およびダウン動作を行なうもので、その8
ビツトからなるカウント出力を無限移相器へ制御アドレ
スJSとして供給し、これにより副受信系の信号の移I
[1ffiを制御している。また位相制御回路10は、
アップダウンカウンタ11のカウント動作を制御するオ
アゲート13とアンドゲート14とを有している。オア
ゲート13は、ワンショットマルチバイブレーク(以後
ワンショットマルチと略称する)9の出力レベルと、前
記シュミット回路54からの判定信号Isのレベルとに
応じて、主受信中間周波信号I Mと副受信中間周波信
号Isとが同相の場合には“L”レベルの信号を出力す
る。そして、この信号によりアンドゲート14を閉成さ
せてアップダウンカウンタ11に対するクロックの供給
を停止させ、これによりカウント動作を停止させるもの
である。
ところで、本実施例の受信装置は、前記ワンシシットマ
ルチ9のリトリガ期間を指定する時定数回路9aの時定
数を、コンパレータ62からの“H″レベル判定信号B
Sが位相変調波C8の基本波の1周期に相当する時間が
経過しても到来しない場合に、その時点からさらに一定
時間経過したのちに出力信号BS’のレベルをL“レベ
ルに変化させるように設定しである。また、D形フリッ
プフロップ64とアップダウンカウンタ11との間には
、遅延回路15が介挿しである。
この遅延回路15は、D形フリップフロップ64から出
力される遅れ進み判定信号FSを一定時間遅延してアッ
プダウンカウンタ11に供給するものである。
次に、以上のように構成された装置の動作を説明する。
同相電力合成器4から出力された合成信号IGは、合成
信号増幅回路5の中間周波自動利得制御増幅回路で増幅
されたのち検波器53で検波され、これにより振幅変調
波ASが抽出される。
そして、この振幅変調波ASは遅れ進み判定回路6に導
かれ、この回路6のフィルタ61で位相変調波C8の基
本波成分(周波数fp)が抽出されたのちコンパレータ
62でTTLレベルに論理レベルが変換され、しかるの
ち排他的論理和回路63で分周回路8から出力される位
相変調信号(周波数f、)C5と排他的論理和処理され
る。
そして、この排他的論理和回路63から出力された排他
的論理和出力DSは、分周回路8から出力されるクロッ
ク(周波数2fP)ESに同期してD形フリップフロッ
プ64でラッチされ、しかるのち遅延回路15により一
定時間遅延されたのち遅れ進み判定信号FSとして位相
制御回路10に供給される。
したがって、いま例えば主受信中間周波信号IMに対し
副受信中間周波信号Isの位相が遅れていたとすると、
コンパレータ62から第2図に示す如く位相変調信号C
8と同一周波数fPでかつ位相が同相でかつ位相変調信
号C8に対し通路長差による位相差がある振幅変調波信
号BSが出力される。そして、この振幅変調波信号BS
と位相変調信号C8との排他的論理和出力DSをクロッ
クESに同期してラッチすると、D形フリップフロップ
64から第2図に示すように位相が遅れていることを示
すL”レベルの判定信号FSが出力される。この結果、
位相制御回路10のアップタウンカウンタ11はクロッ
ク発生部12から発生されるクロックをアップカウント
し、そのカウント値は位相制御アドレスJSとして図示
しない無限移相器に供給される。したがって、副受信中
間周波信号Isの位相は無限移相器により進み方向に可
変制御され、これにより副受信中間周波信号Isと主受
信中間周波信号IMの位相は同相領域に近付けられる。
これに対し、主受信中間周波信号IMに比して副受信中
間周波信号ISの位相が進んでいる場合には、遅れ進み
判定回路6のコンパレータ62から第3図に示す如く位
相変調信号C5と周波数(fp )が同じでかつ位相が
反転し、位相変調信号C8に対し通路長差により位相差
がある振幅変調波信号BSが出力される。そして、この
振幅変調波信号BSと位相変調信号C8との排他的論理
和出力DSをクロックESでラッチするとD形フリップ
フロップ64からは第3図に示すように位相が進んでい
ることを示す“H″レベル判定信号FSが出力される。
このため、位相$制御回路10のアップダウンカウンタ
11はクロック発生部12からのクロックをダウンカウ
ントし、そのカウント値を位相制御アドレスJSとして
無限移相器に供給する。したがって、副受信中間周波信
号Isの位相は遅れ方向に可変制御され、この結果主受
信中間周波信号IMと副受信中間周波信号Isの位相は
同相領域に近付けられる。
そうして主受信中間周波信号IMと副受信中間周波信号
Isとが第5図に示す同相領域イに入ると、合成信号I
Gに含まれる振幅変調波周波数は2fPが支配的になる
。このため、フィルタ61の出力信号レベルは小さくな
り、このレベルが判定限界を越えると遅れ進み判定回路
6のコンパレータ62の判定信号BSは“L″レベルな
る。
そして、このコンパレータ62の判定信号BSが“L#
レベルになると、ワンショットマルチ9の出力BS”が
aLルベルになり、このときシュミット回路54の判定
出力H3は既に“L°レベルになっているため、ノアゲ
ート13の出力は“H″レベルなってアンドゲート14
はゲートオフになる。このためアップダウンカウンタ1
1へのタロツクの供給は断たれ、この結果アップダウン
カウンタ11はカウント動作を停止する。したがって、
無限移相器への位相制御アドレスJSの値は固定され、
この結果主受信中間周波信号IMとNU受信中間開局信
号Isとの同相状態は保持される。尚、この同相領域に
おいてD形フリップフロップ64からは、位相変調信号
C8の基本波成分(周波数fp)に同期して″Hルベル
と“Lルベルとを繰返す信号が出力される。
ところで、本実施例のに置では、上記のように同相領域
の制御動作に入る前に次のような遅延動作を行なう。す
なわち、コンパレータ62の判定出力BSが″L″レベ
ルになっても、ワンショットマルチ9の出力BS’ は
上記コンパレータ62からの“H″レベル判定信号BS
が途絶えた時点で即時“L″レベルはならず、第6図に
示すようにさらに一定時間遅延が経過した後に″L″レ
ベルになる。このため、位相制御回路10のノアゲート
13の出力も上記遅延時間TDが経過した後に″H゛レ
ベルになり、これによりアンドゲート14によるクロッ
クの供給断も上記遅延時間TD経過後に行なわれること
になる。また、D形フリップフロップ64から出力され
る遅れ進み判定信号FSについても、遅延回路15によ
り上記ワンショットマルチ9の遅延時間TDと同等の時
間だけ遅延されたのちアップダウンカウンタ11に供給
される。このため、アップダウンカウンタ11はコンパ
レータ62により同相領域に入ったことが検出された後
に即時計数動作を停止せず、さらに上記遅延時間TDだ
けクロックの計数動作を継続して行なうことになる。し
たがって、無限移相器の移相量の可変制御も上記遅延時
間TDだけさらに継続して行なわれることになり、この
結果主受信中間周波信号Mと副受信中間周波信号Sとの
相対位相は同相状態にさらに近付く。
すなわち、コンパレータ62から“L″ レベルの判定
信号が出力された後に即時アップダウンカウンタ11に
よる無限移相器の移相量の可変制御を停止すると、コン
パレータ62の判定限界により主受信中間周波信号Mと
副受信中間周波信号Sとの相対位相が第5図のイに示す
同相領域に入った時点で移相量の可変制御が停止するこ
とになるが、本実施例の装置であれば上記遅延時間TD
だけさらに無限移相器の移相量の可変制御が継続される
ので、主受信中間周波信号Mと副受信中間周波信号Sと
の相対位相は第5図の口に示す同相領域に入った時点で
停止することになる。
このように本実施例であれば、コンパレータ62により
同相状態に入ったことが検出されても、この時点で即時
同相状態の保持制御には移行せず、遅延時間TDだけア
ップダウンカウンタ11の動作を継続させるようにした
ので、無限移相器の移相量の可変制御をさらに継続して
行なうことができる。したがって、たとえコンパレータ
62に判定限界があっても、主受信中間周波信号IMと
副受信中間周波信号Isとの相対位相をより同相状態に
近付けることができ、この同相状態に近い状態で同相制
御を保持することができる。
尚、本発明は上記実施例に限定されるものではなく、例
えば遅延手段の構成や遅延時間の値、その他遅れ進み判
定回路や同相と逆相とを判定する回路の構成等について
も、本発明の要旨を逸脱しない範囲で種々変形して実施
できる。
[発明の効果〕 以上詳述したように本発明によれば、合成信号中に位相
変調波の基本波が検出されていない期間を同相と見なし
て上記移相器の移相量を固定する移相量固定手段に加え
て、同相判定信号の遅延手段を備え、この遅延手段によ
り、上記移相量固定手段による移相量の固定開始タイミ
ングを、上記合成信号中に位相変調信号の基本波が無く
なったことが検出された時点から一定時間遅延させるよ
うにしたことによって、同相判定回路に判定限界があっ
ても同相領域を狭くすることができ、これにより精度良
く同相状態に引込むことができる位相合成形スペースダ
イバーシティ受信装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例における位相合成形スペース
ダイバーシティ受信装置の要部構成を示す回路ブロック
図、第2図乃至第6図は同装置の動作説明に使用するも
ので、第2図および第3図は遅れ進み判定回路の動作を
説明するためのタイミング図、第4図は逆相判定動作を
説明するための図、第5図は主受信中間周波信号と副受
信中間周波信号との相対移相の領域を示す模式図、第6
図は判定信号の信号波形の一例を示す図、第7図および
第8図はそれぞれ位相合成形スペースダイバーシティ受
信装置の基本動作を説明するための図である。 3・・・位相変調器、4・・・同相電力合成器、51.
。 合成信号増幅回路、51・・・増幅器、52・・・利得
制御回路、53・・・検波器、54・・・シュミット回
路、6・・・遅れ進み判定回路、61・・・周波数fP
抽出用のフィルタ、62・・・コンパレータ、63・・
・排他的論理和回路、64・・・D形フリップフロップ
、7・・・基準発振器、8・・・分周回路、9・・・ワ
ンショットマルチバイブレーク、9a・・・時定数回路
、1o・・・位相制御回路、11・・・アップダウンカ
ウンタ、12・・・クロック発生部、13・・・ノアゲ
ート、14・・・アンドゲート、15・・・遅延回路。 出願人代理人 弁理士 鈴江武彦 ロ」 田 ■ ■ 第4 図 固相@成 (a) ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ 第 図

Claims (1)

    【特許請求の範囲】
  1. 第1および第2の受信中間周波信号をその一方または両
    方に所定の位相変調信号で位相変調をかけたのち合成し
    、この合成信号に振幅変調波として現われる前記位相変
    調信号の基本波の有無およびその位相状態を検出してこ
    の検出結果から前記第1および第2の受信中間周波信号
    の相対的な位相状態を判定し、この判定結果に従って移
    相器の移相量を可変制御することにより前記第1および
    第2の受信中間周波信号の相対位相を制御する位相合成
    形スペースダイバーシティ受信装置において、前記合成
    信号中に位相変調波の基本波が検出されていない期間を
    同相と見なして前記移相器の移相量を固定する移相量固
    定手段と、この移相量固定手段による移相量の固定開始
    タイミングを前記合成信号中に位相変調信号の基本波が
    無くなったことが検出された時点から一定時間遅延させ
    る遅延手段とを具備したことを特徴とする位相合成形ス
    ペースダイバーシティ受信装置。
JP63216825A 1988-08-31 1988-08-31 位相合成形スペースダイバーシティ受信装置 Pending JPH0265423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63216825A JPH0265423A (ja) 1988-08-31 1988-08-31 位相合成形スペースダイバーシティ受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63216825A JPH0265423A (ja) 1988-08-31 1988-08-31 位相合成形スペースダイバーシティ受信装置

Publications (1)

Publication Number Publication Date
JPH0265423A true JPH0265423A (ja) 1990-03-06

Family

ID=16694483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63216825A Pending JPH0265423A (ja) 1988-08-31 1988-08-31 位相合成形スペースダイバーシティ受信装置

Country Status (1)

Country Link
JP (1) JPH0265423A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145958B2 (en) 2000-06-13 2006-12-05 Nec Corporation Diversity type transmitter having system for controlling the delay time of each of plural transmission units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145958B2 (en) 2000-06-13 2006-12-05 Nec Corporation Diversity type transmitter having system for controlling the delay time of each of plural transmission units

Similar Documents

Publication Publication Date Title
CA1051527A (en) Timing recovery circuit for digital data
US7676014B2 (en) Digital lock detector for phase-locked loop
JPH06244717A (ja) 発振器クロック信号生成回路
US5500627A (en) Precision duty cycle phase lock loop
US3102164A (en) Pulses on
JPH0265423A (ja) 位相合成形スペースダイバーシティ受信装置
US5164684A (en) Phased-locked oscillation circuit system with measure against shut-off of input clock
US20060208803A1 (en) Phase frequency detector with programmable delay
KR910004015A (ko) 원격 pll을 이용한 직각 변복조 방식 및 회로
JPH0265424A (ja) 位相合成形スペースダイバーシティ受信装置
JPH07120942B2 (ja) Pll回路
JPH0265422A (ja) 位相合成形スペースダイバーシティ受信装置
JP2972714B2 (ja) クロック信号抽出回路及びそれを用いたpcm信号復調回路
RU2057395C1 (ru) Устройство контроля синхронизма кольца фазовой автоподстройки частоты
JPS60160220A (ja) ドリフト検出回路
JPH02180429A (ja) Pll回路
SU1450109A1 (ru) Устройство фазовой автоподстройки частоты
JPH1098379A (ja) クロック位相同期回路
JPS58130656A (ja) タイミング位相制御装置
JPS6331222A (ja) Pll回路
EP0388701A2 (en) Clock recovery circuit
JPS63193626A (ja) 位相同期回路
JPH01209816A (ja) 周波数位相同期回路
JPH0435929B2 (ja)
JPH056383B2 (ja)