JPS58130656A - タイミング位相制御装置 - Google Patents

タイミング位相制御装置

Info

Publication number
JPS58130656A
JPS58130656A JP57011712A JP1171282A JPS58130656A JP S58130656 A JPS58130656 A JP S58130656A JP 57011712 A JP57011712 A JP 57011712A JP 1171282 A JP1171282 A JP 1171282A JP S58130656 A JPS58130656 A JP S58130656A
Authority
JP
Japan
Prior art keywords
phase
circuit
sampling
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57011712A
Other languages
English (en)
Other versions
JPS6362932B2 (ja
Inventor
Masayoshi Hiraguchi
平口 正義
Kenji Inoue
井上 憲治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57011712A priority Critical patent/JPS58130656A/ja
Publication of JPS58130656A publication Critical patent/JPS58130656A/ja
Publication of JPS6362932B2 publication Critical patent/JPS6362932B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、直交振幅変調を用いたデータ伝送の復調器に
おいて、受信タイミング位相をデジタル回路を用いて制
御するタイミング位相制御回路に関する。
キャリヤ信号が直交振幅変調された信号を伝送し、受0
Iliilで受信々号を2軸間期検波して得られ友複素
ベースバンド信号の情報成分からデジタル的にタインン
グ成分を抽出するために1従来II図に示すようなタイ
ミング位相制御回路を用いている。すなわち、複素ベー
スバンド信号が変調周波数の2倍の周波数の標本化りp
ツクCPで標本化された信号1の実部および虚部を変調
周波数成分全通過させるバンドパルスフィルタ3を通し
て変−周波数成分を通過させ、2乗回路4によって実・
部および虚部の2乗和がとられる7、すなわち、電力が
求められる。2乗回路4の出力を遅延回路5でi!1I
Iiさせたl標本時間前の信号と2乗回路4の境在の出
力との差を減算器6から出力させる。
0に榊器6の出力Fi標本化回路7によって一回おきの
神本値が堆り出される。標本化回路7の出力する位相制
御信号2によって図示されない位相同期発振器の位相を
制御する。位相側#1は、標本化回μ7の出力が零にな
るように制御される。例えば、出力2が止であると齢は
位相を進める方向に、出力2が負であるときは位相を遅
らぜる方向に制御する。そして、前記複素ベースバンド
の標本化のタイミングは、上記位相同期発振器の出力信
号に同期させている。このため、以下VC説明するよう
に、標本化タイミングすなわち前記クロックパルスCk
)の位相によっては、引き込みが確立するまCeC艮時
開時間する場合が起こるという欠点がある。
第2図は】変調周期T内におけるクロックパルタイムチ
ャートである。例えば、1変調周期内の時刻TI、 T
、でサンプリングされる場合は、時刻T1におけるサン
プリング値の電力は7(TI)であシ、時刻T、におけ
るサンプリング値の電力tie(T’s)である。従っ
て、減算器6の出力はf (TI)−f (Tt)又は
f (TI)−f(TI)となり、交互に出力されるが
、標本化回路7で一回おきにサンプルされるため標本化
回路7の出力は前者又は後者のいずれか一方となる。そ
のいずれになるか#′!、標本化回路7のサンプルする
位相によって異なる。すなわち、標本化1路7の初期動
作によって異なる。今標本化−路7の出力がf (TI
)−f (TI)である場合、これが正であるからクロ
ックパルスCPの位相を遅らせる方向に制御される。や
がてクロックパルスCPの位相が第2−に示す時刻T、
まで変化すると次のサンプル時点は時刻T・となる。従
ってfcT・)−f(Tm)=0となり各サンプリング
時点での出力値が等しくなって、比較的短時間で引き込
みが完了する。しかし、標本化囲路7の出力がf(TI
)−1(1’l)である場合は、クロックツ(ルスCP
の位相は進む方向に制御される。そして、時刻T、で出
され一〇いたクロックパルスCPがだんだん早く出力さ
tlるようになり、時刻1−→1゛1→T、と変化する
つ時刻1゛!で出力されるようVCなると、その次のク
ロックパルスが時刻T、で出力され、各サンプリング時
点での出力値が等しくなり、標本化回路7の出JJid
Oとなり引き込みが完了する。しかし、この場合U引き
込与完了までに長時間tJ&シ、シかも、この間におい
て軸本化タイイングが大きく移動することになる 標本化タイミングの初期的移動は、自動等化量1備えた
@l!調器の、自′fIIk岬止器の初期トレーニング
および叫化特性に悪影Ikを与える。また、データ変復
w4装置が複歓佃タンデム短続された場合、あるいはス
レーブモードで使用する場合等にはタイiンダジツタが
増大し、伝送特性が劣化するから好ましくない、。
本発暁の目的は、上述の従来の欠点管解決し、一本化タ
イミング位相の引き込みが速かに行なわれ、かつ、標本
化タイ電ング位相の初期的移動の少々いタイミング位相
制御装置を提供することにある。
本発明の位相制御装置は、多相位相変調、多相多値変調
を含む直交振幅変調によるデータ伝送の変復調装置の受
信部における2軸間期検波後の複素ベースバンド信号の
標本化タイミング位相を制御するタイミング位相制御装
置において、位相変調信号の変調周波数の4倍またはそ
の整数倍の周波数の矩形波を発生する位相同期発振器と
、該位相同期発振器の出力する矩形波を分周して変調周
波数の2倍の周波数の標本化クロックを発生させる分周
回路と、該分周回路の出力する標本化クロックによって
前記複素ベースノ(ンド信号を標本化する標本化回路と
、#標本化回路の出力電力が各サンプリング時点で等し
くなるように一記位相同期発蚤器の発振位相を制御する
位相ずれ計算回路とを有するタイミング位相制御回路と
、前記複素ベースバンド信号の電力を求める2乗回路と
、該2乗回路の出力が極大値をとるタイミングを検出す
るピーク検出回路とを備えて、該ピーク検出回路の出力
信号によって前配分周囲路の出力位相を11111 n
 Lかつ前記位相ずれ計算回路の初期動作を決定するこ
とを特徴とする。
次に、本発明について、図面を参照して詳細KLI?明
する。
前述のようKXII本化タイミング位相が始めから時刻
T2 、 Ta K合っていれば、標本化タイミング位
相は殆んど動かずに引き込まねる。すなわち、初ルI的
な神本什タイtング位相の移動を防ぐことができる。一
方、データ変復lIl装置は、情報の伝送を行なう前に
、復−器のタイミング位相同期および自動等化器のトレ
ーニングの為に、ある定まったトレーニング系列を伝送
する。これは、一般にトレーニング信号と言われるもの
で、その最初の部分け、A、B、A、B・・というよう
な縁り返し波形が使用さねでいる。このよう々トレーニ
ング系列牲は、変調周波数成分(タイミング周波数成号
ンを豊富に含んだ信号であるから、伽調ペースパントイ
d号の電力は、顕著に#、2図のような波形となる、こ
のような受信4号から電力が極大値となるタイミングを
検出することにょシ、標本化タイミング位相を前述の時
刻T、 、 T−の近傍に選ぶことが可能である。最初
から時刻T、 、 T、の近傍のタイミング位相を選べ
ば、タイミング位相の引き込みを速くシ、かつ初期的な
標本化タイ2ング位相の移動を防ぐことが可能である。
第3図は、本発明の一実施例を示すブpツク図である。
すなわち、2軸間期検波後の複素ベースバンド信号ti
t稜述する位相同期発信器17の出力する変調周波数の
4倍又はその整数倍の周波数で標本化されて端子10に
入力される。端子1oがら入力した複素ベースバンド信
号は標本化1路15および2乗回路11tC入力させる
。標本化−路15け、変調周波数の2倍の周波数の標本
化クロックCPの立上りによって入力信号をサンプリン
グした信号1を位相ずれ計算回路16に供給する。位相
ずれ計算回路16は、横本化回路1sの出力が各サンプ
リング時点で蝉しくなるように位相同期発振器17の発
振位相を制御する回路である。例オは第1図に示した従
来の位相制御回路と同様に構成され、6r相制御信号2
によって位相同期発振Ki 17の発振位相を制御する
。位相同期発振器17は、例えばf、11周波数の4倍
の周波数の矩形波αを発揚し、その発振位相は前記位相
制御信号2によってM御される。位相同期発振器17は
変調周m数の4倍の整数倍の発振周波数であっても良い
■二日己炬形icKけ、分周回路14によって分周され
、分周(ロ)路14の出力信号は、変調周波数の21き
とされる。そして、分周回路14の出力を前記標本化ク
ロックCPとして横本化回路15に供給する1、また、
位相ずれ計算回路16の内蔵する(第1図Vこ示した)
標本化回路7は、例えば分周回路14の出力ごとに開閉
状1illを反転する。
一方、前述したように位相同期発揚器17の出力する矩
形波CKによって2軸間期検波後の複索く一スパント信
号を標本化した信号を端子lOに人力さ佐る。2乗回路
11は、入力信号の実部および虚部の2乗和、すなわち
電力を出力してピーク検出回路12に供給し、ピーク検
出回路12は、2乗回路11の出力が積大Kf!るタイ
ミングを検出し、アンド回路13を介して前記分周回路
14の出力位相を制御すると共に位相ずれ計算1路16
の内蔵する(第1図の)標本化回路7の初期動作を決定
する。アンド回路13のもう一方の入力には、例えば質
復―装皺が一定レベル以上の受信4号を検出したときに
オンとなるCDI信号を一定時間遅延させた信号18を
入力させる。信号18は、受信4号の始めの部分のみに
ハイレベルとなるから、前記ビーク検出出力による分周
回路の位相制御および位相ずれ計算回路の初期動作の決
定は、受信4号の始めの部分で行々われる。
上記ピーク検出回路12Fi、例えば第4図に示すよう
に構成される。すなわち、z*利絡路11出力を遅延回
路21および22の縦続接続回路に入力させ、遅延回路
21および22のそれぞわの人、出力がコンパレータ2
3および24によって比較される。遅延回路21.22
の遅延時間は、それぞれ前記位相−1期発振器17の出
力する矩形波CKの1周朗に等しい。コンパレータ23
F′i、M M、 l!l!回路21の入力より出力が
大であるとき論理レベル”l“ヲ出カシ、コンパレータ
24fi、遅延回路22の入力の方が出力より大である
とき論理レベル”1′″を出力する コンパレータ23
および24の内出力はアンド1路25によって結合され
て出力される。従って、アンド回路25は、コンパレー
タ23,24の出力が共に′1″であるときl“となる
1、すなわち、機素ベースバンド個号の電力の極大値が
遅延1路21の出力側にきたときfrビーク検出回路1
2の出力が@1”になり、ピーク検出がなされる。
次11本実施例の動作について、第5囚のタイムチャー
トを参照して説明する。IWJ図(1)は、位相同期発
振器17の出力する矩形波信号CKが変調周波数の4倍
の周波数の場合を示す。同図(b)は、ピーク検出回路
12の出力信号を、同図(C)はアンド1路13に入力
させるCDI信号を遅延させた徊kj18を示す。同図
(d)は分周回路14の出力する標本化クロックCPで
あり、その立上シは矩形#LCKのいずれかの立上りに
同期している 従つて、受信4号の始めの部分で信号1
8が11”である期間のピーク検出回路12C)、出力
によシ分周−路14がクリヤされ、次の矩形波CKの立
上シで標本化クロックCPが立上る。標本化クロックC
Pはその後変調周、期の172ととに立上ることになる
。従って、標本化クロックCPの立上シで神木化回路1
5により人力信号を標本化すれば、標本化された複素ベ
ースバンド信号の位相は前述した第2図の時刻Tm 、
 To K相当する。tたは、その近傍となる。従って
、位相ずれ計算回路16は速かに位相同期発振器17の
位相引き込みを完了し、しか屯、標本化タイミング位相
の初期的な移動も小さくすることができる。例えば、ア
ンド回路13の出力によって第1EK示した標本化回路
7の初期動作を決定することにより第3図の位相ずれ計
算回路16の初期動作を決定させれば、f(T・)−/
(TI)をとるかf (Tt)−f (T・)をとるか
を固定させることが可能である。今、7(TI)−1(
T’s)をとる仁とにすれば、標本化クリックCPの位
相が進んでいるときFif(T・)−/(T、)は正で
あシ、遅れているときは負である。この場合は、位相ず
れ計算回路16の出力が正のとき位相同期発振器17の
発掘位相を遅らせ、負のときFi進ませるように制御す
る。すなわち標本化タイミングの初期的移動は小である
。なお、一定時間の後に信号18が′″0″VCなれは
ピーク検出回路12の出力は分周回路141(与えられ
ない。すなわち、り信々号の始めの部分で伸率化りロッ
クCPの位相が選択された#L#i、、通常の位相制御
状−となる。従って、受悟々号の一時的異常によってピ
ーク検出の時刻が震動しても、これによって位相IJ御
が乱されることはない。
ト述の実施例は、位相同期発振517の発振周波タシが
変調周波数の4倍である場合について説明したが、位相
同期発振器17の発掘周波数は、変−周IIL数の4倍
の整数倍であれば良いのであって、その場合は前記ピー
ク検出回路12の出力から例えば2j#−目の矩形波信
号CKの立上りを標本化クロックCPの位相として選択
すれば良い。すなわち、悼本化クロックCPの位相を第
2図で示した時刻T、 、 T、の近傍となるように分
局回路14の出力を遅延させてれば良い。
以上のように1本発明においては、受信4号を復調した
複素ベースバンド信号の電力が最大になる時点を検出し
、該時点を基準にして位相同期発振器の出力波形のどの
立上シに標本化クロックの位相を合わせるかを制御し、
かつ位相ずれ計算回路の初期動作を決定するように構成
されているから、標本化タイミング位相の引き込みが速
かに行なわれ、かつ、標本化タイミング位相の初期的な
移動を小さくすることが可能である。この結果、自動等
化量の等化特性を向上させる効果を有する。
またデータ変復調装置をタンデム接続し九場合又はスレ
ーブモードで使用する場合のタイミングジッタの増加を
防止できる効果を有する。
【図面の簡単な説明】
第1図は従来から使用されているタイミング位相制御回
路の一例を示すブロック図、第2図は複素ベースバンド
信号を標本化するタイきングと複素ベースバンド信号の
電力との関係を示す図、第3図は本発明の一実施例を示
すブロック図、第4図は上記実施例のピーク検出回路の
構成の一例をボすブロック図、第5図は上記実施例の動
作を説明するための主要各部の信号を示すタイムチャー
トである。 凶において、l・・・複素ベースバンド信号を変調周波
aの2倍の周波数の標本化クロックによって標本化した
16号、2・・・位相制−信号、3・・・バンドパスフ
ィルタ、4・・2乗回路、5・・・M1m回路、6・俄
碑器、7・・・標本化回路、10 ・端子、11・・・
2朱回路、12・・・ピーク検出回路、13・・・アン
ド回路、14・・・分局回路、15・・・標本化回路、
16・・位相ずれ計算回路、17・・・位相同期発振器
、18・ CI) I 48号を一定時間遅延させた信
号、21゜22・・遅蝙回路、23.24・・・コンパ
レータ、25ア/ド回路、CK・・・矩形波信号、CP
・・・標本化クロック。 代理人 弁理士  住 出 俊 宗 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 多相位相変調、多相多値変調を含む直交振幅変調による
    データ伝送の変復調装置の受信部における2軸同勘検波
    後の複素ベースバンド信号の標本化タイミング位相を制
    御するタイミング位相制御装#において、位相変調信号
    の変pl網波数の4倍またはその41数倍の周波数の矩
    形波を発生する位相同期発振器と、該位相同期発振器の
    出力する矩形波を分周して変調周波数の2倍の周波数の
    標本化クロックを発生させる分周回路と、該分周回路の
    出/Jする橋本化クロックによって前記複素ベースバン
    ド信号を標本化する標本化1路と、該標本化回路の出力
    電力が各サンプリング時点で等しくなるように1配位相
    同期発振器の発振位相を制御するも/相ずれ計算回路と
    を有するタイミング位相制御回路と、前記複素ベースバ
    ンド信号の電力を求める2乗回路と、骸2乗回路の出力
    が極大値をとるタイミングを検出するピーク検出H路と
    を備えて、該ピーク検出回路の出力信号によって前記分
    周回路の出力位相を制御しかつ前記位相ずれ計算回路の
    初期動作を決定することを特徴とするタイ建ング位相制
    御装置
JP57011712A 1982-01-29 1982-01-29 タイミング位相制御装置 Granted JPS58130656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57011712A JPS58130656A (ja) 1982-01-29 1982-01-29 タイミング位相制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57011712A JPS58130656A (ja) 1982-01-29 1982-01-29 タイミング位相制御装置

Publications (2)

Publication Number Publication Date
JPS58130656A true JPS58130656A (ja) 1983-08-04
JPS6362932B2 JPS6362932B2 (ja) 1988-12-05

Family

ID=11785649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57011712A Granted JPS58130656A (ja) 1982-01-29 1982-01-29 タイミング位相制御装置

Country Status (1)

Country Link
JP (1) JPS58130656A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115446A (ja) * 1993-10-20 1995-05-02 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk デジタル位相変調のクロック再生器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393050A (ja) * 1989-09-05 1991-04-18 Canon Inc 光記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115446A (ja) * 1993-10-20 1995-05-02 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk デジタル位相変調のクロック再生器

Also Published As

Publication number Publication date
JPS6362932B2 (ja) 1988-12-05

Similar Documents

Publication Publication Date Title
US5111152A (en) Apparatus and method for demodulating a digital modulation signal
EP0381637A1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
US4472817A (en) Non-PLL concurrent carrier clock synchronization
US5247543A (en) Carrier aquisition apparatus for digital satellite communication system
JPS58130656A (ja) タイミング位相制御装置
JPH09238093A (ja) スペクトル拡散受信装置
JP2841935B2 (ja) 位相復調器
RU2138907C1 (ru) Устройство синхронизации цифрового приемника
JPS6362933B2 (ja)
JP2876906B2 (ja) ユニークワード検出回路及び復調回路
JPS6117384B2 (ja)
US5235290A (en) Method and apparatus for smoothing out phase fluctuations in a monitored signal
JP3074752B2 (ja) 最小偏位変調波復調回路
JPH04215338A (ja) Pll回路
EP0709992B1 (en) Costas loop
JPS60224345A (ja) デ−タ伝送方式
JPS6347389B2 (ja)
JPS6324343B2 (ja)
JPS63229933A (ja) 位相同期回路
JPH06152669A (ja) クロック再生回路
JPS61196618A (ja) 位相同期ル−プ回路
JPH0254622A (ja) タイミング再生回路
JPH04119736A (ja) クロック再生回路
JP2001333122A (ja) フレーム同期検出器
JPH08265214A (ja) スペクトル拡散受信装置