JPS58130656A - タイミング位相制御装置 - Google Patents
タイミング位相制御装置Info
- Publication number
- JPS58130656A JPS58130656A JP57011712A JP1171282A JPS58130656A JP S58130656 A JPS58130656 A JP S58130656A JP 57011712 A JP57011712 A JP 57011712A JP 1171282 A JP1171282 A JP 1171282A JP S58130656 A JPS58130656 A JP S58130656A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- sampling
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、直交振幅変調を用いたデータ伝送の復調器に
おいて、受信タイミング位相をデジタル回路を用いて制
御するタイミング位相制御回路に関する。
おいて、受信タイミング位相をデジタル回路を用いて制
御するタイミング位相制御回路に関する。
キャリヤ信号が直交振幅変調された信号を伝送し、受０
Ｉｌｉｉｌで受信々号を２軸間期検波して得られ友複素
ベースバンド信号の情報成分からデジタル的にタインン
グ成分を抽出するために１従来ＩＩ図に示すようなタイ
ミング位相制御回路を用いている。すなわち、複素ベー
スバンド信号が変調周波数の２倍の周波数の標本化りｐ
ツクＣＰで標本化された信号１の実部および虚部を変調
周波数成分全通過させるバンドパルスフィルタ３を通し
て変−周波数成分を通過させ、２乗回路４によって実・
部および虚部の２乗和がとられる７、すなわち、電力が
求められる。２乗回路４の出力を遅延回路５でｉ！１Ｉ
Ｉｉさせたｌ標本時間前の信号と２乗回路４の境在の出
力との差を減算器６から出力させる。
Ｉｌｉｉｌで受信々号を２軸間期検波して得られ友複素
ベースバンド信号の情報成分からデジタル的にタインン
グ成分を抽出するために１従来ＩＩ図に示すようなタイ
ミング位相制御回路を用いている。すなわち、複素ベー
スバンド信号が変調周波数の２倍の周波数の標本化りｐ
ツクＣＰで標本化された信号１の実部および虚部を変調
周波数成分全通過させるバンドパルスフィルタ３を通し
て変−周波数成分を通過させ、２乗回路４によって実・
部および虚部の２乗和がとられる７、すなわち、電力が
求められる。２乗回路４の出力を遅延回路５でｉ！１Ｉ
Ｉｉさせたｌ標本時間前の信号と２乗回路４の境在の出
力との差を減算器６から出力させる。
０に榊器６の出力Ｆｉ標本化回路７によって一回おきの
神本値が堆り出される。標本化回路７の出力する位相制
御信号２によって図示されない位相同期発振器の位相を
制御する。位相側＃１は、標本化回μ７の出力が零にな
るように制御される。例えば、出力２が止であると齢は
位相を進める方向に、出力２が負であるときは位相を遅
らぜる方向に制御する。そして、前記複素ベースバンド
の標本化のタイミングは、上記位相同期発振器の出力信
号に同期させている。このため、以下ＶＣ説明するよう
に、標本化タイミングすなわち前記クロックパルスＣｋ
）の位相によっては、引き込みが確立するまＣｅＣ艮時
開時間する場合が起こるという欠点がある。
神本値が堆り出される。標本化回路７の出力する位相制
御信号２によって図示されない位相同期発振器の位相を
制御する。位相側＃１は、標本化回μ７の出力が零にな
るように制御される。例えば、出力２が止であると齢は
位相を進める方向に、出力２が負であるときは位相を遅
らぜる方向に制御する。そして、前記複素ベースバンド
の標本化のタイミングは、上記位相同期発振器の出力信
号に同期させている。このため、以下ＶＣ説明するよう
に、標本化タイミングすなわち前記クロックパルスＣｋ
）の位相によっては、引き込みが確立するまＣｅＣ艮時
開時間する場合が起こるという欠点がある。
第２図は】変調周期Ｔ内におけるクロックパルタイムチ
ャートである。例えば、１変調周期内の時刻ＴＩ、 Ｔ
、でサンプリングされる場合は、時刻Ｔ１におけるサン
プリング値の電力は７（ＴＩ）であシ、時刻Ｔ、におけ
るサンプリング値の電力ｔｉｅ（Ｔ’ｓ）である。従っ
て、減算器６の出力はｆ （ＴＩ）−ｆ （Ｔｔ）又は
ｆ （ＴＩ）−ｆ（ＴＩ）となり、交互に出力されるが
、標本化回路７で一回おきにサンプルされるため標本化
回路７の出力は前者又は後者のいずれか一方となる。そ
のいずれになるか＃′！、標本化回路７のサンプルする
位相によって異なる。すなわち、標本化１路７の初期動
作によって異なる。今標本化−路７の出力がｆ （ＴＩ
）−ｆ （ＴＩ）である場合、これが正であるからクロ
ックパルスＣＰの位相を遅らせる方向に制御される。や
がてクロックパルスＣＰの位相が第２−に示す時刻Ｔ、
まで変化すると次のサンプル時点は時刻Ｔ・となる。従
ってｆｃＴ・）−ｆ（Ｔｍ）＝０となり各サンプリング
時点での出力値が等しくなって、比較的短時間で引き込
みが完了する。しかし、標本化囲路７の出力がｆ（ＴＩ
）−１（１’ｌ）である場合は、クロックツ（ルスＣＰ
の位相は進む方向に制御される。そして、時刻Ｔ、で出
され一〇いたクロックパルスＣＰがだんだん早く出力さ
ｔｌるようになり、時刻１−→１゛１→Ｔ、と変化する
つ時刻１゛！で出力されるようＶＣなると、その次のク
ロックパルスが時刻Ｔ、で出力され、各サンプリング時
点での出力値が等しくなり、標本化回路７の出ＪＪｉｄ
Ｏとなり引き込みが完了する。しかし、この場合Ｕ引き
込与完了までに長時間ｔＪ＆シ、シかも、この間におい
て軸本化タイイングが大きく移動することになる 標本化タイミングの初期的移動は、自動等化量１備えた
＠ｌ！調器の、自′ｆＩＩｋ岬止器の初期トレーニング
および叫化特性に悪影Ｉｋを与える。また、データ変復
ｗ４装置が複歓佃タンデム短続された場合、あるいはス
レーブモードで使用する場合等にはタイｉンダジツタが
増大し、伝送特性が劣化するから好ましくない、。
ャートである。例えば、１変調周期内の時刻ＴＩ、 Ｔ
、でサンプリングされる場合は、時刻Ｔ１におけるサン
プリング値の電力は７（ＴＩ）であシ、時刻Ｔ、におけ
るサンプリング値の電力ｔｉｅ（Ｔ’ｓ）である。従っ
て、減算器６の出力はｆ （ＴＩ）−ｆ （Ｔｔ）又は
ｆ （ＴＩ）−ｆ（ＴＩ）となり、交互に出力されるが
、標本化回路７で一回おきにサンプルされるため標本化
回路７の出力は前者又は後者のいずれか一方となる。そ
のいずれになるか＃′！、標本化回路７のサンプルする
位相によって異なる。すなわち、標本化１路７の初期動
作によって異なる。今標本化−路７の出力がｆ （ＴＩ
）−ｆ （ＴＩ）である場合、これが正であるからクロ
ックパルスＣＰの位相を遅らせる方向に制御される。や
がてクロックパルスＣＰの位相が第２−に示す時刻Ｔ、
まで変化すると次のサンプル時点は時刻Ｔ・となる。従
ってｆｃＴ・）−ｆ（Ｔｍ）＝０となり各サンプリング
時点での出力値が等しくなって、比較的短時間で引き込
みが完了する。しかし、標本化囲路７の出力がｆ（ＴＩ
）−１（１’ｌ）である場合は、クロックツ（ルスＣＰ
の位相は進む方向に制御される。そして、時刻Ｔ、で出
され一〇いたクロックパルスＣＰがだんだん早く出力さ
ｔｌるようになり、時刻１−→１゛１→Ｔ、と変化する
つ時刻１゛！で出力されるようＶＣなると、その次のク
ロックパルスが時刻Ｔ、で出力され、各サンプリング時
点での出力値が等しくなり、標本化回路７の出ＪＪｉｄ
Ｏとなり引き込みが完了する。しかし、この場合Ｕ引き
込与完了までに長時間ｔＪ＆シ、シかも、この間におい
て軸本化タイイングが大きく移動することになる 標本化タイミングの初期的移動は、自動等化量１備えた
＠ｌ！調器の、自′ｆＩＩｋ岬止器の初期トレーニング
および叫化特性に悪影Ｉｋを与える。また、データ変復
ｗ４装置が複歓佃タンデム短続された場合、あるいはス
レーブモードで使用する場合等にはタイｉンダジツタが
増大し、伝送特性が劣化するから好ましくない、。
本発暁の目的は、上述の従来の欠点管解決し、一本化タ
イミング位相の引き込みが速かに行なわれ、かつ、標本
化タイ電ング位相の初期的移動の少々いタイミング位相
制御装置を提供することにある。
イミング位相の引き込みが速かに行なわれ、かつ、標本
化タイ電ング位相の初期的移動の少々いタイミング位相
制御装置を提供することにある。
本発明の位相制御装置は、多相位相変調、多相多値変調
を含む直交振幅変調によるデータ伝送の変復調装置の受
信部における２軸間期検波後の複素ベースバンド信号の
標本化タイミング位相を制御するタイミング位相制御装
置において、位相変調信号の変調周波数の４倍またはそ
の整数倍の周波数の矩形波を発生する位相同期発振器と
、該位相同期発振器の出力する矩形波を分周して変調周
波数の２倍の周波数の標本化クロックを発生させる分周
回路と、該分周回路の出力する標本化クロックによって
前記複素ベースノ（ンド信号を標本化する標本化回路と
、＃標本化回路の出力電力が各サンプリング時点で等し
くなるように一記位相同期発蚤器の発振位相を制御する
位相ずれ計算回路とを有するタイミング位相制御回路と
、前記複素ベースバンド信号の電力を求める２乗回路と
、該２乗回路の出力が極大値をとるタイミングを検出す
るピーク検出回路とを備えて、該ピーク検出回路の出力
信号によって前配分周囲路の出力位相を１１１１１ ｎ
Ｌかつ前記位相ずれ計算回路の初期動作を決定するこ
とを特徴とする。
を含む直交振幅変調によるデータ伝送の変復調装置の受
信部における２軸間期検波後の複素ベースバンド信号の
標本化タイミング位相を制御するタイミング位相制御装
置において、位相変調信号の変調周波数の４倍またはそ
の整数倍の周波数の矩形波を発生する位相同期発振器と
、該位相同期発振器の出力する矩形波を分周して変調周
波数の２倍の周波数の標本化クロックを発生させる分周
回路と、該分周回路の出力する標本化クロックによって
前記複素ベースノ（ンド信号を標本化する標本化回路と
、＃標本化回路の出力電力が各サンプリング時点で等し
くなるように一記位相同期発蚤器の発振位相を制御する
位相ずれ計算回路とを有するタイミング位相制御回路と
、前記複素ベースバンド信号の電力を求める２乗回路と
、該２乗回路の出力が極大値をとるタイミングを検出す
るピーク検出回路とを備えて、該ピーク検出回路の出力
信号によって前配分周囲路の出力位相を１１１１１ ｎ
Ｌかつ前記位相ずれ計算回路の初期動作を決定するこ
とを特徴とする。
次に、本発明について、図面を参照して詳細ＫＬＩ？明
する。
する。
前述のようＫＸＩＩ本化タイミング位相が始めから時刻
Ｔ２ 、 Ｔａ Ｋ合っていれば、標本化タイミング位
相は殆んど動かずに引き込まねる。すなわち、初ルＩ的
な神本什タイｔング位相の移動を防ぐことができる。一
方、データ変復ｌＩｌ装置は、情報の伝送を行なう前に
、復−器のタイミング位相同期および自動等化器のトレ
ーニングの為に、ある定まったトレーニング系列を伝送
する。これは、一般にトレーニング信号と言われるもの
で、その最初の部分け、Ａ、Ｂ、Ａ、Ｂ・・というよう
な縁り返し波形が使用さねでいる。このよう々トレーニ
ング系列牲は、変調周波数成分（タイミング周波数成号
ンを豊富に含んだ信号であるから、伽調ペースパントイ
ｄ号の電力は、顕著に＃、２図のような波形となる、こ
のような受信４号から電力が極大値となるタイミングを
検出することにょシ、標本化タイミング位相を前述の時
刻Ｔ、 、 Ｔ−の近傍に選ぶことが可能である。最初
から時刻Ｔ、 、 Ｔ、の近傍のタイミング位相を選べ
ば、タイミング位相の引き込みを速くシ、かつ初期的な
標本化タイ２ング位相の移動を防ぐことが可能である。
Ｔ２ 、 Ｔａ Ｋ合っていれば、標本化タイミング位
相は殆んど動かずに引き込まねる。すなわち、初ルＩ的
な神本什タイｔング位相の移動を防ぐことができる。一
方、データ変復ｌＩｌ装置は、情報の伝送を行なう前に
、復−器のタイミング位相同期および自動等化器のトレ
ーニングの為に、ある定まったトレーニング系列を伝送
する。これは、一般にトレーニング信号と言われるもの
で、その最初の部分け、Ａ、Ｂ、Ａ、Ｂ・・というよう
な縁り返し波形が使用さねでいる。このよう々トレーニ
ング系列牲は、変調周波数成分（タイミング周波数成号
ンを豊富に含んだ信号であるから、伽調ペースパントイ
ｄ号の電力は、顕著に＃、２図のような波形となる、こ
のような受信４号から電力が極大値となるタイミングを
検出することにょシ、標本化タイミング位相を前述の時
刻Ｔ、 、 Ｔ−の近傍に選ぶことが可能である。最初
から時刻Ｔ、 、 Ｔ、の近傍のタイミング位相を選べ
ば、タイミング位相の引き込みを速くシ、かつ初期的な
標本化タイ２ング位相の移動を防ぐことが可能である。
第３図は、本発明の一実施例を示すブｐツク図である。
すなわち、２軸間期検波後の複素ベースバンド信号ｔｉ
ｔ稜述する位相同期発信器１７の出力する変調周波数の
４倍又はその整数倍の周波数で標本化されて端子１０に
入力される。端子１ｏがら入力した複素ベースバンド信
号は標本化１路１５および２乗回路１１ｔＣ入力させる
。標本化−路１５け、変調周波数の２倍の周波数の標本
化クロックＣＰの立上りによって入力信号をサンプリン
グした信号１を位相ずれ計算回路１６に供給する。位相
ずれ計算回路１６は、横本化回路１ｓの出力が各サンプ
リング時点で蝉しくなるように位相同期発振器１７の発
振位相を制御する回路である。例オは第１図に示した従
来の位相制御回路と同様に構成され、６ｒ相制御信号２
によって位相同期発振Ｋｉ １７の発振位相を制御する
。位相同期発振器１７は、例えばｆ、１１周波数の４倍
の周波数の矩形波αを発揚し、その発振位相は前記位相
制御信号２によってＭ御される。位相同期発振器１７は
変調周ｍ数の４倍の整数倍の発振周波数であっても良い
。
ｔ稜述する位相同期発信器１７の出力する変調周波数の
４倍又はその整数倍の周波数で標本化されて端子１０に
入力される。端子１ｏがら入力した複素ベースバンド信
号は標本化１路１５および２乗回路１１ｔＣ入力させる
。標本化−路１５け、変調周波数の２倍の周波数の標本
化クロックＣＰの立上りによって入力信号をサンプリン
グした信号１を位相ずれ計算回路１６に供給する。位相
ずれ計算回路１６は、横本化回路１ｓの出力が各サンプ
リング時点で蝉しくなるように位相同期発振器１７の発
振位相を制御する回路である。例オは第１図に示した従
来の位相制御回路と同様に構成され、６ｒ相制御信号２
によって位相同期発振Ｋｉ １７の発振位相を制御する
。位相同期発振器１７は、例えばｆ、１１周波数の４倍
の周波数の矩形波αを発揚し、その発振位相は前記位相
制御信号２によってＭ御される。位相同期発振器１７は
変調周ｍ数の４倍の整数倍の発振周波数であっても良い
。
■二日己炬形ｉｃＫけ、分周回路１４によって分周され
、分周（ロ）路１４の出力信号は、変調周波数の２１き
とされる。そして、分周回路１４の出力を前記標本化ク
ロックＣＰとして横本化回路１５に供給する１、また、
位相ずれ計算回路１６の内蔵する（第１図Ｖこ示した）
標本化回路７は、例えば分周回路１４の出力ごとに開閉
状１ｉｌｌを反転する。
、分周（ロ）路１４の出力信号は、変調周波数の２１き
とされる。そして、分周回路１４の出力を前記標本化ク
ロックＣＰとして横本化回路１５に供給する１、また、
位相ずれ計算回路１６の内蔵する（第１図Ｖこ示した）
標本化回路７は、例えば分周回路１４の出力ごとに開閉
状１ｉｌｌを反転する。
一方、前述したように位相同期発揚器１７の出力する矩
形波ＣＫによって２軸間期検波後の複索く一スパント信
号を標本化した信号を端子ｌＯに人力さ佐る。２乗回路
１１は、入力信号の実部および虚部の２乗和、すなわち
電力を出力してピーク検出回路１２に供給し、ピーク検
出回路１２は、２乗回路１１の出力が積大Ｋｆ！るタイ
ミングを検出し、アンド回路１３を介して前記分周回路
１４の出力位相を制御すると共に位相ずれ計算１路１６
の内蔵する（第１図の）標本化回路７の初期動作を決定
する。アンド回路１３のもう一方の入力には、例えば質
復―装皺が一定レベル以上の受信４号を検出したときに
オンとなるＣＤＩ信号を一定時間遅延させた信号１８を
入力させる。信号１８は、受信４号の始めの部分のみに
ハイレベルとなるから、前記ビーク検出出力による分周
回路の位相制御および位相ずれ計算回路の初期動作の決
定は、受信４号の始めの部分で行々われる。
形波ＣＫによって２軸間期検波後の複索く一スパント信
号を標本化した信号を端子ｌＯに人力さ佐る。２乗回路
１１は、入力信号の実部および虚部の２乗和、すなわち
電力を出力してピーク検出回路１２に供給し、ピーク検
出回路１２は、２乗回路１１の出力が積大Ｋｆ！るタイ
ミングを検出し、アンド回路１３を介して前記分周回路
１４の出力位相を制御すると共に位相ずれ計算１路１６
の内蔵する（第１図の）標本化回路７の初期動作を決定
する。アンド回路１３のもう一方の入力には、例えば質
復―装皺が一定レベル以上の受信４号を検出したときに
オンとなるＣＤＩ信号を一定時間遅延させた信号１８を
入力させる。信号１８は、受信４号の始めの部分のみに
ハイレベルとなるから、前記ビーク検出出力による分周
回路の位相制御および位相ずれ計算回路の初期動作の決
定は、受信４号の始めの部分で行々われる。
上記ピーク検出回路１２Ｆｉ、例えば第４図に示すよう
に構成される。すなわち、ｚ＊利絡路１１出力を遅延回
路２１および２２の縦続接続回路に入力させ、遅延回路
２１および２２のそれぞわの人、出力がコンパレータ２
３および２４によって比較される。遅延回路２１．２２
の遅延時間は、それぞれ前記位相−１期発振器１７の出
力する矩形波ＣＫの１周朗に等しい。コンパレータ２３
Ｆ′ｉ、Ｍ Ｍ、 ｌ！ｌ！回路２１の入力より出力が
大であるとき論理レベル”ｌ“ヲ出カシ、コンパレータ
２４ｆｉ、遅延回路２２の入力の方が出力より大である
とき論理レベル”１′″を出力する コンパレータ２３
および２４の内出力はアンド１路２５によって結合され
て出力される。従って、アンド回路２５は、コンパレー
タ２３，２４の出力が共に′１″であるときｌ“となる
１、すなわち、機素ベースバンド個号の電力の極大値が
遅延１路２１の出力側にきたときｆｒビーク検出回路１
２の出力が＠１”になり、ピーク検出がなされる。
に構成される。すなわち、ｚ＊利絡路１１出力を遅延回
路２１および２２の縦続接続回路に入力させ、遅延回路
２１および２２のそれぞわの人、出力がコンパレータ２
３および２４によって比較される。遅延回路２１．２２
の遅延時間は、それぞれ前記位相−１期発振器１７の出
力する矩形波ＣＫの１周朗に等しい。コンパレータ２３
Ｆ′ｉ、Ｍ Ｍ、 ｌ！ｌ！回路２１の入力より出力が
大であるとき論理レベル”ｌ“ヲ出カシ、コンパレータ
２４ｆｉ、遅延回路２２の入力の方が出力より大である
とき論理レベル”１′″を出力する コンパレータ２３
および２４の内出力はアンド１路２５によって結合され
て出力される。従って、アンド回路２５は、コンパレー
タ２３，２４の出力が共に′１″であるときｌ“となる
１、すなわち、機素ベースバンド個号の電力の極大値が
遅延１路２１の出力側にきたときｆｒビーク検出回路１
２の出力が＠１”になり、ピーク検出がなされる。
次１１本実施例の動作について、第５囚のタイムチャー
トを参照して説明する。ＩＷＪ図（１）は、位相同期発
振器１７の出力する矩形波信号ＣＫが変調周波数の４倍
の周波数の場合を示す。同図（ｂ）は、ピーク検出回路
１２の出力信号を、同図（Ｃ）はアンド１路１３に入力
させるＣＤＩ信号を遅延させた徊ｋｊ１８を示す。同図
（ｄ）は分周回路１４の出力する標本化クロックＣＰで
あり、その立上シは矩形＃ＬＣＫのいずれかの立上りに
同期している 従つて、受信４号の始めの部分で信号１
８が１１”である期間のピーク検出回路１２Ｃ）、出力
によシ分周−路１４がクリヤされ、次の矩形波ＣＫの立
上シで標本化クロックＣＰが立上る。標本化クロックＣ
Ｐはその後変調周、期の１７２ととに立上ることになる
。従って、標本化クロックＣＰの立上シで神木化回路１
５により人力信号を標本化すれば、標本化された複素ベ
ースバンド信号の位相は前述した第２図の時刻Ｔｍ 、
Ｔｏ Ｋ相当する。ｔたは、その近傍となる。従って
、位相ずれ計算回路１６は速かに位相同期発振器１７の
位相引き込みを完了し、しか屯、標本化タイミング位相
の初期的な移動も小さくすることができる。例えば、ア
ンド回路１３の出力によって第１ＥＫ示した標本化回路
７の初期動作を決定することにより第３図の位相ずれ計
算回路１６の初期動作を決定させれば、ｆ（Ｔ・）−／
（ＴＩ）をとるかｆ （Ｔｔ）−ｆ （Ｔ・）をとるか
を固定させることが可能である。今、７（ＴＩ）−１（
Ｔ’ｓ）をとる仁とにすれば、標本化クリックＣＰの位
相が進んでいるときＦｉｆ（Ｔ・）−／（Ｔ、）は正で
あシ、遅れているときは負である。この場合は、位相ず
れ計算回路１６の出力が正のとき位相同期発振器１７の
発掘位相を遅らせ、負のときＦｉ進ませるように制御す
る。すなわち標本化タイミングの初期的移動は小である
。なお、一定時間の後に信号１８が′″０″ＶＣなれは
ピーク検出回路１２の出力は分周回路１４１（与えられ
ない。すなわち、り信々号の始めの部分で伸率化りロッ
クＣＰの位相が選択された＃Ｌ＃ｉ、、通常の位相制御
状−となる。従って、受悟々号の一時的異常によってピ
ーク検出の時刻が震動しても、これによって位相ＩＪ御
が乱されることはない。
トを参照して説明する。ＩＷＪ図（１）は、位相同期発
振器１７の出力する矩形波信号ＣＫが変調周波数の４倍
の周波数の場合を示す。同図（ｂ）は、ピーク検出回路
１２の出力信号を、同図（Ｃ）はアンド１路１３に入力
させるＣＤＩ信号を遅延させた徊ｋｊ１８を示す。同図
（ｄ）は分周回路１４の出力する標本化クロックＣＰで
あり、その立上シは矩形＃ＬＣＫのいずれかの立上りに
同期している 従つて、受信４号の始めの部分で信号１
８が１１”である期間のピーク検出回路１２Ｃ）、出力
によシ分周−路１４がクリヤされ、次の矩形波ＣＫの立
上シで標本化クロックＣＰが立上る。標本化クロックＣ
Ｐはその後変調周、期の１７２ととに立上ることになる
。従って、標本化クロックＣＰの立上シで神木化回路１
５により人力信号を標本化すれば、標本化された複素ベ
ースバンド信号の位相は前述した第２図の時刻Ｔｍ 、
Ｔｏ Ｋ相当する。ｔたは、その近傍となる。従って
、位相ずれ計算回路１６は速かに位相同期発振器１７の
位相引き込みを完了し、しか屯、標本化タイミング位相
の初期的な移動も小さくすることができる。例えば、ア
ンド回路１３の出力によって第１ＥＫ示した標本化回路
７の初期動作を決定することにより第３図の位相ずれ計
算回路１６の初期動作を決定させれば、ｆ（Ｔ・）−／
（ＴＩ）をとるかｆ （Ｔｔ）−ｆ （Ｔ・）をとるか
を固定させることが可能である。今、７（ＴＩ）−１（
Ｔ’ｓ）をとる仁とにすれば、標本化クリックＣＰの位
相が進んでいるときＦｉｆ（Ｔ・）−／（Ｔ、）は正で
あシ、遅れているときは負である。この場合は、位相ず
れ計算回路１６の出力が正のとき位相同期発振器１７の
発掘位相を遅らせ、負のときＦｉ進ませるように制御す
る。すなわち標本化タイミングの初期的移動は小である
。なお、一定時間の後に信号１８が′″０″ＶＣなれは
ピーク検出回路１２の出力は分周回路１４１（与えられ
ない。すなわち、り信々号の始めの部分で伸率化りロッ
クＣＰの位相が選択された＃Ｌ＃ｉ、、通常の位相制御
状−となる。従って、受悟々号の一時的異常によってピ
ーク検出の時刻が震動しても、これによって位相ＩＪ御
が乱されることはない。
ト述の実施例は、位相同期発振５１７の発振周波タシが
変調周波数の４倍である場合について説明したが、位相
同期発振器１７の発掘周波数は、変−周ＩＩＬ数の４倍
の整数倍であれば良いのであって、その場合は前記ピー
ク検出回路１２の出力から例えば２ｊ＃−目の矩形波信
号ＣＫの立上りを標本化クロックＣＰの位相として選択
すれば良い。すなわち、悼本化クロックＣＰの位相を第
２図で示した時刻Ｔ、 、 Ｔ、の近傍となるように分
局回路１４の出力を遅延させてれば良い。
変調周波数の４倍である場合について説明したが、位相
同期発振器１７の発掘周波数は、変−周ＩＩＬ数の４倍
の整数倍であれば良いのであって、その場合は前記ピー
ク検出回路１２の出力から例えば２ｊ＃−目の矩形波信
号ＣＫの立上りを標本化クロックＣＰの位相として選択
すれば良い。すなわち、悼本化クロックＣＰの位相を第
２図で示した時刻Ｔ、 、 Ｔ、の近傍となるように分
局回路１４の出力を遅延させてれば良い。
以上のように１本発明においては、受信４号を復調した
複素ベースバンド信号の電力が最大になる時点を検出し
、該時点を基準にして位相同期発振器の出力波形のどの
立上シに標本化クロックの位相を合わせるかを制御し、
かつ位相ずれ計算回路の初期動作を決定するように構成
されているから、標本化タイミング位相の引き込みが速
かに行なわれ、かつ、標本化タイミング位相の初期的な
移動を小さくすることが可能である。この結果、自動等
化量の等化特性を向上させる効果を有する。
複素ベースバンド信号の電力が最大になる時点を検出し
、該時点を基準にして位相同期発振器の出力波形のどの
立上シに標本化クロックの位相を合わせるかを制御し、
かつ位相ずれ計算回路の初期動作を決定するように構成
されているから、標本化タイミング位相の引き込みが速
かに行なわれ、かつ、標本化タイミング位相の初期的な
移動を小さくすることが可能である。この結果、自動等
化量の等化特性を向上させる効果を有する。
またデータ変復調装置をタンデム接続し九場合又はスレ
ーブモードで使用する場合のタイミングジッタの増加を
防止できる効果を有する。
ーブモードで使用する場合のタイミングジッタの増加を
防止できる効果を有する。
第１図は従来から使用されているタイミング位相制御回
路の一例を示すブロック図、第２図は複素ベースバンド
信号を標本化するタイきングと複素ベースバンド信号の
電力との関係を示す図、第３図は本発明の一実施例を示
すブロック図、第４図は上記実施例のピーク検出回路の
構成の一例をボすブロック図、第５図は上記実施例の動
作を説明するための主要各部の信号を示すタイムチャー
トである。 凶において、ｌ・・・複素ベースバンド信号を変調周波
ａの２倍の周波数の標本化クロックによって標本化した
１６号、２・・・位相制−信号、３・・・バンドパスフ
ィルタ、４・・２乗回路、５・・・Ｍ１ｍ回路、６・俄
碑器、７・・・標本化回路、１０ ・端子、１１・・・
２朱回路、１２・・・ピーク検出回路、１３・・・アン
ド回路、１４・・・分局回路、１５・・・標本化回路、
１６・・位相ずれ計算回路、１７・・・位相同期発振器
、１８・ ＣＩ） Ｉ ４８号を一定時間遅延させた信
号、２１゜２２・・遅蝙回路、２３．２４・・・コンパ
レータ、２５ア／ド回路、ＣＫ・・・矩形波信号、ＣＰ
・・・標本化クロック。 代理人 弁理士 住 出 俊 宗 第３図 第４図
路の一例を示すブロック図、第２図は複素ベースバンド
信号を標本化するタイきングと複素ベースバンド信号の
電力との関係を示す図、第３図は本発明の一実施例を示
すブロック図、第４図は上記実施例のピーク検出回路の
構成の一例をボすブロック図、第５図は上記実施例の動
作を説明するための主要各部の信号を示すタイムチャー
トである。 凶において、ｌ・・・複素ベースバンド信号を変調周波
ａの２倍の周波数の標本化クロックによって標本化した
１６号、２・・・位相制−信号、３・・・バンドパスフ
ィルタ、４・・２乗回路、５・・・Ｍ１ｍ回路、６・俄
碑器、７・・・標本化回路、１０ ・端子、１１・・・
２朱回路、１２・・・ピーク検出回路、１３・・・アン
ド回路、１４・・・分局回路、１５・・・標本化回路、
１６・・位相ずれ計算回路、１７・・・位相同期発振器
、１８・ ＣＩ） Ｉ ４８号を一定時間遅延させた信
号、２１゜２２・・遅蝙回路、２３．２４・・・コンパ
レータ、２５ア／ド回路、ＣＫ・・・矩形波信号、ＣＰ
・・・標本化クロック。 代理人 弁理士 住 出 俊 宗 第３図 第４図
Claims (1)
- 多相位相変調、多相多値変調を含む直交振幅変調による
データ伝送の変復調装置の受信部における２軸同勘検波
後の複素ベースバンド信号の標本化タイミング位相を制
御するタイミング位相制御装＃において、位相変調信号
の変ｐｌ網波数の４倍またはその４１数倍の周波数の矩
形波を発生する位相同期発振器と、該位相同期発振器の
出力する矩形波を分周して変調周波数の２倍の周波数の
標本化クロックを発生させる分周回路と、該分周回路の
出／Ｊする橋本化クロックによって前記複素ベースバン
ド信号を標本化する標本化１路と、該標本化回路の出力
電力が各サンプリング時点で等しくなるように１配位相
同期発振器の発振位相を制御するも／相ずれ計算回路と
を有するタイミング位相制御回路と、前記複素ベースバ
ンド信号の電力を求める２乗回路と、骸２乗回路の出力
が極大値をとるタイミングを検出するピーク検出Ｈ路と
を備えて、該ピーク検出回路の出力信号によって前記分
周回路の出力位相を制御しかつ前記位相ずれ計算回路の
初期動作を決定することを特徴とするタイ建ング位相制
御装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011712A JPS58130656A (ja) | 1982-01-29 | 1982-01-29 | タイミング位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011712A JPS58130656A (ja) | 1982-01-29 | 1982-01-29 | タイミング位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130656A true JPS58130656A (ja) | 1983-08-04 |
| JPS6362932B2 JPS6362932B2 (ja) | 1988-12-05 |
Family
ID=11785649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011712A Granted JPS58130656A (ja) | 1982-01-29 | 1982-01-29 | タイミング位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115446A (ja) * | 1993-10-20 | 1995-05-02 | Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk | デジタル位相変調のクロック再生器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0393050A (ja) * | 1989-09-05 | 1991-04-18 | Canon Inc | 光記録媒体 |
-
1982
- 1982-01-29 JP JP57011712A patent/JPS58130656A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115446A (ja) * | 1993-10-20 | 1995-05-02 | Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk | デジタル位相変調のクロック再生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362932B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
| US5111152A (en) | Apparatus and method for demodulating a digital modulation signal | |
| EP0381637A1 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| US5247543A (en) | Carrier aquisition apparatus for digital satellite communication system | |
| JPS58130656A (ja) | タイミング位相制御装置 | |
| JPH09238093A (ja) | スペクトル拡散受信装置 | |
| JP2841935B2 (ja) | 位相復調器 | |
| JPS63204837A (ja) | 同期装置 | |
| JPS6362933B2 (ja) | ||
| JP2876906B2 (ja) | ユニークワード検出回路及び復調回路 | |
| JPS6117384B2 (ja) | ||
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JPH04215338A (ja) | Ｐｌｌ回路 | |
| EP0709992B1 (en) | Costas loop | |
| JPS60224345A (ja) | デ−タ伝送方式 | |
| JPS6347389B2 (ja) | ||
| JPS6324343B2 (ja) | ||
| JPS63229933A (ja) | 位相同期回路 | |
| JPH06152669A (ja) | クロック再生回路 | |
| JPS61196618A (ja) | 位相同期ル−プ回路 | |
| JPH0254622A (ja) | タイミング再生回路 | |
| JPH04119736A (ja) | クロック再生回路 | |
| JP2001333122A (ja) | フレーム同期検出器 |