JPH0254622A - タイミング再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 ディジタル伝送装置に用いられるタイミング再生回路に
おける初期引込を行う回路に関し、初期引込時間を短縮
することを目的とし、初期引込時、サンプリング位相を
変えた２つの受信信号のインパルス応答のピーク値の平
均°値を比較し、その大きい方を基準位相として順次サ
ンプリング位相の変化幅を狭めて行き、所定回数行うこ
とにより基準位相を最適位相に近づけて初期引込を終了
させるように構成する。

〔産業上の利用分野〕

本発明は、タイミング再生回路に関し、特にディジタル
伝送装置に用いられるタイミング再生回路における初期
引込を行う回路に関するものである。

時分割方向制御伝送方式（ピンポン伝送方式）のディジ
タル伝送装置においては、タイミング再生回路にディジ
タル位相同期回路（Ｄ　Ｐ　Ｌ　Ｌ回路）を備え、回線
設定時のトレーニング初期等において、受信局として送
信局からの送信信号を受信する毎に該送信信号に対して
ＤＰＬＬ回路を引込状態にして位相同期させ再生クロッ
クを発生させる必要がある。

〔従来の技術〕 第５図には、従来から用いられているタイミング再生回
路の一例がブロツク図で示されており、マスタクロック
５１と、１／２分周器５２と、０相／π相のセレクタ５
３と、Ｎ分周器５４と、位相比較器５６と、保護段数（
時定数）カウンタ５５とで構成されたＤＰＬＬ回路とな
っている。

１／２分周器５２において、受信信号のＮ倍の周波数を
有するマスタクロック５１から、同一周波数で逆相のＯ
相とπ相の２種類の基準クロックを生成する。これらの
基準クロックは、常にセレクタ５３で一方が選択され、
Ｎ分周器５４でＮ分周される。分周されたクロックは位
相比較器５６において受信信号（線路等化器の出力信号
）の立ち上がりと比較され、分周クロックの位相の進み
遅れを判定する。例えば、分周出力の位相が遅れている
場合には、そのときまで出力されていた基準クロックが
０相であれば、カウンタ５５の保護段数（予め設定して
おく）に達したときにそのセレクト信号によりセレクタ
５３がπ相に乗り換えて出力し、分周出力の位相の方が
進んでいる場合には、同様にして０相からπ相に乗り換
えると同時にπ相の基準クロックを１回マスクする。

このようにして、受信信号と分周クロックの位相が一敗
した時点で基準クロックを乗り換えることによりマスタ
クロックの挿入又は削除を行って所望の再生クロックが
得られ、以後、ＤＰＬＬ回路としては、そのとき出力し
ていた基準クロックを引き続き出力してＮ分周器５４か
ら内部クロックとして出力し、自走状態となる。

〔発明が解決しようとする課題〕

上記のような従来例では、初期引込時には、保護段数を
小さくすることにより初期引込時間の短縮を図っている
が、マスタクロック５１の出力パルスを１つづつしか制
御（挿入・削除）できないため、引込に時間がかかって
しまうという問題点があった。

従って、本発明は、ディジタル伝送装置の線路等化器の
出力からタイミング抽出を行って再生クロックを発生す
るタイミング再生回路において、初期引込時間を短縮す
ることを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明に係るタイミング再
生回路では、再生クロックを発生する再生クロック制御
回路の分周比を任意に変えることに着目した。

このため、本発明では第１図に原理的に示すように、線
路等化器１の出力から振幅サンプル値の検出及び受信デ
ータシンボルの識別を行うサンプル・識別回路２と、該
サンプル・識別結果から該線路等化器ｌの出力のインパ
ルス応答のピーク値ｈ０を再生クロックに基ブいて演算
するインパルス応答演算回路３と、一定周期の該ピーク
値１１ｏ（ｎ＋１）の平均値と、前の一定周期のピーク
値り、（ｎ）の平均値とを生成する平均値演算回路４と
、初期位相よりＴ／α（Ｔは１タイムスロット、αは任
意定数）位相がシフトした位相信号を生成し、次に両位
相における両平均値を位相調整タイミングにより比較し
て大きい方の位相を次の基準位相としてＴ／β（βはβ
＞αなる任意定数）位相だけ進ませた位相信号と遅らせ
た位相信号とを交互に生成し、両位相における両平均値
の大きい方の位相を次の基準位相としてその後は該βを
順次所定回数だけ大きくして行く位相調整部５と、各位
相信号に応じた再生クロックを発生する再生クロック制
御回路６と、初期引込開始信号により、該再生クロック
をカウントして該一定周期のタイミング及び該一定周期
の２倍の周期の位相調整タイミングを発生する周期カウ
ンタ部７とを備えている。

〔作　　　用〕

第１図に示した本発明のタイミング再生回路では、線路
等化器１の出力からサンプル・識別回路２が振幅サンプ
ル値の検出及び受信データシンボルの識別を行ってイン
パルス応答演算回路３に与える。

インパルス応答演算回路３では、そのサンプル・識別結
果から現時点での線路等化器１の出力のインパルス応答
のピーク値ｈ０を再生クロフクに基づいて推定演算する
。

平均値演算回路４では、初期引込開始信号により動作を
開始する周期カウンク部７からの信号によって指示され
る一定周期のタイミング毎にピーク値ｈ　ｏ（ｎ＋１）
の平均値と、前の一定周期のピーク値ｈｅ（ｎ）の平均
値とを生成する（第２図参照）。

この場合、まず第３図（ａ）に示すように、電源立ち上
げ時等の初期位相ｔ０でまずピーク値ｈｏ（ｎ）の平均
値が求められ、この初期位相Ｌ０よりＴ／α（Ｔはデー
タの１タイムスロット、αは任意定数）位相がシフトさ
れた、即らこの場合では遅れた位相１．の位相信号を位
相調整部５で生成し、この位相信号が再生クロνり制御
回路６に与えられることにより、これに対応じたインパ
ルス応答のピーク値ｈｅ（ｎ＋１）の平均値が得られる
ことになる。

次に位相調整部５において、第３図（ｂ）に示すように
、両平均値を周期カウンタ部７からの位相調整タイミン
グ（これは第２図に示すように平均化周期の２倍の周期
を有する）により比較して大きい方のピーク値ｈｏ（ｎ
）の位相ｔ０を次の基準位相としてＴ／β（βはβ＞α
なる任意定数）位相だけ進ませた位相、１１の位相信号
と遅らせた位相Ｌ３の位相信号とを交互に生成して再び
平均値演算回路４で２つのピーク値ｈａ（ｎ＋２）、ｈ
ｏ（ｎ＋３）の平均値を演算し位相調整部５で比較する
。この例では、ピーク値り。（ｎ＋３）の平均値の方が
大きく、従って位相も、が基準位相となる。

この後は第３図（Ｃ）のように上記の定数βを順次大き
くして行くことにより、基準位相が徐々に最適位相゛０
°゛に近づいて行くことになる。この基準位相の乗換は
必要に応じた回数だけ行えばよ（、この回数が終了した
時点で初期引込が終了することになる。

〔実　施　例〕

第４図は、第１図に示した本発明のタイミング再生回路
の一実施例を示しており、この実施例では、サンプル・
識別回路２としてＡ／Ｄ変換器を用い、インパルス応答
演算回路３では、このＡ／Ｄ変換器２でサンプリングさ
れて得たサンプル値Ｘ、と識別された受信データシンボ
ルａアを基に、等化出力信号のインパルス応答のピーク
（ｇｈ。（ｎ）を推定演算する。また、平均値演算回路
４は、インパルス応答演算回路３の出力を一定初期（周
Ｑ）積算して平均値を算出する平均化部４１と、前の平
均値を記憶するレジスタ４２とを含んでいる。

位相調整部５は、平均化部４１とレジスタ４２の両出力
を比較して引込方向を示す信号を出力する比較器５１と
、この比較器５１の出力を反転して入力しイネーブル／
ディスエーブル信号とするアンドゲート５２と、このア
ンドゲート５２の他方の入力信号を発生する位相発生器
５３と、進み位相を発生する位相発生器５４と、この位
相発生器５４とアンドゲート５２の出力とを加算する加
算器５５と、遅れ位相を発生する位相発生器５６と、こ
の位相発生器５６の出力と加算器５５の出力とを加算し
て再生クロック制御回路６に与える加算器５７、インバ
ータ５８とで構成されている。再生クロック制御回路６
は、位相調整部５からの位相信号を受けてその分周比を
変える分周比設定部６１と、原発振器６２と、この原発
振器６２のクロックをカウントするカラ〉′タロ３と、
分周比設定部６１の出力クロックとカウンタ６３の出力
クロックとを比較して再生クロックを発生する比較器６
４とで構成されている。周期カウンタ部７は、初期引込
開始信号により再生クロックのカウントを行う２つのカ
ウンタ７１と７２を含み、カウンタ７１のキャリイ出力
は平均値演算回路４の平均化部４１とレジスタ４２並び
に再生クロック制御回路６に与えられ、カウンタ７２の
キャリイ出力は位相調整部５における比較器５１、位相
発生器５３．５４及びインバータ５日に与えられる。こ
れら、初期引込開始信号とカウンタ７１の出力とカウン
タ７２の出力との関係は第２図に示す通りである。

次に上記の実施例の動作を説明する。この実施例では、
位相発生器５３．５４．５６にはそれぞれ初期値Ｔ、Ｔ
／４、Ｔが与えられ、カウンタ７２の位相調整周期毎に
１／２づつ減少して行くようになっている。

まず、電源立ち上げ時等において初期引込開始信号が与
えられると、カウンタ７１．７２が再生クロックをカウ
ントし始める。尚、これらのカウンタ７１．７２のカウ
ント周期は第２図に示すようにカウンタ７１の平均化周
期の方がカウンタ７２の位相調整周期の１／２になって
いる。

最初はカウンタ７１によって規定される平均化周期によ
り初期位相ｔｏ　　（第３図（ａｌ参照）のインパルス
応答のピーク値ｈｏ（ｎ）が平均化部４１で求められる
。この平均化周期が終わった時点でカウンタ７２の出力
はインバータ５８を介して立ち上がり位相発生器５６に
与えられるので、位相発生器５６からはＴ／２の位相信
号（遅れ移相方向）が加算器５７から再生クロック制御
回路６に送られる。このときには、位相発生器５３．５
４がらの位相信号はカウンタ７２の出力が立ち下がりの
ため発生されない。

再生クロック制御回路６では、分周比設定部６１がＴ／
２の位相信号を受けて再生クロックの位相を遅らせるよ
うに動作して再生クロックを発生する。従って、この再
生クロックの位相はｔｌとなり、この位相での次のイン
パルス応答のピーク値り。（ｎ＋１）がインパルス応答
演算回路３で演算されて平均化部４１に送られ、同様に
して次の平均化周期のピーク値り、（ｎ＋１）の平均値
が求められる。

この時、前の平均化周期のピーク値り。（ｎ）の平均値
はカウンタ７１の出力によりレジスタ４２に格納されて
おり、この２つの平均値が揃った時にカウンタ７２の１
位相調整周期が終了して位相発生器５３．５４に与えら
れるとともに、比較器５１はその比較結果として第３図
（ａ）に示すように位相ｔ０での平均値の方が大きいと
判定して−の出力を発生する。即ち、第３図（ａ）の場
合には、位相Ｌ０が「基準位相」となる。

従って、アンドゲート５２はイネーブルとなり、位相発
生器５３の位相Ｔ／２と位相発生器５４の位相Ｔ／８と
が加算器５５で加算されて−（Ｔ／２　＋Ｔ／８　）と
いう進み移相方向の位相信号となり加算器５７（この時
には位相発生器５６からは位相信号は発生されていない
）を素通りして再生クロック制御回路６に送られ、同様
にして再生クロックの位相制御が行われる。

従って、今度は第３図（ｂ）に示すように位相Ｌ２の時
点でのインパルス応答のピーク値り。（ｎ＋２）が得ら
れ、その平均値が平均化部４Ｉから出力される。この平
均化周期の後は、上記と同様にして位相発生器５６から
の位相（Ｔ／２）ｘｉ／２＝Ｔ／４なる遅れ方向の位相
信号が再生クロック制御回路６に与えられることになる
ので、このときの位相１．でのインパルス応答のピーク
値ｈ　ｏ　（ｎ＋３）が求められ、平均化部４１から出
力される。このとき、位相Ｌｘのピーク値ｈｏ（ｎ＋２
）の平均値はレジスタ４２に格納されており、上記と同
様にしてカウンタ７２の出力により比較器５１での比較
動作が行われる。

次には、ピーク値ｈｏ（ｎ＋３）の平均値の方が大きい
ので、位相ｔ、が基準位相となり、上記と全く同様にし
て位相調整及び再生クロック制御を行うことにより第３
図（Ｃ）に示す位相ｔ４のインパルス応答のピーク値ｈ
　ｏ　（ｎ＋４）と位相り、のインパルス応答のピーク
値ｈｏ（ｎ＋５）が得られ、同様にして比較動作を行う
。

このようにして、位相調整のための位相発生器５３．５
４．５６の位相が１／２づつ小さくなって行く結果、基
準位相は段々と最適位相“Ｏ°゛に近づくことになる。

従って、この動作を所望の回数（多ければ多い程良い）
行った時点で初期引込が終了することになる。

尚、上記の実施例では、位相発生器の分周比を１／２に
取ったが、これは−例に過ぎず、上述のように、位相調
整部５としてＴ／β（βは任意定数）のβが大きくなっ
て行くように選択すれば、どのような値でも構わない。

また、位相調整部及び周期カウンタ部はその他の種々の
構成が可能である。

〔発明の効果） このように、本発明のタイミング再生回路によれば、初
期引込時、サンプリング位相を変えた２つの受信信号の
インパルス応答のピーク値の平均値を比較し、その大き
い方を基準位相として順次サンプリング位相の変化幅を
狭めて行き、所定回数行うことにより基準位相を最適位
相に近づけて初期引込を終了させる構成としたので、マ
スククロックを１つづつ制御する場合に比べて格段に初
期引込の時間を短縮することができ、またタンク回路を
用いていないのでＬＳＩ化も容易に実現できることにな
る。

【図面の簡単な説明】

第１図は本発明に係るタイミング再生回路を原理的に示
すブロック図、 第２図は本発明に係るタイミング再生回路の初期引込動
作を説明するためのタイムチャート図、第３図は本発明
に係るタイミング再生回路の初期引込動作を説明するた
めのインパルス応答波形図、 第４図は本発明のタイミング再生回路の一実施例を示す
ブロック図、 第５図は従来のタイミング再生回路を示したブロック図
、である。 第１図において、 ｌ・・・線路等花器、 ２・・・サンプル・識別回路、 ３・・・インパルス応答演算回路、 ４・・・平均値演算回路、 ５・・・位相調整部、 ６・・・再生クロック制御回路、 ７・・・周期カウンタ部。 図中、同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 ディジタル伝送装置の線路等化器（１）の出力からタイ
   ミング抽出を行って再生クロックを発生するタイミング
   再生回路において、 該線路等化器（１）の出力から振幅サンプル値の検出及
   び受信データシンボルの識別を行うサンプル・識別回路
   （２）と、 該サンプル・識別結果から該線路等化器（１）の出力の
   インパルス応答のピーク値ｈ＿０を該再生クロックに基
   づいて演算するインパルス応答演算回路（３）と、 一定周期の該ピーク値ｈ＿０（ｎ＋１）の平均値と、前
   の一定周期のピーク値ｈ＿０（ｎ）の平均値とを生成す
   る平均値演算回路（４）と、 初期位相よりＴ／α（Ｔは１タイムスロット、αは任意
   定数）位相がシフトした位相信号を生成し、次に両位相
   における両平均値を位相調整タイミングにより比較して
   大きい方の位相を次の基準位相としてＴ／β（βはβ＞
   αなる任意定数）位相だけ進ませた位相信号と遅らせた
   位相信号とを交互に生成し、両位相における両平均値の
   大きい方の位相を次の基準位相としてその後は該βを順
   次所定回数だけ大きくして行く位相調整部（５）と、各
   位相信号に応じた再生クロックを発生する再生クロック
   制御回路（６）と、 初期引込開始信号により、該再生クロックをカウントし
   て該一定周期のタイミング及び該一定周期の２倍の周期
   の位相調整タイミングを発生する周期カウンタ部（７）
   と、 を備えたことを特徴とするタイミング再生回路。