JP2519301B2 - タイミング再生回路 - Google Patents
タイミング再生回路Info
- Publication number
- JP2519301B2 JP2519301B2 JP63206159A JP20615988A JP2519301B2 JP 2519301 B2 JP2519301 B2 JP 2519301B2 JP 63206159 A JP63206159 A JP 63206159A JP 20615988 A JP20615988 A JP 20615988A JP 2519301 B2 JP2519301 B2 JP 2519301B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 ディジタル伝送装置の線路等化器の出力からタイミン
グ抽出を行って再生クロックを発生するタイミング再生
回路に関し、 トレーニングパターンを用いずに受信信号自体から周
波数誤差方向信号を検出して正確な再生クロックを発生
することを目的とし、 該線路等化器の出力から振幅サンプル値の検出及び受信
データシンボルの識別を行うサンプル・識別回路と、該
サンプル・識別結果から該線路等化器の出力のインパル
ス応答のピーク値h0を演算するインパルス応答演算回路
と、初期引込終了信号により一定周期の該ピーク値h
0（ｎ＋１）の平均値と、前の一定周期のピーク値h
0（ｎ）の平均値とを比較して周波数誤差方向信号を発
生するとともに前の一定周期から次の一定周期までの期
間中は自走信号を発生する演算結果比較回路と、該初期
引込終了信号により該再生クロックを所定量だけ位相シ
フトし、該自走信号を受けている期間を除き該周波数誤
差方向信号に応じて保護段数を制御し該線路等化器の出
力に位相同期させた該再生クロックを出力するPLL回路
とで構成する。
グ抽出を行って再生クロックを発生するタイミング再生
回路に関し、 トレーニングパターンを用いずに受信信号自体から周
波数誤差方向信号を検出して正確な再生クロックを発生
することを目的とし、 該線路等化器の出力から振幅サンプル値の検出及び受信
データシンボルの識別を行うサンプル・識別回路と、該
サンプル・識別結果から該線路等化器の出力のインパル
ス応答のピーク値h0を演算するインパルス応答演算回路
と、初期引込終了信号により一定周期の該ピーク値h
0（ｎ＋１）の平均値と、前の一定周期のピーク値h
0（ｎ）の平均値とを比較して周波数誤差方向信号を発
生するとともに前の一定周期から次の一定周期までの期
間中は自走信号を発生する演算結果比較回路と、該初期
引込終了信号により該再生クロックを所定量だけ位相シ
フトし、該自走信号を受けている期間を除き該周波数誤
差方向信号に応じて保護段数を制御し該線路等化器の出
力に位相同期させた該再生クロックを出力するPLL回路
とで構成する。
本発明は、タイミング再生回路に関し、特にディジタ
ル伝送装置に用いられるタイミング再生回路におけるマ
スタ側のクロックとスレーブ側のクロックとの周波数誤
差方向を検出する回路に関するものである。
ル伝送装置に用いられるタイミング再生回路におけるマ
スタ側のクロックとスレーブ側のクロックとの周波数誤
差方向を検出する回路に関するものである。
時分割方向制御伝送方式（ピンポン伝送方式）のディ
ジタル伝送装置においては、タイミング再生回路にディ
ジタル位相同期回路（DPLL回路）を備え、回線設定時の
トレーニング期間等において、受信局として送信局から
の送信信号を受信する毎に該送信信号に対してDPLL回路
を引込状態にして位相同期させ再生クロックを発生する
とともに、１バースト期間の残りの期間（自局が送信局
になる期間）自走させて自局クロックを発生する。
ジタル伝送装置においては、タイミング再生回路にディ
ジタル位相同期回路（DPLL回路）を備え、回線設定時の
トレーニング期間等において、受信局として送信局から
の送信信号を受信する毎に該送信信号に対してDPLL回路
を引込状態にして位相同期させ再生クロックを発生する
とともに、１バースト期間の残りの期間（自局が送信局
になる期間）自走させて自局クロックを発生する。
この自走期間中にはマスタクロックの周波数誤差に応
じた位相誤差が発生するので、タイミング再生回路で
は、再生クロック発生時にその位相誤差を精度良く制御
する必要がある。
じた位相誤差が発生するので、タイミング再生回路で
は、再生クロック発生時にその位相誤差を精度良く制御
する必要がある。
第５図には、従来から用いられているタイミング再生
回路の一例がブロック図で示されており、マスタクロッ
ク51と、1/2分周器52と、０相／π相のセレクタ53と、
Ｎ分周期54と、位相比較器56と、保護段数（時定数）カ
ウント55とで構成されたDPLL制御部と、収束期間計数部
57とを含んでいる。
回路の一例がブロック図で示されており、マスタクロッ
ク51と、1/2分周器52と、０相／π相のセレクタ53と、
Ｎ分周期54と、位相比較器56と、保護段数（時定数）カ
ウント55とで構成されたDPLL制御部と、収束期間計数部
57とを含んでいる。
1/2分周期52において、受信信号のＮ倍の周波数を有
するマスタクロック51から、同一周波数で逆相の０相と
π相の２種類の基準クロックを生成する。これらの基準
クロックは、常にセレクタ53で一方が選択され、Ｎ分周
器54でＮ分周される。分周されたクロックは位相比較器
56において受信信号（線路等化器の出力信号）の立ち上
がりと比較され、分周クロックの位相の進み・遅れを判
定する。例えば、分周出力の位相が遅れている場合に
は、そのときまで出力されていた基準クロックが０相で
あれば、カウンタ55の保護段数（予め設定しておく）に
達したときにそのセレクト信号によりセレクタ53がπ相
に乗り換えて出力し、分周出力の位相の方が進んでいる
場合には、同様にして０相からπ相に乗り換えると同時
にπ相の基準クロックを１回マスクする。
するマスタクロック51から、同一周波数で逆相の０相と
π相の２種類の基準クロックを生成する。これらの基準
クロックは、常にセレクタ53で一方が選択され、Ｎ分周
器54でＮ分周される。分周されたクロックは位相比較器
56において受信信号（線路等化器の出力信号）の立ち上
がりと比較され、分周クロックの位相の進み・遅れを判
定する。例えば、分周出力の位相が遅れている場合に
は、そのときまで出力されていた基準クロックが０相で
あれば、カウンタ55の保護段数（予め設定しておく）に
達したときにそのセレクト信号によりセレクタ53がπ相
に乗り換えて出力し、分周出力の位相の方が進んでいる
場合には、同様にして０相からπ相に乗り換えると同時
にπ相の基準クロックを１回マスクする。
このようにして、受信信号と分周クロックの位相が一
致した時点で基準クロックを乗り換えることによりマス
タクロックの挿入又は削除を行って所望の再生クロック
が得られ、以後、DPLL制御部としては、そのとき出力し
ていた基準クロックを引き続き出力してＮ分周器54から
内部クロックとして出力し、自走状態となる。
致した時点で基準クロックを乗り換えることによりマス
タクロックの挿入又は削除を行って所望の再生クロック
が得られ、以後、DPLL制御部としては、そのとき出力し
ていた基準クロックを引き続き出力してＮ分周器54から
内部クロックとして出力し、自走状態となる。
また、収束期間計数部57は、セレクト53へのセレクト
信号を監視し、受信信号バーストの先頭から位相制御の
終了（セレクト信号の反転）に至るセレクト信号の発生
回数を計数する。この計数結果は受信信号と内部クロッ
クとの周波数誤差を示すものとしてマスタクロック51の
発振周波数の制御に用いられる。
信号を監視し、受信信号バーストの先頭から位相制御の
終了（セレクト信号の反転）に至るセレクト信号の発生
回数を計数する。この計数結果は受信信号と内部クロッ
クとの周波数誤差を示すものとしてマスタクロック51の
発振周波数の制御に用いられる。
上記のような従来例では、周波数誤差検出を行うた
め、位相比較器や収束期間計数部の動作が、１バースト
周期における自走期間中、然も特定のトレーニングパタ
ーンや特殊なシーケンスを必要とするため、回路及び制
御が複雑になるという問題点があった。
め、位相比較器や収束期間計数部の動作が、１バースト
周期における自走期間中、然も特定のトレーニングパタ
ーンや特殊なシーケンスを必要とするため、回路及び制
御が複雑になるという問題点があった。
従って、本発明は、ディジタル伝送装置の線路等化器
の出力からタイミング抽出を行って再生クロックを発生
するタイミング再生回路において、特定のトレーニング
パターンを用いずに受信信号自体から周波数誤差方向を
検出して正確な再生クロックを発生することを目的とす
る。
の出力からタイミング抽出を行って再生クロックを発生
するタイミング再生回路において、特定のトレーニング
パターンを用いずに受信信号自体から周波数誤差方向を
検出して正確な再生クロックを発生することを目的とす
る。
上記の目的を達成するため、本発明に係るタイミング
再生回路では、第１図に原理的に示すように、線路等化
器１の出力から振幅サンプル値の検出及び受信データシ
ンボルの識別を行うサンプル・識別回路２と、該サンプ
ル・識別結果から該線路等化器１の出力のインパルス応
答のピーク値h0を再生クロックに基づいて演算するイン
パルス応答演算回路３と、初期引込終了信号により一定
周期の該ピーク値h0（ｎ＋１）の平均値と、前の一定周
期のピーク値h0（ｎ）の平均値とを比較して周波数誤差
方向信号を発生するとともに前の一定周期から次の一定
周期までの期間中は自走信号を発生する演算結果比較回
路４と、該初期引込終了信号により、該再生クロックを
所定量だけ位相シフトし、該自走信号を受けている期間
を除き該周波数誤差方向信号に応じて保護段数を制御し
該線路等化器１の出力に位相同期させた該再生クロック
を出力するPLL回路５とを備えている。
再生回路では、第１図に原理的に示すように、線路等化
器１の出力から振幅サンプル値の検出及び受信データシ
ンボルの識別を行うサンプル・識別回路２と、該サンプ
ル・識別結果から該線路等化器１の出力のインパルス応
答のピーク値h0を再生クロックに基づいて演算するイン
パルス応答演算回路３と、初期引込終了信号により一定
周期の該ピーク値h0（ｎ＋１）の平均値と、前の一定周
期のピーク値h0（ｎ）の平均値とを比較して周波数誤差
方向信号を発生するとともに前の一定周期から次の一定
周期までの期間中は自走信号を発生する演算結果比較回
路４と、該初期引込終了信号により、該再生クロックを
所定量だけ位相シフトし、該自走信号を受けている期間
を除き該周波数誤差方向信号に応じて保護段数を制御し
該線路等化器１の出力に位相同期させた該再生クロック
を出力するPLL回路５とを備えている。
第１図に示した本発明のタイミング再生回路では、線
路等化器１の出力からサンプル・識別回路２が振幅サン
プル値の検出及び受信データシンボルの識別を行ってイ
ンパルス応答演算回路３に与える。
路等化器１の出力からサンプル・識別回路２が振幅サン
プル値の検出及び受信データシンボルの識別を行ってイ
ンパルス応答演算回路３に与える。
一方、PLL回路５では、まず初期引込終了信号によ
り、出力する再生クロックを第２図（ａ）に示すように
初期引込終了時の位相より所定量αだけ位相シフトさせ
てインパルス応答演算回路３及び演算結果比較回路４に
与える。
り、出力する再生クロックを第２図（ａ）に示すように
初期引込終了時の位相より所定量αだけ位相シフトさせ
てインパルス応答演算回路３及び演算結果比較回路４に
与える。
インパルス応答演算回路３では、そのサンプル・識別
結果から現時点での線路等化器１の出力のインパルス応
答のピーク値h0を再生クロックに基づいて推定演算す
る。この場合、再生クロックを受けるインパルス応答演
算回路３から得られる上記のピーク値は既に所定位相α
だけシフトされた位相となっている。
結果から現時点での線路等化器１の出力のインパルス応
答のピーク値h0を再生クロックに基づいて推定演算す
る。この場合、再生クロックを受けるインパルス応答演
算回路３から得られる上記のピーク値は既に所定位相α
だけシフトされた位相となっている。
演算結果比較回路４では、初期引込終了信号を受けた
後、インパルス応答演算回路３からのインパルス応答の
ピーク値h0（ｎ）（第２図（ａ）参照）を第３図に示す
ように一定周期（期間）にわたって積算しその平均値を
演算する。これは、初期位相から所定位相αだけシフト
された位相となっている。これにより、後述する最適位
相０の片側でのピーク値比較が容易なものとなる。
後、インパルス応答演算回路３からのインパルス応答の
ピーク値h0（ｎ）（第２図（ａ）参照）を第３図に示す
ように一定周期（期間）にわたって積算しその平均値を
演算する。これは、初期位相から所定位相αだけシフト
された位相となっている。これにより、後述する最適位
相０の片側でのピーク値比較が容易なものとなる。
その後、第２図に示すようにPLL回路５を一定期間自
走させた後、次の一定周期のピーク値h0（ｎ＋１）の平
均値を演算し、前の一定周期のピーク値h0（ｎ）の平均
値と比較することにより周波数誤差方向信号を発生す
る。
走させた後、次の一定周期のピーク値h0（ｎ＋１）の平
均値を演算し、前の一定周期のピーク値h0（ｎ）の平均
値と比較することにより周波数誤差方向信号を発生す
る。
演算結果比較回路４でのh0（ｎ＋１）の平均値と前の
一定周期のピーク値h0（ｎ）の平均値との比較結果が第
２図（ｂ）に示すようになった時（h0（ｎ＋１）＞h
0（ｎ））には受信している自局の方の位相が遅れてい
るという周波数誤差方向信号が、また第２図（ｃ）に示
すようになった時（h0（ｎ＋１）＜h0（ｎ））には受信
している自局の方の位相が進んでいるという周波数誤差
方向信号が、それぞれPLL回路５に入力され、その周波
数誤差方向信号に応じて保護段数を制御し線路等化器１
の出力を位相同期させた再生クロックとして出力するこ
とができる。
一定周期のピーク値h0（ｎ）の平均値との比較結果が第
２図（ｂ）に示すようになった時（h0（ｎ＋１）＞h
0（ｎ））には受信している自局の方の位相が遅れてい
るという周波数誤差方向信号が、また第２図（ｃ）に示
すようになった時（h0（ｎ＋１）＜h0（ｎ））には受信
している自局の方の位相が進んでいるという周波数誤差
方向信号が、それぞれPLL回路５に入力され、その周波
数誤差方向信号に応じて保護段数を制御し線路等化器１
の出力を位相同期させた再生クロックとして出力するこ
とができる。
従って、インパルス応答により周波数誤差方向検出を
行うので、特定のトレーニングパターンを必要とせずラ
ンダムパターンで済む。
行うので、特定のトレーニングパターンを必要とせずラ
ンダムパターンで済む。
第４図は、第１図に示した本発明のタイミング再生回
路の一実施例を示しており、この実施例では、サンプル
・識別回路２としてA/D変換器を用い、インパルス応答
演算回路３では、このA/D変換器２でサンプリングされ
て得たサンプル値xkと識別された受信データシンボルak
を基に、等化出力信号のインパルス応答のピーク値h
0（ｎ）を推定演算する。また、演算結果比較回路４
は、インパルス応答演算回路３の出力を一定期間積算し
て平均値を算出する平均化部41と、前の平均値を記憶す
るレジスタ42と、平均化部41とレジスタ42の両出力を比
較して周波数誤差方向信号をPLL回路５に与える比較器4
3と、初期引込終了信号を受けてカウントを開始するカ
ウンタ44、45と、両カウンタ44、45のキャリイ出力を入
力して比較器43の比較動作を実行させるノアゲート46
と、カウンタ44のキャリイ出力の反転信号とカウンタ45
のキャリイ出力とを入力して自走信号をPLL回路５に出
力するアンドゲート47とで構成され、カウンタ44はカウ
ンタ45より先にキャリイ出力を発生して停止し、且つカ
ウンタ45のキャリイ出力によってリセットされるように
なっている。
路の一実施例を示しており、この実施例では、サンプル
・識別回路２としてA/D変換器を用い、インパルス応答
演算回路３では、このA/D変換器２でサンプリングされ
て得たサンプル値xkと識別された受信データシンボルak
を基に、等化出力信号のインパルス応答のピーク値h
0（ｎ）を推定演算する。また、演算結果比較回路４
は、インパルス応答演算回路３の出力を一定期間積算し
て平均値を算出する平均化部41と、前の平均値を記憶す
るレジスタ42と、平均化部41とレジスタ42の両出力を比
較して周波数誤差方向信号をPLL回路５に与える比較器4
3と、初期引込終了信号を受けてカウントを開始するカ
ウンタ44、45と、両カウンタ44、45のキャリイ出力を入
力して比較器43の比較動作を実行させるノアゲート46
と、カウンタ44のキャリイ出力の反転信号とカウンタ45
のキャリイ出力とを入力して自走信号をPLL回路５に出
力するアンドゲート47とで構成され、カウンタ44はカウ
ンタ45より先にキャリイ出力を発生して停止し、且つカ
ウンタ45のキャリイ出力によってリセットされるように
なっている。
PLL回路５は第５図の従来例と同様のDPLL回路を用い
ており、但し、保護段数カウンタ55に比較器43からの周
波数誤差方向信号とアンドゲート47からの自走信号とが
入力されており、更にこの保護段数カウンタ55には、初
期引込終了信号とこれを受けた時に位相シフトするため
の位相量αが与えられている点が異なる。尚、この保護
段数カウンタ55は、例えばアップ・ダウンカウンタで、
その保護段数（時定数）を外部から設定することにより
上限値と下限値を作り、アップカウント又はダウンカウ
ントにより該上限値又は下限値に達した時点でセレクタ
53へのセレクト信号を発生する周知のものである。
ており、但し、保護段数カウンタ55に比較器43からの周
波数誤差方向信号とアンドゲート47からの自走信号とが
入力されており、更にこの保護段数カウンタ55には、初
期引込終了信号とこれを受けた時に位相シフトするため
の位相量αが与えられている点が異なる。尚、この保護
段数カウンタ55は、例えばアップ・ダウンカウンタで、
その保護段数（時定数）を外部から設定することにより
上限値と下限値を作り、アップカウント又はダウンカウ
ントにより該上限値又は下限値に達した時点でセレクタ
53へのセレクト信号を発生する周知のものである。
次に上記の実施例の動作を説明する。
まず、初期引込終了信号が与えられると、PLL回路５
の保護段数カウンタ55は所定位相量α（第２図の例では
1/10タイムスロット）だけ再生クロックの位相を進め
る。
の保護段数カウンタ55は所定位相量α（第２図の例では
1/10タイムスロット）だけ再生クロックの位相を進め
る。
この状態でインパルス応答演算回路３で演算された現
時点でのインパルス応答のピーク値h0（ｎ）は第２図
（ａ）に示した位相に現れる。
時点でのインパルス応答のピーク値h0（ｎ）は第２図
（ａ）に示した位相に現れる。
このインパルス応答のピーク値は演算結果比較回路４
に送られ、平均化部41で平均値が演算される。この平均
化のための期間（例えば60シンボル）は第３図に示す期
間であり、これは初期引込終了信号によってカウントを
開始するカウンタ44、45の内のカウンタ44によって規定
される。この平均化期間が終ると平均化部41の平均値は
レジスタ42に格納され、一方、アンドゲート47の出力信
号は“1"となり自走信号として保護段数カウンタ55に与
えられ、このカウンタ55の動作を停止させる。
に送られ、平均化部41で平均値が演算される。この平均
化のための期間（例えば60シンボル）は第３図に示す期
間であり、これは初期引込終了信号によってカウントを
開始するカウンタ44、45の内のカウンタ44によって規定
される。この平均化期間が終ると平均化部41の平均値は
レジスタ42に格納され、一方、アンドゲート47の出力信
号は“1"となり自走信号として保護段数カウンタ55に与
えられ、このカウンタ55の動作を停止させる。
この間、カウンタ45はカウント動作を継続しており、
第３図に示す自走期間（例えば100シンボル）が経過す
るとキャリイ出力を発生する結果、カウンタ44はリセッ
トされてカウント動作を再開するので、平均化部41では
同じ平均化周期においてインパルス応答のピーク値の次
の平均値を算出し、平均化周期が終了するとノアゲート
46の出力が“1"となり比較器43の比較動作を実行させ
る。
第３図に示す自走期間（例えば100シンボル）が経過す
るとキャリイ出力を発生する結果、カウンタ44はリセッ
トされてカウント動作を再開するので、平均化部41では
同じ平均化周期においてインパルス応答のピーク値の次
の平均値を算出し、平均化周期が終了するとノアゲート
46の出力が“1"となり比較器43の比較動作を実行させ
る。
この比較結果は周波数誤差方向信号としてPLL回路５
の保護段数カウンタ55に与えられる。第２図（ａ）に示
す例の場合には、h0（ｎ）＜h0（ｎ＋１）であるから自
局、即ちスレーブ局の位相の方が送信局、即ちマスタ局
の位相より遅れており、自局の位相を進ませる必要があ
るので、カウンタ55の保護段数はカウント終了値が小さ
くなるように設定し、第２図（ｂ）に示す例の場合に
は、h0（ｎ）＞h0（ｎ＋１）であるから自局の位相を遅
らせる必要があるので、カウンタ55の保護段数はカウン
ト終了値が大きくなるように設定し直す。
の保護段数カウンタ55に与えられる。第２図（ａ）に示
す例の場合には、h0（ｎ）＜h0（ｎ＋１）であるから自
局、即ちスレーブ局の位相の方が送信局、即ちマスタ局
の位相より遅れており、自局の位相を進ませる必要があ
るので、カウンタ55の保護段数はカウント終了値が小さ
くなるように設定し、第２図（ｂ）に示す例の場合に
は、h0（ｎ）＞h0（ｎ＋１）であるから自局の位相を遅
らせる必要があるので、カウンタ55の保護段数はカウン
ト終了値が大きくなるように設定し直す。
このように平均値同士を１回だけ比較することにより
周波数誤差方向に応じて保護段数が制御されることにな
る。但し、何回かの比較結果を更に平均した結果を用い
て上記の制御を行うようにしてもよい。
周波数誤差方向に応じて保護段数が制御されることにな
る。但し、何回かの比較結果を更に平均した結果を用い
て上記の制御を行うようにしてもよい。
以上の実施例では、初期引込終了時の所定の位相シフ
ト量αを進み方向にとったが、これは、平均化されたピ
ーク値同士を比較するのに最適位相の片側で行う必要が
あるためであるので、初期引込終了時の位相が遅れ側に
ある場合には、この所定位相量αも遅れ側に設定される
ことになる。
ト量αを進み方向にとったが、これは、平均化されたピ
ーク値同士を比較するのに最適位相の片側で行う必要が
あるためであるので、初期引込終了時の位相が遅れ側に
ある場合には、この所定位相量αも遅れ側に設定される
ことになる。
また、演算結果比較回路４及びPLL回路５はその他の
種々の変形が可能であることは当業者に明らかであろ
う。
種々の変形が可能であることは当業者に明らかであろ
う。
このように、本発明のタイミング再生回路によれば、
線路等化器からの受信信号からそのインパルス応答のピ
ーク値を推定し、これを一定期間で平均化したものを自
走信号を挟んで２つ算出し、その比較結果から周波数誤
差の方向を知ることによりタイミング再生の位相制御に
反映させるように構成したので、特定のトレーニングパ
ターンを用いずにランダムパターンで済み、回路構成が
簡単になるとともに、タンク回路を用いないのでLSI化
も実現できることになる。
線路等化器からの受信信号からそのインパルス応答のピ
ーク値を推定し、これを一定期間で平均化したものを自
走信号を挟んで２つ算出し、その比較結果から周波数誤
差の方向を知ることによりタイミング再生の位相制御に
反映させるように構成したので、特定のトレーニングパ
ターンを用いずにランダムパターンで済み、回路構成が
簡単になるとともに、タンク回路を用いないのでLSI化
も実現できることになる。
第１図は本発明に係るタイミング再生回路を原理的に示
すブロック図、 第２図は本発明に係るタイミング再生回路の周波数誤差
方向検出動作を説明するためのインパルス応答波形図、 第３図は本発明に係るタイミング再生回路の周波数誤差
方向検出動作を説明するためのタイムチャート図、 第４図は本発明のタイミング再生回路の一実施例を示す
ブロック図、 第５図は従来のタイミング再生回路を示したブロック
図、である。 第１図において、 １……線路等化器、 ２……サンプル・識別回路、 ３……インパルス応答演算回路、 ４……演算結果比較回路、 ５……PLL回路。 図中、同一符号は同一又は相当部分を示す。
すブロック図、 第２図は本発明に係るタイミング再生回路の周波数誤差
方向検出動作を説明するためのインパルス応答波形図、 第３図は本発明に係るタイミング再生回路の周波数誤差
方向検出動作を説明するためのタイムチャート図、 第４図は本発明のタイミング再生回路の一実施例を示す
ブロック図、 第５図は従来のタイミング再生回路を示したブロック
図、である。 第１図において、 １……線路等化器、 ２……サンプル・識別回路、 ３……インパルス応答演算回路、 ４……演算結果比較回路、 ５……PLL回路。 図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】ディジタル伝送装置の線路等化器（１）の
出力からタイミング抽出を行って再生クロックを発生す
るタイミング再生回路において、 該線路等化器（１）の出力から振幅サンプル値の検出及
び受信データシンボルの識別を行うサンプル・識別回路
（２）と、 該サンプル・識別結果から該線路等化器（１）の出力の
インパルス応答のピーク値h0を該再生クロックに基づい
て演算するインパルス応答演算回路（３）と、 初期引込終了信号により、一定周期の該ピーク値h0（ｎ
＋１）の平均値と、前の一定周期のピーク値h0（ｎ）の
平均値とを比較して周波数誤差方向信号を発生するとと
もに前の一定周期から次の一定周期までの期間中は自走
信号を発生する演算結果比較回路（４）と、 該初期引込終了信号により、該再生クロックを所定量だ
け位相シフトし、該自走信号を受けている期間を除き該
周波数誤差方向信号に応じて保護段数を制御し該線路等
化器（１）の出力に位相同期させた該再生クロックを出
力するPLL回路（５）と、 を備えたことを特徴とするタイミング再生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206159A JP2519301B2 (ja) | 1988-08-19 | 1988-08-19 | タイミング再生回路 |
| CA000593933A CA1311033C (en) | 1988-03-19 | 1989-03-16 | Circuit for obtaining accurate timing information received signal |
| EP94119135A EP0645910A3 (en) | 1988-03-19 | 1989-03-17 | Circuit for the exact representation of clock information from a received signal. |
| EP94119133A EP0644675A3 (en) | 1988-03-19 | 1989-03-17 | Circuit for the exact representation of clock information from a received signal. |
| EP89104846A EP0334239B1 (en) | 1988-03-19 | 1989-03-17 | Circuit for obtaining accurate timing information from received signal |
| US07/326,175 US5056121A (en) | 1988-03-19 | 1989-03-20 | Circuit for obtaining accurate timing information from received signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206159A JP2519301B2 (ja) | 1988-08-19 | 1988-08-19 | タイミング再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0254643A JPH0254643A (ja) | 1990-02-23 |
| JP2519301B2 true JP2519301B2 (ja) | 1996-07-31 |
Family
ID=16518777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63206159A Expired - Lifetime JP2519301B2 (ja) | 1988-03-19 | 1988-08-19 | タイミング再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2519301B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468834A (ja) * | 1990-07-05 | 1992-03-04 | Fujitsu Ltd | インパルス応答の標本値推定方式 |
-
1988
- 1988-08-19 JP JP63206159A patent/JP2519301B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254643A (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145818A (ja) | ディジタル位相整合装置 | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| US5056121A (en) | Circuit for obtaining accurate timing information from received signal | |
| JP2519301B2 (ja) | タイミング再生回路 | |
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JPH0650881B2 (ja) | タイミング抽出回路 | |
| KR950012578B1 (ko) | 무작위 디지틀 신호의 클럭추출회로 및 그 방법 | |
| JPH0254622A (ja) | タイミング再生回路 | |
| JP2538604B2 (ja) | タイミング再生回路 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JPH08195674A (ja) | クロック抽出回路 | |
| JP4032526B2 (ja) | Ｄｐｌｌ回路 | |
| JPS6347389B2 (ja) | ||
| JPH088892A (ja) | 位相制御回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| SU792603A1 (ru) | Видеорегенератор дл систем св зи с импульсно-кодовой модул цией | |
| SU553753A1 (ru) | Устройство дл выделени д-последовательностей | |
| JPS63193626A (ja) | 位相同期回路 | |
| JPH0752839B2 (ja) | Ｄｐｌｌ回路の収束判定器 | |
| JP2581098Y2 (ja) | クロックパルス再生回路 | |
| JP2586694B2 (ja) | ディジタル信号受信回路 | |
| JPH11317731A (ja) | 受信装置 | |
| JPS6362932B2 (ja) | ||
| JPS60174530A (ja) | デイジタル位相同期回路 |