JPH0254643A - タイミング再生回路 - Google Patents

タイミング再生回路

Info

Publication number
JPH0254643A
JPH0254643A JP63206159A JP20615988A JPH0254643A JP H0254643 A JPH0254643 A JP H0254643A JP 63206159 A JP63206159 A JP 63206159A JP 20615988 A JP20615988 A JP 20615988A JP H0254643 A JPH0254643 A JP H0254643A
Authority
JP
Japan
Prior art keywords
circuit
phase
period
signal
impulse response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63206159A
Other languages
English (en)
Other versions
JP2519301B2 (ja
Inventor
Shinji Ota
太田 眞治
Setsu Fukuda
福田 節
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63206159A priority Critical patent/JP2519301B2/ja
Priority to CA000593933A priority patent/CA1311033C/en
Priority to EP94119133A priority patent/EP0644675A3/en
Priority to EP89104846A priority patent/EP0334239B1/en
Priority to EP94119135A priority patent/EP0645910A3/en
Priority to US07/326,175 priority patent/US5056121A/en
Publication of JPH0254643A publication Critical patent/JPH0254643A/ja
Application granted granted Critical
Publication of JP2519301B2 publication Critical patent/JP2519301B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概  要〕 ディジタル伝送装置の線路等化器の出力力・らタイミン
グ抽出を行って再生クロ・ンクを発生するタイミング再
生回路に関し、 トレーニングパターンを用いずに受信信号自体から周波
数誤差方向を検出して正確な再生クロックを発生するこ
とを目的とし、 該線路等化器の出力から振幅サンブルイ直の検出及び受
信データシンボルの識別を1〒うサンプル・識別回路と
、該サンプル・識別結果力)ら!亥線路等化器の出力の
インパルス応答のピーク値り、を演算するインパルス応
答演算回路と、初期引込終了信号により一定周期の該ピ
ーク値ho(n+1)の平均値と、前の一定周期のピー
ク値h0(n)の平均値とを比較して周波数誤差方向信
号を発生するとともに前の一定周期から次の一定周期ま
での期間中は自走信号を発生する演算結果比較回路と、
該初期引込終了信号により該再生クロックを所定量だけ
位相シフトし、該自走信号を受けている期間を除き該周
波数誤差方向信号に応じて保護段数を制御し該線路等化
器の出力に位相同期させた該再生クロ、りを出力するP
LL回路とで構成する。
[産業上の利用分野] 本発明は、タイミング再生回路に関し、特にディジタル
伝送装置に用いられるタイミング再生回路におけるマス
ク側のクロックとスレーブ側のクロックとの周波数誤差
方向を検出する回路に関するものである。
時分割方向制御伝送方式(ピンポン伝送方式)のディジ
タル伝送装置においては、タイミング再生回路にディジ
タル位相同期回路(DPLL回路)を備え、回線設定時
のトレーニング期間等において、受信局として送信局か
らの送信信号を受信する毎に該送信信号に対してDPL
L回路を引込状態にして位相同期させ再生クロックを発
生するとともに、1バ一スト期間の残りの期間(自局が
送信局になる期間)自走させて自局クロックを発生する
この自走期間中にはマスタクロックの周波数誤差に応じ
た位相誤差が発生するので、タイミング再生回路では、
再生クロック発生時にその位相誤差を精度良く制御する
必要がある。
〔従来の技術〕
第5図には、従来から用いられているタイミング再生回
路の一例がブロック図で示されており、マスタクロック
51と、1/2分周器52と、0相/π相のセレクタ5
3と、N分周器54と、位相比較器56と、保護段数(
時定数)カウンタ55とで構成されたDPLL制御部と
、収束期間計数部57とを含んでいる。
1/2分周器52において、受信信号のN倍の周波数を
有するマスタクロック51から、同一周波数で逆相の0
相とπ相の2種類の基準クロックを生成する。これらの
基準クロックは、常にセレクタ53で一方が選択され、
N分周器54でN分周される。分周されたクロックは位
相比較器56において受信信号(線路等化器の出力信号
)の立ち上がりと比較され、分周クロックの位相の進み
・遅れを判定する0例えば、分周出力の位相が遅れてい
る場合には、そのときまで出力されていた基準クロック
がO相であれば、カウンタ55の保護段数(予め設定し
ておく)に達したときにそのセレクト信号によりセレク
タ53がπ相に乗り換えて出力し、分周出力の位相の方
が進んでいる場合には、同様にしてO相からπ相に乗り
換えると同時にπ相の基準クロックを1回マスクする。
このようにして、受信信号と分周クロックの位相が一致
した時点で基準クロックを乗り換えることによりマスク
クロツタの挿入又は削除を行って所望の再生クロックが
得られ、以後、DPLL制御部としては、そのとき出力
していた基準クロックを引き続き出力してN分周器54
から内部クロックとして出力し、自走状態となる。
また、収束期間計数部57は、セレクタ53へのセレク
ト信号を監視し、受信信号バーストの先頭から位相制御
の終了(セレクト信号の反転)に至るセレクト信号の発
生回数を計数する。この計数結果は受信信号と内部クロ
ックとの周波数誤差を示すものとしてマスククロック5
1の発振周波数の制御に用いられる。
〔発明が解決しようとする課題〕
上記のような従来例では、周波数誤差検出を行うため、
位相比較器や収束期間計数部の動作が、■バースト周期
における自走期間中、然も特定のトレーニングパターン
や特殊なシーケンスを必要とするため、回路及び制御が
複雑になるという問題点があった。
従って、本発明は、ディジタル伝送装置の線路等化器の
出力からタイミング抽出を行って再生クロックを発生す
るタイミング再生回路において、特定のトレーニングパ
ターンを用いずに受信信号自体から周波数誤差方向を検
出して正確な再生クロフクを発生することを目的とする
より、該再生クロックを所定量だけ位相シフトし、該自
走信号を受けている期間を除き該周波数誤差方向信号に
応じて保護段数を制御し該線路等化器1の出力に位相同
期させた該再生クロックを出力するPLL回路5とを備
えている。
〔課題を解決するための手段] 上記の目的を達成するため、本発明に係るタイミング再
生回路では、第1図に原理的に示すように、線路等化器
1の出力から振幅サンプル値の検出及び受信データシン
ボルの識別を行うサンプル・識別回路2と、該サンプル
・識別結果から該線路等化器lの出力のインパルス応答
のピーク値h0を再生クロックに基づいて演算するイン
パルス応答演算回路3と、初期引込終了信号により一定
周期の該ピーク値ho(n+1)の平均値と、前の一定
周期のピーク値ha(n)の平均値とを比較して周波数
誤差方向信号を発生するとともに前の一定周期から次の
一定周期までの期間中は自走信号を発生する演算結果比
較回路4と、該初期引込終了信号に〔作   用〕 第1図に示した本発明のタイミング再生回路では、線路
等化器1の出力からサンプル・識別回路2が振幅サンプ
ル値の検出及び受信データシンボルの識別を行ってイン
パルス応答演算回路3に与える。
一方、PLL回路5では、まず初期引込終了信号により
、出力する再生クロックを第2図(a)に示すように初
期引込終了時の位相より所定量αだけ位相シフトさせて
インパルス応答演算回路3及び演算結果比較回路4に与
える。
インパルス応答演算回路3では、そのサンプル・識別結
果から現時点での線路等化器1の出力のインパルス応答
のピーク値h0を再生クロックに基づいて推定演算する
。この場合、再生クロックを受けるインパルス応答演算
回路3から得られる上記のピーク値は既に所定位相αだ
けシフトされた位相となっている。
演算結果比較回路4では、初期引込終了信号を受けた後
、インパルス応答演算回路3からのインパルス応答のピ
ーク値ho(n)(第2図(a)参照)を第3図に示す
ように一定周期(期間)にわたって積算しその平均値を
演算する。これは、初期位相から所定位相αだけシフト
された位相となっている。これにより、後述する最適位
相Oの片側でのピーク値比較が容易なものとなる。
その後、第2図に示すようにPLL回路5を一定期間自
走させた後、次の一定周期のピーク値b++(n+1)
の平均値を演算し、前の一定周期のピーク値ho(n)
の平均値と比較することにより周波数誤差方向信号を発
生する。
演算結果比較回路4でのh0(n+1)の平均値と前の
一定周期のピーク41 h a (n)の平均値との比
較結果が第2図伽)に示すようになった時(h a(n
+1) >h0(n))には受信している自局の方の位
相が遅れているという周波数誤差方向信号が、また第2
図(C)に示すようになった時(h o(n+1) <
 h o(n) )には受信している自局の方の位相が
進んでいるという周波数誤差方向信号が、それぞれPL
L回路5に入力され、その周波数誤差方向信号に応して
保護段数を制御し線路等化器lの出力を位相同期させた
再生クロックとして出力することができる。
従って、インパルス応答により周波数誤差方向検出を行
うので、特定のトレーニングパターンを必要とせずラン
ダムパターンで済む。
〔実 施 例〕
第4図は、第1図に示した本発明のタイミング再生回路
の一実施例を示しており、この実施例では、サンプル・
識別回路2としてA/D変換器を用い、インパルス応答
演算回路3では、このA/D変換器2でサンプリングさ
れて得たサンプル値Xえと識別された受信データシンボ
ルaおを基に、等化出力信号のインパルス応答のピーク
値ha(n)を推定演算する。また、演算結果比較回路
4は、インパルス応答演算回路3の出力を一定期間積算
して平均値を算出する平均化部41と、前の平均値を記
憶するレジスタ42と、平均化部41とレジスタ42の
両川力を比較して周波数誤差方向信号をPI、L回路5
に与える比較器43と、初期引込終了信号を受けてカウ
ントを開始するカウンタ44.45と、両カウンタ44
.45のキャリイ出力を人力して比較器43の比較動作
を実行させるノアゲート46と、カウンタ44のキャリ
イ出力の反転信号とカウンタ45のキ+リイ出力とを入
力して自走信号をPLL回路5に出力するアンドゲート
47とで構成され、カウンタ44はカウンタ45より先
にキャリイ出力を発生して停止し、且つカウンタ45の
キャリイ出力によってリセットされるようになっている
PLL回路5は第5図の従来例と同様のDPLL回路を
用いており、但し、保護段数カウンタ55に比較器43
からの周波数誤差方向信号とアンドゲート47からの自
走信号とが入力されており、更にこの保護段数カウンタ
55には、初期引込終了信号とこれを受けた時に位相シ
フトするための位相量αが与えられている点が異なる。
尚、この保護段数カウンタ55は、例えばアップ・ダウ
ンカウンタで、その保護段数(時定数)を外部から設定
することにより上限値と下限値を作り、アンプカウント
又はダウンカウントにより該上限値又は下限値に達した
時点でセレクタ53へのセレクト信号を発生する周知の
ものである。
次に上記の実施例の動作を説明する。
まず、初期引込終了信号が与えられると、PLL回路5
の保護段数カウンタ55は所定位相量α(第2図の例で
はl/10タイムスロツト)だけ再生クロックの位相を
進める。
この状態でインパルス応答演算回路3で演算された現時
点でのインパルス応答のピーク値ha(n)は第2図(
a)に示した位相に現れる。
このインパルス応答のピーク値は演算結果比較器回路4
に送られ、平均化部41で平均値が演算される。この平
均化のための期間(例えば60シンボル)は第3図に示
す期間であり、これは初期引込終了信号によってカウン
トを開始するカウンタ44.45の内のカウンタ44に
よって規定される。この平均化期間が終わると平均化部
41の平均値はレジスタ42に格納され、一方、アンド
ゲート47の出力信号はパ1″となり自走信号として保
護段数カウンタ55に与えられ、このカウンタ55の動
作を停止させる。
この間、カウンタ45はカウント動作を継続しており、
第3図に示す自走期間(例えば100シンボル)が経過
するとキャリイ出力を発生する結果、カウンタ44はリ
セットされてカウント動作を再開するので、平均化部4
1では同じ平均化周期においてインパルス応答のピーク
値の次の平均値を算出し、平均化周期が終了するとノア
ゲート46の出力が“1”となり比較器43の比較動作
を実行させる。
この比較結果は周波数誤差方向信号としてPLL回路5
の保護段数カウンタ55に与えられる。
第2図(a)に示す例の場合には、h a (n) <
 h o (n+1)であるから自局、即ちスレーブ局
の位相の方が送信局、即ちマスク局の位相より遅れてお
り、自局の位相を進ませる必要があるので、カウンタ5
5の保護段数はカウント終了値が小さくなるように設定
し、第2図(b)に示す例の場合には、ha(n)>h
o(n+1)であるから自局の位相を遅らせる必要があ
るので、カウンタ55の保護段数はカウント終了値が大
きくなるように設定し直す。
このように平均値同士を1回だけ比較することにより周
波数誤差方向に応じて保護段数が制御されることになる
。但し、何回かの比較結果を更に平均した結果を用いて
上記の制御を行うようにしてもよい。
以上の実施例では、初期引込終了時の所定の位相シフト
量αを進み方向にとったが、これは、平均化されたピー
ク値同士を比較するのに最適位相の片側で行う必要があ
るためであるので、初期引込終了時の位相が遅れ側にあ
る場合には、この所定位相量αも遅れ側に設定されるこ
とになる。
また、演算結果比較回路4及びPLL回路5はその他の
種々の変形が可能であることは当業者に明らかであろう
〔発明の効果〕 このように、本発明のタイミング再生回路によれば、線
路等化器からの受信信号からそのインパルス応答のピー
ク値を推定し、これを一定期間で平均化したものを自走
期間を挟んで2つ算出し、その比較結果から周波数誤差
の方向を知ることによりタイミング再生の位相制御に反
映させるように構成したので、特定のトレーニングパタ
ーンを用いずにランダムパターンで済み、回路構成が簡
単になるとともに、タンク回路を用いないのでLSI化
も実現できることになる。
【図面の簡単な説明】
第1図は本発明に係るタイミング再生回路を原理的に示
すブロック図、 第2図は本発明に係るタイミング再生回路の周波数誤差
方向検出動作を説明するためのインパルス応答波形図、 第3図は本発明に係るタイミング再生回路の周波数誤差
方向検出動作を説明するためのタイムチャート図、 第4図は本発明のタイミング再生回路の一実施例を示す
ブロック図、 第5図は従来のタイミング再生回路を示したブロック図
、である。 第1図において、 l・・・線路等化器、 2・・・サンプル・識別回路、 3・・・インパルス応答演算回路、 4・・・演算結果比較回路、 5・・・PLL回路。 図中、同一符号は同−又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 ディジタル伝送装置の線路等化器(1)の出力からタイ
    ミング抽出を行って再生クロックを発生するタイミング
    再生回路において、 該線路等化器(1)の出力から振幅サンプル値の検出及
    び受信データシンボルの識別を行うサンプル識別回路(
    2)と、 該サンプル・識別結果から該線路等化器(1)の出力の
    インパルス応答のピーク値h_0を該再生クロックに基
    づいて演算するインパルス応答演算回路(3)と、 初期引込終了信号により、一定周期の該ピーク値h_0
    (n+1)の平均値と、前の一定周期のピーク値h_0
    (n)の平均値とを比較して周波数誤差方向信号を発生
    するとともに前の一定周期から次の一定周期までの期間
    中は自走信号を発生する演算結果比較回路(4)と、 該初期引込終了信号により、該再生クロックを所定量だ
    け位相シフトし、該自走信号を受けている期間を除き該
    周波数誤差方向信号に応じて保護段数を制御し該線路等
    化器(1)の出力に位相同期させた該再生クロックを出
    力するPLL回路(5)と、を備えたことを特徴とする
    タイミング再生回路。
JP63206159A 1988-03-19 1988-08-19 タイミング再生回路 Expired - Lifetime JP2519301B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63206159A JP2519301B2 (ja) 1988-08-19 1988-08-19 タイミング再生回路
CA000593933A CA1311033C (en) 1988-03-19 1989-03-16 Circuit for obtaining accurate timing information received signal
EP94119133A EP0644675A3 (en) 1988-03-19 1989-03-17 Circuit for the exact representation of clock information from a received signal.
EP89104846A EP0334239B1 (en) 1988-03-19 1989-03-17 Circuit for obtaining accurate timing information from received signal
EP94119135A EP0645910A3 (en) 1988-03-19 1989-03-17 Circuit for the exact representation of clock information from a received signal.
US07/326,175 US5056121A (en) 1988-03-19 1989-03-20 Circuit for obtaining accurate timing information from received signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63206159A JP2519301B2 (ja) 1988-08-19 1988-08-19 タイミング再生回路

Publications (2)

Publication Number Publication Date
JPH0254643A true JPH0254643A (ja) 1990-02-23
JP2519301B2 JP2519301B2 (ja) 1996-07-31

Family

ID=16518777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63206159A Expired - Lifetime JP2519301B2 (ja) 1988-03-19 1988-08-19 タイミング再生回路

Country Status (1)

Country Link
JP (1) JP2519301B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291522A (en) * 1990-07-05 1994-03-01 Fujitsu Limited Device and method for estimating sampled value of impulse response and signal reproduction system using the device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291522A (en) * 1990-07-05 1994-03-01 Fujitsu Limited Device and method for estimating sampled value of impulse response and signal reproduction system using the device

Also Published As

Publication number Publication date
JP2519301B2 (ja) 1996-07-31

Similar Documents

Publication Publication Date Title
JP2679889B2 (ja) 無線通信装置及びその装置の受信制御方式
CA1108246A (en) Timing-phase recovery circuit
US6137332A (en) Clock signal generator and data signal generator
EP0334239B1 (en) Circuit for obtaining accurate timing information from received signal
JPH0254643A (ja) タイミング再生回路
EP0587680B1 (en) Method and apparatus for detecting a sequence of clock reference pulses
JPH0254622A (ja) タイミング再生回路
JP2538604B2 (ja) タイミング再生回路
JP2671012B2 (ja) タイミング抽出回路
KR950012578B1 (ko) 무작위 디지틀 신호의 클럭추출회로 및 그 방법
JPH0650881B2 (ja) タイミング抽出回路
SU1555892A1 (ru) Устройство тактовой синхронизации
JPH0752839B2 (ja) Dpll回路の収束判定器
JPH08195674A (ja) クロック抽出回路
JPH09181777A (ja) 入力信号同期処理装置
JPH04357730A (ja) シリアル伝送の同期化装置
JPS58130656A (ja) タイミング位相制御装置
JP3177394B2 (ja) ディジタルpll回路
JPS60174530A (ja) デイジタル位相同期回路
SU553753A1 (ru) Устройство дл выделени д-последовательностей
JPH0562850B2 (ja)
JPS649780B2 (ja)
JPH09181709A (ja) Cmi符号用クロック抽出回路
JPS6072435A (ja) タイミングクロック抽出回路
JPS6198038A (ja) 同期検出方式