JPH0562850B2 - - Google Patents

Info

Publication number
JPH0562850B2
JPH0562850B2 JP60067056A JP6705685A JPH0562850B2 JP H0562850 B2 JPH0562850 B2 JP H0562850B2 JP 60067056 A JP60067056 A JP 60067056A JP 6705685 A JP6705685 A JP 6705685A JP H0562850 B2 JPH0562850 B2 JP H0562850B2
Authority
JP
Japan
Prior art keywords
signal
mask
data
logic
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60067056A
Other languages
English (en)
Other versions
JPS61225937A (ja
Inventor
Koichi Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60067056A priority Critical patent/JPS61225937A/ja
Publication of JPS61225937A publication Critical patent/JPS61225937A/ja
Publication of JPH0562850B2 publication Critical patent/JPH0562850B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Description

【発明の詳細な説明】 [発明の技術分野] この発明はマンチエスタコード化された直列伝
送信号から伝送データおよび同期クロツク信号を
抽出する信号抽出回路に係り、特に通信ネツトワ
ークに伝送され、波形に歪みを生じているような
伝送信号を取り扱う受信機に使用される信号抽出
回路に関する。
[発明の技術的背景] 比較的小規模な通信ネツトワークで用いられる
伝送符号としてマンチエスタコードが良く知られ
ている。このコードは第8図に示すような符号化
回路10を用い、データとクロツク信号の排他的
論理和で作られる。従つて、このコードにはデー
タとクロツク信号という二つの情報が複合されて
いるため、単一の信号線で情報を伝送することが
できるという利点を持つている。一方、この伝送
信号を受信する受信機側では、受信端でこの信号
からデータとクロツク信号とを分離するため、こ
のクロツク信号に同期した内部クロツク信号を発
生する必要がある。
従来、この内部クロツク信号の発生手段として
はアナログ・フエーズ・ロツクド・ループ回路
(アナログPLL)やデイジタル・フエーズ・ロツ
クド・ループ回路(デイジタルPLL)など多く
のものが考えられている。第9図はこのうちデイ
ジタルPLLの回路構成を示す。NCLKは伝送信
号のN倍の周波数を持つ同期信号であり、可変分
周器11にクロツク信号として供給されている。
位相比較器12は伝送信号の立ち上がり時に可変
分周器11の出力信号DCLKをサンプリングし、
DCLKが論理1レベルであれば進み位相であると
判断して可変分周器11における分周比を増加さ
せてDCLKの位相を遅らせる。また、サンプリン
グした結果が論理0レベルであれば遅れ位相であ
ると判断して可変分周器11における分周比を減
少させてDCLKの位相を進める。このようにして
受信した伝送信号に同期した信号DCLKを得るこ
とができる。
[背景技術の問題点] ところで第9図のような回路では、信号DCLK
の位相がほぼそろつた状態において可変分周器1
1の分周比は増加と減少を交互に繰返すので、信
号DCLKにはジツタ(位相のゆらぎ)が発生す
る。そしてこのジツタをおさえるために信号
DCLKの周波数を高くすると、位相引き込み時に
より多くのサンプリング回数が必要となり、引き
込みに長い時間を要する。逆にこの引き込み時間
を短くするために信号DCLKの周波数を低くする
と、今度はジツタ量が増加することになる。
また、通信ネツトワークによる位相歪により入
力信号の位相変化が大きいとき、信号DCLKの周
波数を高くして可変分周器11の計数値の変化分
を小さくすれば正確な追従ができず、逆に信号
DCLKの周波数を低くして可変分周器11の計数
値の変化分を大きくすれば位相変化を生じるとい
う欠点がある。
[発明の目的] この発明は上記のような事情を考慮してなされ
たものであり、その目的は引き込み時間を必要と
せず、また伝送時に波形歪みが生じて位相の変化
量が多い伝送信号からも安定してデータおよびク
ロツク信号を抽出することができる信号抽出回路
を提供することにある。
[発明の概要] 上記目的を達成するためこの発明の信号抽出回
路にあつては、マンチエスタコード化され、クロ
ツク信号成分を含む入力信号の論理値の遷移を検
出してパルス信号を発生する遷移検出手段と、ク
リア端子を備え、上記入力信号のN倍の周波数を
持つ同期信号を計数して第1および第2のマスク
信号を発生するマスク信号発生手段と、上記第1
のマスク信号と上記遷移検出手段で発生されるパ
ルス信号との論理積をとりこの論理積信号を上記
マスク信号発生手段のクリア端子にクリア信号と
して供給するゲート手段と、上記ゲート手段から
の論理積信号に基づいて上記入力信号をサンプリ
ングしてデータを抽出するデータ抽出手段とを具
備し、上記マスク信号発生手段は上記クリア信号
によるクリア後から上記同期信号をM回(N/2
<M<N)計数するまでの期間は上記第1のマス
ク信号を論理0に設定し、上記クリア信号による
クリア後から上記同期信号をP回(0<P<M)
計数するまでの期間は上記第2のマスク信号を論
理0に設定するように構成し、上記第2のマスク
信号を上記データ抽出手段で抽出されるデータに
同期したクロツク信号としてとり出するように
し、第1のマスク信号が論理0である期間に上記
遷移検出手段で発生したパルス信号を無効とする
ことにより、入力信号の位相の変化が大きい場合
であつても正常なクロツク信号とデータとを抽出
できるようにしている。
[発明の実施例] まず、この発明の基礎となるマンチエスタコー
ドの特徴について説明する。第10図のタイミン
グチヤートにおいて、符号化されたマンチエスタ
コードにはクロツク周期Tに同期したエツジの位
置にデータの論理値が含まれている。例えば、立
ち上がりエツジは論理1を、立ち上がりエツジは
論理0をそれぞれ表わしている。また、入力デー
タに同じ論理値が連続する場合には第10図の期
間a,cのようにクロツク信号と同じ周波数の信
号となり、論理値が交互に反転する場合には第1
0図の期間bのようにクロツク信号の1/2の周波
数の信号となる。前記のようにこの1/2の周波数
の信号のエツジはクロツク周期となりデータの論
理値を含んでいるが、クロツク信号と同じ周波数
の信号には無駄なエツジが存在している。従つ
て、受信端では伝送入力信号からエツジに同期し
た信号を形成し、無効なエツジ同期信号を除去す
れば残つた信号がデータをサンプリングするため
のクロツク信号となる。
第1図はこの発明に係る信号抽出回路の一実施
例の構成を示す回路図である。図においてCLK
は伝送信号INのN倍の周波数を持つクロツク信
号であり、このクロツク信号CLKはカウンタ2
1のクロツク端子(CK)に供給されている。こ
のカウンタ21には上記クロツク端子の他にクリ
ア端子(CLR)、第1のマスク信号出力端子M1
および第2のマスク信号出力端子M2をそれぞれ
備えている。第1のマスク信号出力端子から出力
される信号MSは、このカウンタ21がクリアさ
れた後、0からM(ただし、N/2<M<N)を
カウントするまでの期間は論理0にされ、Mカウ
ント後はクリアされるまで論理1にされるような
信号である。第2のマスク信号出力端子から出力
される信号DCLKは、このカウンタ21がクリア
された後、0からP(ただし、0<P<M)をカ
ウントするまでの期間は論理0にされ、Pカウン
ト後はクリアされるまで論理1にされるような信
号である。
受信された伝送信号INはエツジ検出回路22
によりエツジが検出され、エツジ検出毎にこのエ
ツジ検出回路22からパルス信号EPが出力され
る。アンドゲート23の一方入力端子には上記エ
ツジ検出回路22から出力されるパルス信号EP
が供給され、他方の入力端子には上記カウンタ2
1の第1のマスク信号出力端子から出力される信
号MSが供給されている。このアンドゲート23
からはサンプリング信号SPが出力され、このサ
ンプリング信号SPは上記カウンタ21のクリア
端子に供給されるとともにD型フリツプフロツプ
回路24のクロツク端子に供給される。このフリ
ツプフロツプ回路24のデータ端子には上記伝送
信号INが供給され、その出力端子からは抽出さ
れたデータDATAが出力されるようになつてい
る。またこの抽出されたデータDATAに同期し
たクロツク信号として、上記カウンタ21の第2
のマスク信号出力端子から出力される信号DCLK
が使用される。
次に上記構成でなる回路の一般的な動作を第2
図のタイミングチヤートを用いて説明する。な
お、第2図は伝送信号INとして前記第10図の
ように位相歪みが生じていないマンチエスタコー
ドが入力された場合のものである。このような伝
送信号INが入力されるときに、エツジ検出回路
22は伝送信号INの立ち上がり、立ち下がりの
両エツジに対してパルス信号EPを発生する。
カウンタ22はクロツク信号CLKをカウント
することにより信号MSおよびDCLKを発生し、
第1のマスク信号出力端子から出力される信号
MSはクリア端子に入力があるまで、すなわち初
期状態では論理1にされており、クリア端子にサ
ンプリング信号SPが入力されると論理0にクリ
アされ、クリア後の0カウントからMカウントを
行なう前までの期間は論理0のままにされる。こ
こでMの値はN/2<M<Nとなるように設定さ
れているので、サンプリング信号SPが発生して
からN/2カウントの後にエツジ検出回路22で
発生されるパルス信号EPはサンプリング信号SP
として出力されない。他方、Nカウントする前に
信号MSは論理1にされるので、Nカウントの後
に発生されるパルス信号EPはサンプリング信号
SPとしてアンドゲート23から出力される。従
つて、サンプリング信号SPとしてはN周期のパ
ルス列が得られる。このパルス列を用いてフリツ
プフロツプ回路24で伝送信号INをサンプリン
グすれば、前記したマンチエスタコードの特徴か
ら伝送されてきたデータPATAを抽出すること
ができる。さらにサンプリング信号SPで論理0
にクリアされ、この後、データが十分に安定する
Pカウント後(0<P<M)に論理1になる信号
DCLKは、データDATAが安定したことを示す
クロツク信号となる。このクロツク信号DCLKは
抽出されたデータDATAを後段の回路で利用す
る際の同期信号として使用される。例えば、シリ
アルに送られてきたデータDATAをレジスタに
記憶させてパラレルデータに変換する場合に、上
記クロツク信号DCLKはレジスタのシフトクロツ
ク信号として使用される。このようにしてクロツ
ク信号DCLKを抽出する場合、従来回路のような
PLLを用いていないので引き込み時間は一切必
要としない。
第3図は前記第10図の期間aに相当する伝送
信号INの一部を拡大したタイミングチヤートで
ある。第3図において伝送信号INの正常な波形
を実線で示している。また図中の破線31および
32はそれぞれ正常な波形に対してより速く立下
がつた場合と、より遅く立下がつた場合の波形を
示し、33および34のパルスは上記破線31お
よび32に対応してエツジ検出回路22から出力
されるパルス信号EPである。パルス33,34
の位置が0カウントからMカウント内にある場合
にはサンプリング信号SPには誤つたパルスは生
じない。すなわち、同じ論理値が連続するデータ
を持つ伝送信号INにおいてn(ただし、0<n<
M/N)なる変調クロツクパルス周期Tに対する
パルス幅比を持つ信号INは正常な動作がなされ
ることを示している。
第4図は前記第10図の期間bに相当する伝送
信号INの一部を拡大したタイミングチヤートで
ある。第4図において伝送信号INの正常な波形
を実線で示しており、破線41は正常な波形に対
してより速く立下がつた場合の伝送信号INを、
破線42は上記破線41に対応してエツジ検出回
路22から出力されるパルス信号EPを、破線4
3は上記破線41に対応してアンドゲート23か
ら出力されるサンプリング信号SPを、破線44
は上記破線41に対応してカウンタ21から出力
される信号MSをそれぞれ示している。図示する
ように位相歪みによりエツジ検出回路22から出
力されるパルス信号EPの位置がMカウント以降
に存在していれば、アンドゲート23からは正常
なサンプリング信号SPが出力される。
第5図は前記第10図の周期bとcのつながり
部分に相当する伝送信号INの一部を拡大したタ
イミングチヤートである。第5図において伝送信
号INの正常な波形を実線で示しており、破線5
1はNカウント後に立下がるべき信号INが位相
歪により遅れて立下つた場合の伝送信号INを、
破線52は上記破線51に対応してエツジ検出回
路22から出力されるパルス信号EPを、破線5
3は上記破線51に対応してアンドゲート23か
ら出力されるサンプリング信号SPを、破線54
および55は上記破線51に対応してカウンタ2
1から出力される信号MSをそれぞれ示してい
る。図示するように伝送信号INの立下りによつ
て信号MSは論理0になるが、次のサンプリング
信号SPが正常に出力されるためには、次のNカ
ウントの終了する時点からMカウントの前にカウ
ンタ21はクリアされていなければならない。従
つて、この場合、上記伝送信号INの遅れが(N
−M)カウント以内であれば正常に動作する。
上記第4図および第5図のタイミングチヤート
から明らかなように、この実施例回路では、論理
値が交互に反転しているデータを持つ伝送信号
INにおいて、M/N<n′<(2N−M)/Nなる変
調クロツクパルス周期Tに対するパルス幅比を持
つ信号からは正常にデータおよびクロツク信号が
抽出されることを示している。
第6図は横軸にM(ただし、N/2<M<N)
の値を、縦軸には伝送信号INの波形の変調クロ
ツクパルス周期Tに対するパルス幅比をそれぞれ
とり、前記nおよびn′の取り得る値の範囲を示し
た分布図である。nは0<n<M/Nであるた
め、理想的なパルス幅比1/2より大きい値の範囲
が位相変化に対する余裕となり、これを横方向の
ハツチングで示した。これから、Mの値がN/2
に近い領域では余裕はほとんどなく、Nのとき最
大の余裕を取ることがわかる。他方、n′の取り得
る値の範囲は縦方向のハツチングで示され、Mの
値がN/2に近い領域では最大の余裕を取り、N
のとき余裕はほとんどないことがわかる。そして
この図から、歪みが生じた結果、位相変化または
デユーテイ比に大きな変化を受けた伝送信号IN
に対して最も安定なMの値を選べば、正常にデー
タおよびクロツク信号の抽出を行なうことができ
る。
第7図は上記実施例回路において、通信ネツト
ワークの障害等によりエツジ検出回路22が誤動
作し、図中破線で示す61の位置に信号EPが得
られなかつた場合のタイミングチヤートを示す。
このとき、61の位置に信号EPが存在しないた
め、論理1が連続している期間aでは抽出データ
DATAに誤つた論理値0が受信されている。し
かし、論理1から論理0に遷移するときにサンプ
リング信号SPは正常なエツジに構成され、期間
bでは正しいデータが受信される。一般にこのよ
うな誤動作は伝送信号INの送り始めに生じるこ
とがわかつている。従つて、伝送信号INを送る
際の送り始めに、論理値が交互に反転する数ビツ
トのダミーデータを送るようにすればこのような
誤動作を防止することができる。
なお、この発明は上記実施例に限定されるもの
ではなく種々の変形が可能であることはいうまで
もない。例えば、上記実施例では前記第10図の
ようなマンチエスタコードからデータとクロツク
信号を抽出する信号抽出回路について説明した
が、これは符号化するクロツク信号を、180度位
相を変えた場合のマンチエスタコードに対する信
号抽出回路についても同様に実施することができ
る。
[発明の効果] 以上説明したようにこの発明によれば、引き込
み時間を必要とせず、また伝送時に波形歪みが生
じて位相の変化量が多い伝送信号からも安定して
データおよびクロツク信号を抽出することができ
る信号抽出回路を提供することができる。
【図面の簡単な説明】
第1図はこの発明に係る信号抽出回路の一実施
例の構成を示す回路図、第2図ないし第5図およ
び第7図はそれぞれ上記実施例回路の動作を説明
するためのタイミングチヤート、第6図は上記実
施例回路を説明するための分布図、第8図はマン
チエスタコードを形成するための符号化回路の回
路図、第9図は従来回路の回路図、第10図は符
号化されたマンチエスタコードとクロツク信号お
よびデータとの関係を示すタイミングチヤートで
ある。 21…カウンタ、22…エツジ検出回路、23
…アンドゲート、24…D型フリツプフロツプ回
路。

Claims (1)

    【特許請求の範囲】
  1. 1 クロツク信号成分を含む入力信号の論理値の
    遷移を検出してパルス信号を発生する遷移検出手
    段と、クリア端子を備え、上記入力信号のN倍の
    周波数を持つ同期信号を計数して第1および第2
    のマスク信号を発生するマスク信号発生手段と、
    上記第1のマスク信号と上記遷移検出手段で発生
    されるパルス信号との論理積をとりこの論理積信
    号を上記マスク信号発生手段のクリア端子にクリ
    ア信号として供給するゲート手段と、上記ゲート
    手段からの論理積信号に基づいて上記入力信号を
    サンプリングしてデータを抽出するデータ抽出手
    段とを具備し、上記マスク信号発生手段は上記ク
    リア信号によるクリア後から上記同期信号をM回
    (N/2<M<N)計数するまでの期間は上記第
    1のマスク信号を論理0に設定し、上記クリア信
    号によるクリア後から上記同期信号をP回(0<
    P<M)計数するまでの期間は上記第2のマスク
    信号を論理0に設定するように構成し、上記第2
    のマスク信号を上記データ抽出手段で抽出される
    データに同期したクロツク信号としてとり出すよ
    うにしたことを特徴とする信号抽出回路。
JP60067056A 1985-03-30 1985-03-30 信号抽出回路 Granted JPS61225937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60067056A JPS61225937A (ja) 1985-03-30 1985-03-30 信号抽出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60067056A JPS61225937A (ja) 1985-03-30 1985-03-30 信号抽出回路

Publications (2)

Publication Number Publication Date
JPS61225937A JPS61225937A (ja) 1986-10-07
JPH0562850B2 true JPH0562850B2 (ja) 1993-09-09

Family

ID=13333797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60067056A Granted JPS61225937A (ja) 1985-03-30 1985-03-30 信号抽出回路

Country Status (1)

Country Link
JP (1) JPS61225937A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492827U (ja) * 1990-12-27 1992-08-12
EP1986070B1 (en) * 2007-04-27 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Clock signal generation circuit and semiconductor device

Also Published As

Publication number Publication date
JPS61225937A (ja) 1986-10-07

Similar Documents

Publication Publication Date Title
US4027335A (en) DC free encoding for data transmission system
US4371974A (en) NRZ Data phase detector
US4380815A (en) Simplified NRZ data phase detector with expanded measuring interval
EP0045749B1 (en) Selfsynchronizing clock derivation circuit for double frequency encoded digital data
US4085288A (en) Phase locked loop decoder
US4216544A (en) Digital clock recovery circuit
US3602828A (en) Self-clocking detection system
EP0044311B1 (en) Clock derivation circuit for double frequency encoded serial digital data
US6137850A (en) Digital bit synchronizer for low transition densities
USRE31311E (en) DC Free encoding for data transmission system
US4288874A (en) Timing data reproduction system
US5208839A (en) Symbol synchronizer for sampled signals
US5550878A (en) Phase comparator
US4964117A (en) Timing synchronizing circuit for baseband data signals
EP0290851A2 (en) Synchronizing clock signal generator
US4759040A (en) Digital synchronizing circuit
US4346353A (en) Modulator and demodulator circuits for modified delay modulation method
US5014270A (en) Device for synchronizing a pseudo-binary signal with a regenerated clock signal having phase jumps
JPH0562850B2 (ja)
JPS5923496B2 (ja) タイミング抽出方式
US4775989A (en) Timing phase detector circuit
US4088831A (en) Synchronization for PCM transmission systems
US6066970A (en) Circuit for producing clock pulses from an inputted base band signal
US6665362B1 (en) Digital receive phase lock loop with phase-directed sample selection
JPH08274819A (ja) 連続信号によって送信されるビットの復元用回路