JPS6362932B2 - - Google Patents

Info

Publication number
JPS6362932B2
JPS6362932B2 JP57011712A JP1171282A JPS6362932B2 JP S6362932 B2 JPS6362932 B2 JP S6362932B2 JP 57011712 A JP57011712 A JP 57011712A JP 1171282 A JP1171282 A JP 1171282A JP S6362932 B2 JPS6362932 B2 JP S6362932B2
Authority
JP
Japan
Prior art keywords
circuit
phase
output
sampling
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57011712A
Other languages
English (en)
Other versions
JPS58130656A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57011712A priority Critical patent/JPS58130656A/ja
Publication of JPS58130656A publication Critical patent/JPS58130656A/ja
Publication of JPS6362932B2 publication Critical patent/JPS6362932B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 本発明は、直交振幅変調を用いたデータ伝送の
復調器において、受信タイミング位相をデジタル
回路を用いて制御するタイミング位相制御回路に
関する。
キヤリヤ信号が直交振幅変調された信号を伝送
し、受信側で受信々号を2軸同期検波して得られ
た複素ベースバンド信号の情報成分からデジタル
的にタイミング成分を抽出するために、従来第1
図に示すようなタイミング位相制御回路を用いて
いる。すなわち、複素ベースバンド信号が変調周
波数の2倍の周波数の標本化クロツクCPで標本
化された信号1の実部および虚部を変調周波数成
分を通過させるバンドパルスフイルタ3を通して
変調周波数成分を通過させ、2乗回路4によつて
実部および虚部の2乗和がとられる。すなわち、
電力が求められる。2乗回路4の出力を遅延回路
5で遅延させた1標本時間前の信号と2乗回路4
の現在の出力との差を減算器6から出力させる。
減算器6の出力は標本化回路7によつて一回おき
の標本値が取り出される。標本化回路7の出力す
る位相制御信号2によつて図示されない位相同期
発振器の位相を制御する。位相制御は、標本化回
路7の出力が零になるように制御される。例え
ば、出力2が正であるときは位相を進める方向
に、出力2が負であるときは位相を遅らせる方向
に制御する。そして、前記複素ベースバンドの標
本化のタイミングは、上記位相同期発振器の出力
信号に同期させている。このため、以下に説明す
るように、標本化タイミングすなわち前記クロツ
クパルスCPの位相によつては、引き込みが確立
するまでに長時間を要する場合が起こるという欠
点がある。
第2図は1変調周期T内におけるクロツクパル
スCPの位相と2乗回路4の出力との関係を示す
タイムチヤートである。例えば、1変調周期内の
時刻T1,T5でサンプリングされる場合は、時刻
T1におけるサンプリング値の電力は(T1)であ
り、時刻T5におけるサンプリング値の電力は
(T5)である。従つて、減算器6の出力は(T5
−(T1)又は(T1)−(T5)となり、交互に
出力されるが、標本化回路7で一回おきにサンプ
ルされるため標本化回路7の出力は前者又は後者
のいずれか一方となる。そのいずれになるかは標
本化回路7のサンプルする位相によつて異なる。
すなわち、標本化回路7の初期動作によつて異な
る。今標本化回路7の出力が(T5)−(T1)で
ある場合、これが正であるからクロツクパルス
CPの位相を遅らせる方向に制御される。やがて
クロツクパルスCPの位相が第2図に示す時刻T2
まで変化すると次のサンプル時点は時刻T6とな
る。従つて(T6)−(T2)=0となり各サンプ
リング時点での出力値が等しくなつて、比較的短
時間で引き込みが完了する。しかし、標本化回路
7の出力が(T1)−(T5)である場合、クロツ
クパルスCPの位相は進む方向に制御される。そ
して、時刻T5で出されていたクロツクパルスCP
がだんだん早く出力されるようになり、時刻T4
→T3→T2と変化する。時刻T2で出力されるよう
になると、その次のクロツクパルスが時刻T6
出力され、各サンプリング時点での出力値が等し
くなり、標本化回路7の出力は0となり引き込み
が完了する。しかし、この場合は引き込み完了ま
でに長時間を要し、しかも、この間において標本
化タイミングが大きく移動することになる。
標本化タイミングの初期的移動は、自動等化器
を備えた復調器の、自動等化器の初期トレーニン
グおよび等化特性に悪影響を与える。また、デー
タ変復調装置が複数個タンデム接続された場合、
あるいはスレーブモードで使用する場合等にはタ
イミングジツタが増大し、伝送特性が劣化するか
ら好ましくない。
本発明の目的は、上述の従来の欠点を解決し、
標本化タイミング位相の引き込みが速かに行なわ
れ、かつ、標本化タイミング位相の初期的移動の
少ないタイミング位相制御装置を提供することに
ある。
本発明の位相制御装置は、多相位相変調、多相
多値変調を含む直交振幅変調によるデータ伝送の
変復調装置の受信部における2軸同期検波後の複
素ベースバンド信号の標本化タイミング位相を制
御するタイミング位相制御装置において、位相変
調信号の変調周波数の4倍またはその整数倍の周
波数の矩形波を発生する位相同期発振器と、該位
相同期発振器の出力する矩形波を分周して変調周
波数の2倍の周波数の標本化クロツクを発生させ
る分周回路と、該分周回路の出力する標本化クロ
ツクによつて前記複素ベースバンド信号を標本化
する標本化回路と、該標本化回路の出力電力が各
サンプリング時点で等しくなるように前記位相同
期発振器の発振位相を制御する位相ずれ計算回路
とを有するタイミング位相制御回路と、前記複素
ベースバンド信号の電力を求める2乗回路と、該
2乗回路の出力が極大値をとるタイミングを検出
するピーク検出回路とを備えて、該ピーク検出回
路の出力信号によつて前記分周回路の出力位相を
制御しかつ前記位相ずれ計算回路の初期動作を決
定することを特徴とする。
次に、本発明について、図面を参照して詳細に
説明する。
前述のように、標本化タイミング位相が始めか
ら時刻T2、T6に合つていれば、標本化タイミン
グ位相は殆んど動かずに引き込まれる。すなわ
ち、初期的な標本化タイミング位相の移動を防ぐ
ことができる。一方、データ変調復調装置は、情
報の伝送を行なう前に、復調器のタイミング位相
同期および自動等化器のトレーニングの為に、あ
る定まつたトレーニング系列を伝送する。これ
は、一般にトレーニング信号と言われるもので、
その最初の部分はA、B、A、B…というような
繰り返し波形が使用されている。このようなトレ
ーニング信号は、変調周波数成分(タイミング周
波数成分)を豊富に含んだ信号であるから、復調
ベースバンド信号の電力は、顕著に第2図のよう
な波形となる。このような受信々号から電力が極
大値となるタイミングを検出することにより、標
本化タイミング位相を前述の時刻T2、T6の近傍
に選ぶことが可能である。最初から時刻T2、T6
の近傍のタイミング位相を選べば、タイミング位
相の引き込みを速くし、かつ初期的な標本化タイ
ミング位相の移動を防ぐことが可能である。
第3図は、本発明の一実施例を示すブロツク図
である。すなわち、2軸同期検波後の複素ベース
バンド信号は後述する位相同期発信器17の出力
する変調周波数の4倍又はその整数倍の周波数で
標本化されて端子10に出力される。端子10か
ら入力した複素ベースバンド信号は標本化回路1
5および2乗回路11に入力させる。標本化回路
15は、変調周波数の2倍の周波数の標本化クロ
ツクCPの立上りによつて入力信号をサンプリン
グした信号1を位相ずれ計算回路16に供給す
る。位相ずれ計算回路16は、標本化回路15の
出力が各サンプリング時点で等しくなるように位
相同期発振器17の発振位相を制御する回路であ
る。例えば第1図に示した従来の位相制御回路と
同様に構成され、位相制御信号2によつて位相同
期発振器17の発振位相を制御する。位相同期発
振器17は、例えば変調周波数の4倍の周波数の
矩形波CKを発振し、その発振位相は前記位相制
御信号2によつて制御される。位相同期発振器1
7は変調周波数の4倍の整数倍の発振周波数であ
つても良い。上記矩形波CKは、分周回路14に
よつて分周され、分周回路14の出力信号は、変
調周波数の2倍とされる。そして、分周回路14
の出力を前記標本化クロツクCPとして標本化回
路15に供給する。また、位相ずれ計算回路16
の内蔵する(第1図に示した)標本化回路7は、
例えば分周回路15の出力ごとに開閉状態を反転
する。
一方、前述したように位相同期発振器17の出
力する矩形波CKによつて2軸同期検波後の複素
ベースバンド信号を標本化した信号を端子10に
入力させる。2乗回路11は、入力信号の実部お
よび虚部の2乗和、すなわち電力を出力してピー
ク検出回路12に供給し、ピーク検出回路12
は、2乗回路11の出力が極大になるタイミング
を検出し、アンド回路13を介して前記分周回路
14の出力位相を制御すると共に位相ずれ計算回
路16の内蔵する(第1図の)標本化回路7の初
期動作を決定する。アンド回路13のもう一方の
入力には、例えば変復調装置が一定レベル以上の
受信々号を検出したときにオンとなるCDI信号を
一定時間遅延させた信号18を入力させる。信号
18は、受信々号の始めの部分のみにハイレベル
となるから、前記ピーク検出出力による分周回路
の位相制御および位相ずれ計算回路の初期動作の
決定は、受信々号の始めの部分で行なわれる。
上記ピーク検出回路12は、例えば第4図に示
すように構成される。すなわち、2乗回路11の
出力を遅延回路21および22の縦続接続回路に
入力させ、遅延回路21および22のそれぞれの
入、出力がコンパレータ23および24によつて
比較される。遅延回路21,22の遅延時間は、
それぞれ前記位相同期発振器17の出力する矩形
波CKの1周期に等しい。コンパレータ23は、
遅延回路21の入力より出力が大であるとき論理
レベル“1”を出力し、コンパレータ24は、遅
延回路22の入力の方が出力より大であるとき論
理レベル“1”を出力する。コンパレータ23お
よび24の両出力はアンド回路25によつて結合
されて出力される。従つて、アンド回路25は、
コンパレータ23,24の出力が共に“1”であ
るとき“1”となる。すなわち、複素ベースバン
ド信号の電力の極大値が遅延回路21の出力側に
きたときにピーク検出回路12の出力が“1”に
なり、ピーク検出がなされる。
次に、本実施例の動作について、第5図のタイ
ムチヤートを参照して説明する。同図aは、位相
同期発振器17の出力する矩形波信号CKが変調
周波数の4倍の周波数の場合を示す。同図bは、
ピーク検出回路12の出力信号を、同図cはアン
ド回路13に入力させるCDI信号を遅延させた信
号18を示す。同図dは分周回路14の出力する
標本化クロツクCPであり、その立上りは矩形波
CKのいずれかの立上りに同期している。従つて、
受信々号の始めの部分で信号18が“1”である
期間のピーク検出回路12の出力により分周回路
14がクリヤされ、次の矩形波CKの立上りで標
本化クロツクCPが立上る。標本化クロツクCPは
その後変調周期の1/2ごとに立上ることにな
る。従つて、標本化クロツクCPの立上りで標本
化回路15により入力信号を標本化すれば、標本
化された複素ベースバンド信号の位相は前述した
第2図の時刻T2、T6に相当する。または、その
近傍となる。従つて、位相ずれ計算回路16は速
かに位相同期発振器17の位相引き込みを完了
し、しかも、標本化タイミング位相の初期的な移
動も小さくすることができる。例えば、アンド回
路13の出力によつて第1図に示した標本化回路
7の初期動作を決定することにより第3図の位相
ずれ計算回路16の初期動作を決定させれば、
(T6)−(T2)をとるか(T2)−(T6)をとる
かを固定させることが可能である。今、(T6
−(T2)をとることにすれば、標本化クロツク
CPの位相が進んでいるときは(T6)−(T2
は正であり、遅れているときは負である。この場
合は、位相ずれ計算回路16の出力が正のとき位
相同期発振器17の発振位相を遅らせ、負のとき
は進ませるように制御する。すなわち標本化タイ
ミングの初期的移動は小である。なお、一定時間
の後に信号18が“0”になればピーク検出回路
12の出力は分周回路14に与えられない。すな
わち、受信々号の始めの部分で標本化クロツク
CPの位相が選択された後は、通常の位相制御状
態となる。従つて、受信々号の一時的異常によつ
てピーク検出の時刻が変動しても、これによつて
位相制御が乱されることはない。
上述の実施例は、位相同期発振器17の発振周
波数が変調周波数の4倍である場合について説明
したが、位相同期発振器17の発振周波数は、変
調周波数の4倍の整数倍であれば良いのであつ
て、その場合は前記ピーク検出回路12の出力か
ら例えば2度目の矩形波信号CKの立上りを標本
化クロツクCPの位相として選択すれば良い。す
なわち、標本化クロツクCPの位相を第2図で示
した時刻T2、T6の近傍となるように分周回路1
4の出力を遅延させてれば良い。
以上のように、本発明においては、受信々号を
復調した複素ベースバンド信号の電力が最大にな
る時点を検出し、該時点を基準にして位相同期発
振器の出力波形のどの立上りに標本化クロツクの
位相を合わせるかを制御し、かつ位相ずれ計算回
路の初期動作を決定するように構成されているか
ら、標本化タイミング位相の引き込みが速かに行
なわれ、かつ、標本化タイミング位相の初期的な
移動を小さくすることが可能である。この結果、
自動等化器の等化特性を向上させる効果を有す
る。またデータ変復調装置をタンデム接続した場
合又はスレーブモードで使用する場合のタイミン
グジツタの増加を防止できる効果を有する。
【図面の簡単な説明】
第1図は従来から使用されているタイミング位
相制御回路の一例を示すブロツク図、第2図は複
素ベースバンド信号を標本化するタイミングと複
素ベースバンド信号の電力との関係を示す図、第
3図は本発明の一実施例を示すブロツク図、第4
図は上記実施例のピーク検出回路の構成の一例を
示すブロツク図、第5図は上記実施例の動作を説
明するための主要各部の信号を示すタイムチヤー
トである。 図において、1……複素ベースバンド信号を変
調周波数の2倍の周波数の標本化クロツクによつ
て標本化した信号、2……位相制御信号、3……
バンドパスフイルタ、4……2乗回路、5……遅
延回路、6……減算器、7……標本化回路、10
……端子、11……2乗回路、12……ピーク検
出回路、13……アンド回路、14……分周回
路、15……標本化回路、16……位相ずれ計算
回路、17……位相同期発振器、18……CDI信
号を一定時間遅延させた信号、21,22……遅
延回路、23,24……コンパレータ、25……
アンド回路、CK……矩形波信号、CP……標本化
クロツク。

Claims (1)

  1. 【特許請求の範囲】 1 多相位相変調または多相多値変調を含む直交
    振幅変調によるデータ伝送の変復調装置の受信部
    に設けられ、2軸同期検波後の複素ベースバンド
    信号の標本化タイミング位相を制御するタイミン
    グ位相制御装置において、 位相変調信号の変調周波数の4倍またはその整
    数倍の周波数の矩形波を発生する位相同期発振器
    17と、 該位相同期発振器の出力する矩形波を分周して
    変調周波数の2倍の周波数の標本化クロツクを発
    生させる分周回路14と、 該分周回路の出力する標本化クロツクによつて
    前記複素ベースバンド信号を標本化する標本化回
    路15と、 該標本化回路の出力をとり込みその出力電力が
    各サンプリング時点で等しくなるように前記位相
    同期発振器の発振位相を制御する位相ずれ計算回
    路16と 前記複素ベースバンド信号の電力を求める2乗
    回路11と、 該2乗回路の出力が極大値をとるタイミングを
    検出するピーク検出回路12と、 該ピーク検出回路の出力信号を前記分周回路の
    出力位相制御入力および前記位相ずれ計算回路の
    初期動作開始入力に与える回路手段と を備えたことを特徴とするタイミング位相制御装
    置。
JP57011712A 1982-01-29 1982-01-29 タイミング位相制御装置 Granted JPS58130656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57011712A JPS58130656A (ja) 1982-01-29 1982-01-29 タイミング位相制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57011712A JPS58130656A (ja) 1982-01-29 1982-01-29 タイミング位相制御装置

Publications (2)

Publication Number Publication Date
JPS58130656A JPS58130656A (ja) 1983-08-04
JPS6362932B2 true JPS6362932B2 (ja) 1988-12-05

Family

ID=11785649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57011712A Granted JPS58130656A (ja) 1982-01-29 1982-01-29 タイミング位相制御装置

Country Status (1)

Country Link
JP (1) JPS58130656A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393050A (ja) * 1989-09-05 1991-04-18 Canon Inc 光記録媒体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115446A (ja) * 1993-10-20 1995-05-02 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk デジタル位相変調のクロック再生器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393050A (ja) * 1989-09-05 1991-04-18 Canon Inc 光記録媒体

Also Published As

Publication number Publication date
JPS58130656A (ja) 1983-08-04

Similar Documents

Publication Publication Date Title
US4312075A (en) Timing-phase recovery circuit
EP0381637A1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
US4472817A (en) Non-PLL concurrent carrier clock synchronization
US5247543A (en) Carrier aquisition apparatus for digital satellite communication system
JPH069359B2 (ja) 位相変調データ復調装置
RU2271071C2 (ru) Способ демодуляции сигналов с относительной фазовой модуляцией и устройство для его осуществления
JPS6362932B2 (ja)
CA1238703A (en) Timing signal extracting circuit
JPH0428185B2 (ja)
JPS6362933B2 (ja)
JPH05211535A (ja) 復調器のafc回路
JPS58194450A (ja) 復調装置
JP2841935B2 (ja) 位相復調器
JPS6117384B2 (ja)
JPH0897874A (ja) オフセットqpsk復調器
JPS6353745B2 (ja)
JPH06152669A (ja) クロック再生回路
JP3074752B2 (ja) 最小偏位変調波復調回路
JPS6117382B2 (ja)
JPS63229933A (ja) 位相同期回路
JP2593942B2 (ja) タイミング再生回路
JP2553643B2 (ja) キャリア同期装置
JPS6149866B2 (ja)
JPS62139422A (ja) 位相同期方式
JPS62159559A (ja) 復調器制御方式