JPS6362933B2 - - Google Patents

Info

Publication number
JPS6362933B2
JPS6362933B2 JP57097838A JP9783882A JPS6362933B2 JP S6362933 B2 JPS6362933 B2 JP S6362933B2 JP 57097838 A JP57097838 A JP 57097838A JP 9783882 A JP9783882 A JP 9783882A JP S6362933 B2 JPS6362933 B2 JP S6362933B2
Authority
JP
Japan
Prior art keywords
circuit
phase
output
sampling
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57097838A
Other languages
English (en)
Other versions
JPS58215154A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57097838A priority Critical patent/JPS58215154A/ja
Publication of JPS58215154A publication Critical patent/JPS58215154A/ja
Publication of JPS6362933B2 publication Critical patent/JPS6362933B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 本発明は、直交振幅変調を用いたデータ伝送の
復調器において、受信タイミング位相をデジタル
回路を用いて制御するタイミング位相制御回路に
関する。
キヤリヤ信号が直交振幅変調された信号を伝送
した場合、受信側では受信信号を2軸同期検波し
て得られた複素ベースバンド信号を変調周波数に
同期した標本化クロツクによつて識別する必要が
ある。特に自動等化器を持たないデータ変復調装
置(例えばCCITT勧告V、26に従う2400ビツ
ト/秒の変復調装置等)では、受信データの識別
タイミングが正しい位相であることが必須要件と
なる。このタイミングは、一般に上記複素ベース
バンド信号の情報成分からデジタル的に抽出され
る。このため、従来第1図に示すようなタイミン
グ位相制御回路を用いている。すなわち、複素ベ
ースバンド信号が一たん変調周波数の2倍の周波
数の標本化クロツクCPで標本化された信号1の
実部および虚部を変調周波数成分を通過させるバ
ンドパルスフイルタ3を通して変調周波数成分を
通過させ、2乗回路4によつて実部および虚部の
2乗和がとられる。すなわち、電力が求められ
る。2乗回路4の出力を遅延回路5で遅延させた
1標本化クロツク前の信号と2乗回路4の現在の
出力との差を減算器6から出力させる。減算器6
の出力は標本化回路7によつて一回おきの標本値
が取り出される。標本化回路7の出力する位相制
御信号2によつて図示されない位相同期発振器の
位相を制御する。位相制御は、標本化回路7の出
力が零になるように制御される。例えば、出力2
が正であるときは位相を進める方向に、出力2が
負であるときは位相を遅らせる方向に制御する。
そして、前記複素ベースバンド信号の標本化のタ
イミングは、上記位相同期発振器の出力信号に同
期させている。このため、以下に説明するよう
に、標本化タイミングすなわち前記クロツクパル
スCPの位相によつては、引き込みが確立するま
でに長時間を要する場合が起こるという欠点があ
る。従つて、前記受信データの識別タイミングが
迅速に得られない。
第2図は1変調周期T内におけるクロツクパル
スCPの位相と2乗回路4の出力との関係を示す
タイムチヤートである。例えば、1変調周期内の
時刻T1、T5でサンプリングされる場合は、時刻
T1におけるサンプリング値の電力は(T1)であ
り、時刻T5におけるサンプリング値の電力は
(T5)である。従つて、減算器6の出力は(T5
−(T1)又は(T1)−(T5)となり、交互に
出力されるが、標本化回路7で一回おきにサンプ
ルされるため標本化回路7の出力は前者又は後者
のいずれか一方となる。そのいずれになるかは標
本化回路7のサンプルする位相によつて異なる。
今標本化回路7の出力が(T5)−(T1)である
場合、これが正であるからクロツクパルスCPの
位相を遅らせる方向に制御される。やがてクロツ
クパルスCPの位相が第2図に示す時刻T2まで変
化すると次のサンプル時刻はT6となる。従つて
(T6)−(T2)=0となり各サンプリング時点
での出力値が等しくなつて、比較的短時間で引き
込みが完了する。しかし、標本化回路7の出力が
(T1)−(T5)である場合は、クロツクパルス
CPの位相は進む方向に制御される。そして、時
刻T5で出力されていたクロツクパルスCPがだん
だん早く出力されるようになり、時刻T4→T3
T2と変化する。時刻T2で出力されるようになる
と、その次のクロツクパルスが時刻T6で出力さ
れ、各サンプリング時点での出力値が等しくな
り、標本化回路7の出力は0となり引き込みが完
了する。しかし、この場合は引き込み完了までに
長時間を要し、しかも、この間において標本化タ
イミングが大きく移動することになる。このため
受信データの識別タイミングが確立されるまでに
長時間を要するという欠点がある。従つて、タイ
ミング確立のために情報の伝送に先立つて送られ
る例えばABAB…というようなタイミング成分
の多く含まれたトレーニング信号を長く送受する
必要があり、情報伝送の開始が遅れるという欠点
がある。またデータ変復調装置が複数個タンデム
接続された場合、あるいは従属同期モードで使用
する場合等には前述のタイミング位相の移動が等
価的に位相ジツタの増加となり伝送特性劣化の要
因となる。
本発明の目的は、上述の従来の欠点を解決し、
受信データの識別に適した識別タイミングを迅速
に確立することが可能なタイミング位相制御装置
を提供することにある。
本発明の制御装置は、多相位相変調、多相多値
変調を含む直交振幅変調によるデータ伝送の変復
調装置の受信部における2軸同期検波後の複素ベ
ースバンド信号の識別タイミング位相を制御する
タイミング位相制御装置において、位相変調信号
の変調周波数の4倍またはその整数倍の周波数の
矩形波を発生する位相同期発振器と、該位相同期
発振器の出力する矩形波を分周して変調周波数の
第1標本化クロツクおよび変調周波数の2倍の周
波数の第2標本化クロツクを発生させる分周回路
と、前記2軸同期検波後の複素ベースバンド信号
を遅延回路を介して入力し前記第1標本化クロツ
クによつて識別する第1標本化回路と、前記2軸
同期検波後の複素ベースバンド信号を2乗回路を
介して入力し前記第2標本化クロツクによつて標
本化する第2標本化回路と、該第2標本化回路の
出力値が各サンプリング時点で等しくなるように
前記位相同期発振器の発振位相を制御する位相ず
れ計算回路と、前記2乗回路出力が極大値をとる
タイミングを検出するピーク検出回路とを備え
て、該ピーク検出回路の出力信号によつて前記分
周回路の出力位相を制御し、該分周回路の出力す
る第1標本化クロツクによつて前記位相ずれ計算
回路の出力をサンプリングして前記位相同期発振
器に入力させることを特徴とする。
次に、本発明について、図面を参照して詳細に
説明する。
受信信号の電力の最大値は、符号変換点のほぼ
中央となるから、受信データの識別に適した識別
タイミングは、第2図に示した時刻T4である。
第1図のバンドパスフイルタに入力される複素ベ
ースバンド信号の標本化タイミングは、前述した
ように時刻T2とT6に引込まれるから、受信デー
タの識別タイミングは時刻T2とT6の中間の時刻
T4とすればよい。従つて、受信データの識別タ
イミングを迅速に確立するためには複素ベースバ
ンド信号を変調周波数の2倍の周波数でサンプリ
ングするクロツクパルスの位相が、始めから時刻
T2とT6の近傍にあり、かつ標本化回路7の出力
が例えば(T6)−(T2)を出力するように固定
されていればよい。
前述のように、標本化タイミング位相が始めか
ら時刻T2、T6に合つていれば、標本化タイミン
グ位相は殆んど動かずに引き込まれる。すなわ
ち、初期的な標本化タイミングの移動を防ぐこと
ができる。一方、データ変復調装置は、情報の伝
送を行なう前に、受信側にタイミング位相を引込
ませるために、ある定まつたトレーニング系列を
伝送する。これは、一般にトレーニング信号と言
われるもので、その最初の部分は、A、B、A、
B…というような繰り返し波形が使用されてい
る。このようなトレーニング信号は、変調周波数
成分(タイミング周波数成分)を豊富に含んだ信
号であるから、復調ベースバンド信号の電力は、
顕著に第2図のような波形となる。このような受
信信号から電力が極大値となるタイミングを検出
することにより、標本化タイミング位相を前述の
時刻T2、T6の近傍に選ぶことが可能である。最
初から時刻T2、T6の近傍のタイミング位相を選
べば、タイミング位相の引き込みを速くし、かつ
初期的な標本化タイミング位相の移動を防ぐこと
が可能である。従つて、受信データ識別タイミン
グを迅速に確立することが可能となる。
第3図は、本発明の一実施例を示すブロツク図
である。すなわち、2軸同期検波後の複素ベース
バンド信号は後述する位相同期発振器19の出力
する変調周波数の4倍又はその整数倍の周波数で
標本化されて端子10に入力される。端子10か
ら入力した複素ベースバンド信号は遅延回路20
を通して第1の標本化回路21に入力させ、また
2乗回路13を通して第2の標本化回路17に入
力させる。
上記遅延回路20は後述する位相同期発振器1
9の出力する矩形波信号CKの1周期分の遅延回
路であり、第1の標本化回路21は後記分周回路
16の出力する変調周波数に同期した第1の標本
化クロツクCP1によつて受信データを識別して出
力端子12に出力する。
一方2乗回路13の出力信号31は、第2の標
本化回路17によつて変調周波数の2倍の周波数
の第2の標本化クロツクCP2によつてサンプリン
グされて位相ずれ計算回路18に入力される。位
相ずれ計算回路18は、第2の標本化回路17の
出力が各サンプリング時点で等しくなるように位
相同期発振器19の発振位相を制御する回路であ
る。例えば第4図に示すように構成されている。
すなわち、第1図に示した従来例からバンドパス
フイルタ3および2乗回路4を除いて構成され
る。そして、標本化回路7は、第1の標本化クロ
ツクCP1が“1”のときにオンとなり、“0”の
ときにオフとなるように制御される。位相同期発
振器19は、例えば変調周波数の4倍の周波数の
矩形波信号CKを発振する発振器であり、その位
相は入力電圧によつて可変され、位相ずれ計算回
路18の出力が0になる方向に制御される。位相
同期発振器19の出力CKは分周回路16によつ
て2分周および4分周される。分周回路16の2
分周出力は、変調周波数の2倍の周波数の第2標
本化クロツクCP2であり、前記第2の標本化回路
17に供給される。また、分周回路16の4分周
出力は、変調周期の第1の標本化クロツクCP1
あり、前記第1の標本化回路21に供給され受信
データの識別タイミングとして使用される。上記
第1の標本化クロツクCP1は、また位相ずれ計算
回路18の出力のサンプリングにも使用される。
さらに、前記2乗回路13の出力31は、ピー
ク検出回路14によつて受信電力の極大時点が検
出され、ピーク検出回路14の出力32は、アン
ド回路15を介して分周回路16をクリヤさせ
て、分周動作の基点とされる。アンド回路15の
もう一方の入力には、図示されない変復調装置が
一定以上の受信信号レベルを検出したときにオン
となるCDI等を遅延させた信号33が端子11か
ら供給されている。従つて前記ピーク検出回路1
4の出力による分周回路16のクリヤは、受信信
号の始めの部分でだけ行なわれる。
上記ピーク検出回路14は、例えば第5図に示
すように構成される。すなわち、2乗回路13の
出力31を遅延回路141および142の縦続接
続回路に入力させ、遅延回路141および142
のそれぞれの入、出力がコンパレータ143およ
び144によつて比較される。遅延回路141,
142の遅延時間は、それぞれ前記位相同期発振
器19の出力する矩形波信号CKの1周期に等し
い。コンパレータ143は、遅延回路141の入
力より出力が大であるとき論理レベル“1”を出
力し、コンパレータ144は、遅延回路142の
入力の方が出力より大であるとき論理レベル
“1”を出力する。コンパレータ143および1
44の両出力はアンド回路145によつて結合さ
れて出力される。従つて、アンド回路145は、
コンパレータ143,144の出力が共に“1”
であるとき“1”となる。すなわち、複素ベース
バンド信号の電力の極大値が遅延回路141の出
力側にきたときにピーク検出回路14の出力が
“1”になり、ピーク検出がなされる。
次に、本実施例の動作について、第6図のタイ
ムチヤートを参照して説明する。同図aは、位相
同期発振器19の出力する矩形波信号CKが変調
周波数の4倍の周波数の場合を示す。同図bは2
乗回路13の出力信号31を、同図cはピーク検
出回路14の出力信号32を、同図dはアンド回
路15に入力させるCDI信号を遅延させた信号3
3を示す。同図eは分周回路16の出力する第2
の標本化クロツクCP2であり、その立上りは矩形
波信号CKのいずれかの立上りに同期している。
また、同図fは分周回路16の出力する第1の標
本化クロツクCP1を示し、同様に矩形波信号CK
に同期している。従つて、受信信号の始めの部分
で信号33が“1”である期間のピーク検出回路
14の出力信号32により分周回路16がクリヤ
され、次の矩形波信号CKの立上りで第1および
第2の標本化クロツクCP1およびCP2が共に立上
る。第2の標本化クロツクCP2はその後変調周期
の1/2ごとに立上ることになる。従つて、第2の
標本化クロツクCP2の立上りで第2の標本化回路
17により入力信号を標本化すれば、標本化され
た複素ベースバンド信号の位相は前述した第2の
時刻T2、T6に相当する。または、その近傍とな
る。従つて、位相ずれ計算回路18は速やかに位
相同期発振器19の位相引き込みを完了し、しか
も、標本化タイミング位相の初期的な移動も小さ
くすることができる。第4図に示した標本化回路
7は、第1の標本化クロツクCP1が“1”である
ときにオンとなり、“0”であるときにオフする
から、前述の第2図における(T6)−(T2)を
とるか(T2)−(T6)をとるかを固定させるこ
とが可能である。今、(T6)−(T2)をとるこ
とにすれば、第2の標本化クロツクCP2の位相が
進んでいるときは(T6)−(T2)は正であり、
遅れているときは負である。この場合は、位相ず
れ計算回路18の出力が正のとき位相同期発振器
19の発振位相を遅らせ、負のときは進ませるよ
うに制御する。すなわち標本化タイミングの初期
的移動は小である。信号33が“1”の間はピー
ク検出回路14のごとに上記動作が行なわれるが
一定時間の後に信号33が“0”になればピーク
検出回路14の出力は分周回路16に与えられな
い。すなわち、受信信号の始めの部分で第2の標
本化クロツクCP2の位相が選択された後は、通常
の位相制御状態となる。従つて、その後受信信号
の一時的異常によつてピーク検出の時刻が変動し
ても、これによつて位相制御が乱されることはな
い。そして、第1の標本化クロツクCP1によつて
第1の標本化回路21で遅延回路20の出力する
受信信号を識別すれば、該識別時刻は第2図に示
した時刻T4に相当し、データ変換点の中央で識
別することができる。すなわち、迅速に受信信号
識別タイミングが確立される効果がある。
上述の実施例は、位相同期発振器19の発振周
波数が変調周波数の4倍である場合について説明
したが、位相同期発振器19の発振周波数は、変
調周波数の4倍の整数倍であれば良いのであつ
て、その場合は前記ピーク検出回路14の出力か
ら例えば2度目の矩形波信号CKの立上りを第2
の標本化クロツクCP2の位相として選択すれば良
い。すなわち、第2の標本化クロツクCP2の位相
を第2図で示した時刻T2、T6の近傍となるよう
に分周回路16の出力を遅延させれば良い。
以上のように、本発明においては、受信信号を
復調した複素ベースバンド信号の電力が最大にな
る時点を検出し、該時点を基準にして位相同期発
振器の出力波形のどの立上りに第1および第2の
標本化クロツクの位相を合わせるかを制御し、か
つ位相ずれ計算回路の出力を前記第1の標本化ク
ロツクによつてサンプリングするように構成され
ているから、位相同期発振器の発振位相の引き込
みが速かに行なわれ、かつ、標本化タイミング位
相の初期的な移動を小さくすることが可能であ
る。同時に第1の標本化クロツクの位相も決定さ
れ、受信信号の識別タイミングを迅速に確立でき
る。従つて、自動等化器を持たないデータ変復調
装置の場合には、そのターンオンシーケンス中の
復調器のタイミング同期のためのシーケンスを短
くすることができる。また、従来のように、受信
信号入力時から標本化タイミングが大きく移動し
確立までに長時間を要することがないから、デー
タ変復調装置を複数個タンデム接続した場合又は
従属同期モードで使用する場合に生ずる位相ジツ
タの増大を防止できる効果を有する。
【図面の簡単な説明】
第1図は従来から使用されているタイミング位
相制御回路の一例を示すブロツク図、第2図は複
素ベースバンド信号を標本化するタイミングと複
素ベースバンド信号の電力との関係を示す図、第
3図は本発明の一実施例を示すブロツク図、第4
図は上記実施例の位相ずれ計算回路の構成の一例
を示すブロツク図、第5図は上記実施例のピーク
検出回路の構成の一例を示すブロツク図、第6図
は上記実施例の動作を説明するための主要各部の
信号を示すタイムチヤートである。 図において、1……複素ベースバンド信号を変
調周波数の2倍の周波数の標本化クロツクによつ
て標本化した信号、2……位相制御信号、3……
バンドパスフイルタ、4……2乗回路、5……遅
延回路、6……減算器、7……標本化回路、1
0,11,12……端子、13……2乗回路、1
4……ピーク検出回路、15……アンド回路、1
6……分周回路、17……第2標本化回路、18
……位相ずれ計算回路、19……位相同期発振
器、20……遅延回路、21……第1標本化回
路、141,142……遅延回路、143,14
4……コンパレータ、145……アンド回路、
CK……矩形波信号、CP1……第1標本化クロツ
ク、CP2……第2標本化クロツク。

Claims (1)

  1. 【特許請求の範囲】 1 多相位相変調、多相多値変調を含む直交振幅
    変調によるデータ伝送の変復調装置の受信部にお
    ける2軸同期検波後の複素ベースバンド信号の識
    別タイミング位相を制御するタイミング位相制御
    装置において、 位相変調信号の変調周波数の4倍またはその整
    数倍の周波数の矩形波を発生する位相同期発振器
    19と、 該位相同期発振器の出力信号を分周して変調周
    波数の第1標本化クロツクおよび変調周波数の2
    倍の周波数の第2標本化クロツクを発生させる分
    周回路16と、 前記2軸同期検波後の複素ベースバンド信号を
    遅延回路を介して入力し前記第1標本化クロツク
    によつて識別する第1標本化回路21と、 前記2軸同期検波後の複素ベースバンド信号を
    2乗回路を介して入力し前記第2標本化クロツク
    によつて標本化する第2標本化回路17と、 該第2標本化回路の出力値が各サンプリング時
    点で等しくなるように前記位相同期発振器の発振
    位相を制御する位相ずれ計算回路18と、前記2
    乗回路出力が極大値をとるタイミングを検出する
    ピーク検出回路14と、該ピーク検出回路の出力
    信号によつて前記分周回路の出力位相を制御する
    手段とを備え、前記位相ずれ計算回路は、前記分
    周回路の出力する第1標本化クロツクによつて出
    力をサンプリングして前記位相同期発振器に入力
    させる構成である ことを特徴とするタイミング位相制御装置。
JP57097838A 1982-06-09 1982-06-09 タイミング位相制御装置 Granted JPS58215154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57097838A JPS58215154A (ja) 1982-06-09 1982-06-09 タイミング位相制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57097838A JPS58215154A (ja) 1982-06-09 1982-06-09 タイミング位相制御装置

Publications (2)

Publication Number Publication Date
JPS58215154A JPS58215154A (ja) 1983-12-14
JPS6362933B2 true JPS6362933B2 (ja) 1988-12-05

Family

ID=14202851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57097838A Granted JPS58215154A (ja) 1982-06-09 1982-06-09 タイミング位相制御装置

Country Status (1)

Country Link
JP (1) JPS58215154A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03253116A (ja) * 1990-03-02 1991-11-12 Nec Corp タイミング抽出回路

Also Published As

Publication number Publication date
JPS58215154A (ja) 1983-12-14

Similar Documents

Publication Publication Date Title
US3654564A (en) Receiver including an n-phase demodulator
EP0102662A2 (en) Non-PLL concurrent carrier and clock synchronization
US6072370A (en) Clock extraction circuit
US3984777A (en) Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave
JPS6362933B2 (ja)
CA1238703A (en) Timing signal extracting circuit
JPS6362932B2 (ja)
JPS6156555A (ja) 復調装置
JPH05211535A (ja) 復調器のafc回路
JPS63204837A (ja) 同期装置
JPS6166433A (ja) クロツク同期回路
JPS6028457B2 (ja) クロツク再生回路
JPH01152846A (ja) Tdmaデータ伝送方式の位相復調方式
JP3074752B2 (ja) 最小偏位変調波復調回路
JPS6347389B2 (ja)
JPH066397A (ja) 遅延検波器
JPS6117382B2 (ja)
JPS6149866B2 (ja)
JPH02228849A (ja) 4相位相シフトキーイング検波回路
JPH0422378B2 (ja)
JPS62139422A (ja) 位相同期方式
JPH04119736A (ja) クロック再生回路
JPH06152669A (ja) クロック再生回路
JPS63193626A (ja) 位相同期回路
JPH01240024A (ja) クロック再生回路