JPH02203622A - 多元周波数位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ディジタル時分割多重通信において複数種
類の伝送速度の入力信号のそれぞれに対して位相同期し
たタイミグクロックを出力する多元周波数位相同期回路
に関するものである。

「従来の技術」 ディジタル時分割多重通信における多元周波数同期通信
方式（特願昭６２−１９６２５３）あるいは多元伝送速
度データ通信方式（特願昭６３−２６０５６８）は一つ
の主装置とそれぞれある一つの固有の動作周波数を有す
る従装置群とが通信を行う同期通信方式である。このよ
うな複数の伝送速度で同期通信を行う通信方式において
バス形態のポイントツーマルチポイントの配線（特願昭
６３−２６０５６８）では、主装置と各従装置間の伝送
距離が異なるために主装置の受信点において各従装置の
送出する信号毎に受信位相が異なる。この受信位相が大
きく異なる場合には各従装置の送出する信号毎にタイミ
ング抽出を行わなければならない。そこで、各従装置の
送出する信号は情報だけでなくタイミング抽出用のビッ
トが付加された形で構成される。従って、タイミング抽
出用のビットの付加による伝送速度の上昇を抑えるため
にタイミング抽出用のビットはできるだけ少ないことが
必要である。

従来、タイミング抽出回路としては位相同期回路（Ｐ　
Ｌ　Ｌ回路）がよく用いられている。位相同期回路は入
力信号とタイミングクロックとの位相を比較し１、その
位相差に相当する出力を発生する位相比較回路と、その
位相比較回路の出力信号の高周波成分を遮断し、その直
流成分に相当する出力を発生するループフィルタと、そ
のループフィルタの出力信号の電圧値に応じて、その周
波数を変化させる電圧制御発振器とで構成される。位相
同期回路の中でループフィルタは位相比較回路の出力信
号の高周波成分を遮断する低域通過型フィルタで構成さ
れ、その遮断周波数は入力信号の周波数より小さい値が
選択される。位相同期回路のループゲインを一定とする
と、ループフィルタの遮断周波数が入力信号の周波数に
近い場合には位相同期回路の同期引き込み時間は短くな
る。しかし、遮断周波数が入力信号の周波数から離れて
いる場合には同期引き込み時間は長くなるため、クイミ
グ抽出用のビットが多く必要になるので伝送速度は大き
く上昇をする。従って、複数種類の伝送速度の人力信号
に対しては一つのループフィルタでは位相同期を高速に
行うことは困難であり、複数のループフィルタを用いる
必要がある。また、この位相同期回路の電圧制御発振器
の出力を分周する事によって様々な種類の周波数の信号
が得られる。つまり、第６図に示すようにループフィル
タを複数個設置し１、分周器の分周比を可変し、最適な
ループフィルタと分周比を選択することによって異なる
伝送速度の入力信号に対しても位相同期したタイミング
クロックが得られる。従来最適なループフィルタと分局
比を選択するために、入力信号の伝送速度に応じて手動
で行っていた。しかし、手動による選択のために各従装
置の送出する信号毎に伝送速度が異なる場合、すなわち
異なる伝送速度の信号が短時間に連続的に入力した場合
には正確な伝送速度の識別ができない欠点があった。ま
た、入力信号の伝送速度を自動的に識別するためにバン
ドパスフィルタを用いた直流電圧の検出があった。しか
し、この方法では直流電圧ルヘルを正確に検出するため
にバンドパスフィルタを十分に励振する必要がある。通
常、少なくとも数バイト程度がタイミング抽出用に必要
であるために高速の同期引き込みは困難であった。

この発明の目的は、複数種類の伝送速度を有する入力信
号群の中のどれが入力しても入力信号に位相同期したタ
イミングクロックを自動的に供給し、また、バス形態の
ポイントツーマルチポイントの配線の場合にも伝送速度
の上昇を抑えられるように位相同期が高速に行える多元
周波数位相同期回路を提供することにある。

「課題を解決するための手段」 この発明は、複数の異なる伝送速度を有する信号群の中
の任意の一つの信号に対して位相同期したタイミングク
ロックを出力する位相同期回路において、 ループフィルタとして前記信号群の中の任意の一つに適
した高域遮断を行う複数のループフィルタが用いられ、
電圧制御発振器の出力を分周する分周器は前記信号群の
中の任意の一つに適した分周を行う可変分周器とされ、
位相比較回路へ供給される前記信号群の１つの信号は論
理回路で１ビットの時間が基準クロックで数えられ、そ
の結果に応じて位相比較回路に接続されるループフィル
タが選択されると共に可変分周器の分周比が決定される
。

従来の技術とは、自動的に入力信号の伝送速度を識別し
て高速にループフィルタと分周器とを制御ルできること
が異なる。

「実施例」 以下、この発明について図面を参照して詳細に説明する
。

第１図はこの発明を説明するためのブロック図である。

１０１は入力信号、１０２は基準クロツり、１は入力信
号１０１の一周期あるいは複数周期の時間を基準クロッ
ク１０２で数えた結果を出力する論理回路、１０３は論
理回路１の出力信号、１０４は論理回路１の出力信号１
０３をクリアするためのクリア信号、１０５はタイミン
グクロック、２は入力信号１０１　とタイミングクロッ
ク１０５との位相差情報を出力する位相比較回路、１０
６は位相比較回路２の出力信号、３は論理回路ｌの出力
信号１．０３に基づいて複数のループフィルタの中の１
つを選択するフィルタ回路、１０７はフィルタ回路３の
出力信号、４はフィルタ回路３の出力信号１０７に基づ
いて周波数を変化させる電圧制御発振器、１０８は電圧
制御発振器４の出力信号、５は電圧制御発振器４の出力
信号１０８を分周してタイミングクロック１０５を出力
する可変分周器である。

第２図は第１図の回路の動作を示すタイムチャートであ
る。入力信号１０１　（第２図（ｌ））の−周期の時間
は基準クロック１０２　（第２図（２））によって何り
ロック分に相当するかを数えられ、その数えた結果は出
力信号１０３としてフィルタ回路３と可変分周器５とに
送出される。フィルタ回路３と可変分周器５とでは論理
回路１の出力信号１０３に基づいて適切なループフィル
タと分周比を選択する。入力信号の終了を確認するとク
リア信号１０４　（第２図（３））が送出され論理回路
１の出力信号１０３の値はクリアされる。

前述の入力信号１０１とは異なる伝送速度を有する信号
が入力した場合を第３図のタイムチャートに示す、入力
信号１０１　（第３図（１））の−周期の時間は基準ク
ロック１０２（第３図（２））によって何りロック分に
相当するかを数えられ、その数えた結果は出力信号１０
３としてフィルタ回路３と可変分周器５とに送出される
。フィルタ回路３と可変分周器５とでは論理回路１の出
力信号１０３に基づいて適切なループフィルタと分周比
を選択する。入力信号の終了を確認するとクリア信号】
０４　（第３図（３））が送出され論理回路１の出力信
号１０３の値はクリアされる。

第２図と第３図を比べればわかるように、異なる伝送速
度の信号に対しては一周期に相当するクロック数が異な
り、第３図では２クロツク、第４図では３クロツクとな
る。従って、この方法を用いれば入力信号の一周期すな
わち１ビットで入力信号の伝送速度を自動的に識別し最
適なループフィルタと分周比を選択できる。尚、第３図
、第４図では、説明をわかりやすくするため、基準クロ
ックの周波数を入力信号と同等の場合を示したが、精度
を上げるためには、基準クロックの周波数を入力信号よ
りずっと高くする必要がある。

第４図にこの発明の具体的実施例の回路図を第２図のブ
ロック図に対応して示し、そのタイムチャートを第５図
に示す。論理回路ｌは入力信号の一周期の時間幅を有す
るパルスを発生するパルス発生回路と、そのパルス発生
回路の出力信号の論理レベルがハイの時間を基準クロッ
クで数えるカウンタ回路と、そのカウンタ回路の出力を
信号が入力してから１ビット後にラッチするランチ回路
とで構成され、入力信号１０１　　（第５図（１））の
−周期の時間幅を有するパルス（第５図（２））がパル
ス発生回路からカウンタ回路に送出され、カウンタ回路
ではパルス発生回路の出力信号の論理レベルがハイの時
間を基準クロック（第５図（３））で数えた結果（第５
図（４））がランチ回路に送出される、ラッチ回路では
信号が入力してから１ピント後にカウンタ回路の出力信
号をラッチした結果（第５図（５））がフィルタ回路３
と可変分周器５に送出される。フィルタ回路３と可変分
周器５とでは論理回路１の出力信号１０３に基づい°ζ
入力信号に最適なループフィルタと分周比を選択する。

また、入力信号の終了を確認するとクリア信号１０４（
第５図（６））が送出され、論理回路ｌの出力信号１０
３の値はクリアされる。異なる伝送速度の信号が入力し
た場合の動作は実施例に示した説明と同様である。従っ
て、第４図のブロック図は１ビットで伝送速度を識別で
きることがわかる。尚第６図では、カウンタ回路、ラッ
チ回路の出力信号がパラレル２ビットの場合を示したが
、他のピント数でもよい。

「発明の効果」 以上、説明したようにこの発明は入力信号の伝送速度の
識別を１ビットで行い、その後最適なループフィルタと
分周比を自動的に選ぶため、複数種類の伝送速度の入力
信号に対しても高速に位相同期を行うことができる利点
がある。

【図面の簡単な説明】

第１図はこの発明の詳細な説明するためのブロック図、
第２図及び第３図はそれぞれこの発明の詳細な説明する
ためのタイムチャート、第４図はこの発明の具体的実施
例を説明するための回路図、第５図はこの発明の具体的
実施例を説明するためのタイムチャート、第６図は従来
の位相同期回路を示すブロック図である。 特許出願人　　日本電信電話株式会社

Claims (1)

【特許請求の範囲】
1. （１）複数の異なる伝送速度を有する信号群の中の任意
   の一つの信号に対して位相同期したタイミングクロック
   を出力する位相同期回路であって、上記信号群中の一つ
   の信号が供給されて上記タイミングクロックと位相比較
   する位相比較回路と、その位相比較回路の出力側に選択
   的に接続され、上記信号群の中の各伝送速度に適した高
   域遮断を行う複数のループフィルタと、 上記位相比較回路に接続された上記ループフィルタの出
   力により制御される電圧制御発振器と、その電圧制御発
   振器の出力を分周して上記タイミングクロックを出力す
   る可変分周器と、 上記位相比較回路へ供給される信号の１ビット又は複数
   ビットの時間を基準クロックで数えてその結果に応じて
   上記ループフィルタの選択を行い、かつ上記可変分周器
   の分周比を決定する論理回路と、 を具備する多元周波数位相同期回路。