JP2008172756A - 無線装置 - Google Patents

無線装置 Download PDF

Info

Publication number
JP2008172756A
JP2008172756A JP2007245829A JP2007245829A JP2008172756A JP 2008172756 A JP2008172756 A JP 2008172756A JP 2007245829 A JP2007245829 A JP 2007245829A JP 2007245829 A JP2007245829 A JP 2007245829A JP 2008172756 A JP2008172756 A JP 2008172756A
Authority
JP
Japan
Prior art keywords
waveform
sample
unit
phase error
wireless device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007245829A
Other languages
English (en)
Other versions
JP4574658B2 (ja
Inventor
Taku Fujita
卓 藤田
Hideki Aoyanagi
英毅 青柳
Takenori Sakamoto
剛憲 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007245829A priority Critical patent/JP4574658B2/ja
Priority to PCT/JP2007/068724 priority patent/WO2008072405A1/ja
Priority to US12/438,094 priority patent/US8358727B2/en
Publication of JP2008172756A publication Critical patent/JP2008172756A/ja
Application granted granted Critical
Publication of JP4574658B2 publication Critical patent/JP4574658B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】パルスの形状が変動しても、正確な波形サンプルが可能な無線装置を提供する。
【解決手段】入力信号とクロック信号を同期させる同期装置は、入力信号を、所定の間隔の第１と第２のサンプルタイミングでサンプルするサンプル手段１０２，１０３と、同期引き込み時に、第１と第２のサンプルタイミングをともにずらし、同期追従時に、第１と第２のサンプルタイミングの間隔を狭める遅延制御手段１１２とを備える。同期状態判定部１０５は位相誤差算出部１０４から出力された位相誤差量から同期しているか否かを判定し、遅延量制御部１０６に同期状態を出力する。遅延量制御部１０６は位相誤差算出部１０４から出力される位相誤差量と同期状態判定部１０５から出力される同期状態から、可変遅延器１０７および１０８に現在設定している遅延量の増減を制御する。
【選択図】図１

Description

本発明は、主として入力された信号に対しデータサンプル手段から得た情報を基に、信号可変遅延手段を制御し、サンプルタイミング同期をするための同期装置等の無線装置に関するものである。
ＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）に代表されるパルス通信方式を用いる高速無線通信技術は、直線性を必ずしも必要としないためＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）化に適しており、小型化が実現できる。また、高精度のローカル信号源等のＲＦ回路が不要であるため、低消費電力である。更に、広帯域の利用により高速な通信が可能である。
しかし、上記の利点を有している反面、１ｎｓｅｃ以下の短いパルス状信号のデータサンプルを行なうため、短い時間での同期引き込み、高精度のトラッキングが必要となることが実現課題の一つである。
従来の入力された信号に対して、同期したサンプルタイミングを生成するためのものとして、ＬＰＦ(Low Pass Filter)やＶＣＯ(Voltage Controlled Oscillator)などのアナログ部品から構成されているクロックデータリカバリ回路がある（例えば、特許文献１参照）。
また、入力された信号をオーバーサンプリングし、それらのサンプルデータからサンプルタイミング誤差を算出し、オシレータが発生するクロックの位相（タイミング）を調整することで、入力された信号に同期する同期装置がある（例えば、特許文献２参照）。
図８は、前記特許文献１に記載された従来のクロックデータリカバリ回路の構成を示すものである。入力信号ＤＩＮを識別器１２０４によってサンプルしたデータと、遅延回路１２０１によって入力信号ＤＩＮが遅延された信号とを、位相比較器１２１２によって比較し、位相誤差に応じたパルスを発生させる。
そして、ＬＰＦ１２０６により平均化し、ＧＣＡ（Gain Controlled Amplifier：利得可変増幅器）１２０７によって電圧を増幅し、その電圧に対応した周波数のクロック信号をＶＣＯ１２０３で発生させる。ＶＣＯ１２０３で発生されたクロックを基に、可変位相器１２１１でタイミング調整を行ない、識別器１２０４に供給することで、入力信号ＤＩＮに同期した抽出クロック信号を得ることが可能となるクロックデータリカバリ回路を構成する。
図９は、前記特許文献２に記載された従来の同期装置の構成を示すものである。インターポレータ１１１０により入力信号ｘｋをサンプリングし、ＰＲ（パーシャル・レスポンス）等化部１１１１によりＰＲ等化処理を行ない、ＺＰＲ（ZERO PHASE RESTART）１１１５により初期サンプリングタイミング（位相）を算出する。そして、算出した初期サンプリングタイミングの値、または、位相誤差検出器１１１２で検出したＰＲ等化部１１１１の出力とＺＰＲ１１１５の出力との位相誤差、をＬＰＦ１１１３で平均化した値を基にＮＣＯ(Number Controlled Oscillator)１１１４を動作させ、ＮＣＯ１１１４で生成したクロックをインターポレータ１１１０に供給することで、入力信号ｘｋに同期することを可能にした同期装置を構成する。
しかしながらＬＰＦやＶＣＯなどのアナログ部品を使う方法では時定数が長く、同期引き込みに時間がかかる。また、オーバーサンプリング処理を行なう方法では、インターポレータ、ＮＣＯ(Number Controlled Oscillator)などから構成されており複雑な構成となってしまう。このため、パルス通信に特化した同期方法として、基準時間と前後する遅延処理を施した各信号との相関により同期をトラッキングする方法が提案されている（例えば特許文献３参照）。
図１０は、特許文献３に記載されている従来のパルス無線通信装置の構成を示すブロック図である。図１０において、従来のパルス無線通信装置１０００は、アンテナ１００１で受信したＲＦ信号を増幅する増幅器１００２と、不要な信号を取り除くフィルタ１００３と、信号をアナログ化するアナログ符号化手段１００４と、信号を分岐するスプリッタ１００５、１０１５と、信号を遅延する複数の遅延器１００６、１００７、１００８と、信号を乗算する乗算器１００９、１０１０、１０１１と、時間積分する積分器１０１２、１０１３、１０１４と、相関に応じて同期判定と遅延制御する受信同期制御部１０１７と、信号の位相を遅延する位相遅延手段１０１８と、位相遅延信号を変調して、同一拡散コードで拡散するメイン受信ウェーブレット符号生成器１０１６とで構成されている。
この構成で、受信したＲＦ信号を増幅器１００２により復調に必要な振幅に増幅し、帯域外の不要周波数帯域をフィルタ１００３により除去して、アナログ符号化手段１００４によりアナログ符号を生成する。この信号をスプリッタ１００５で分岐し、遅延器１００６、１００７、１００８により、３つの遅延した信号、すなわち、時間Ｌ遅延した信号、時間Ｌ＋Ｙ遅延した信号、時間Ｌ−Ｙ遅延した信号を出力する。
これら３つの信号に、メイン受信ウェーブレット符号生成器１０１６で生成した基準パルス信号を、乗算器１００９、１０１０、１０１１により、それぞれ乗算する。そして、積分器１０１２、１０１３、１０１４にて、それぞれシンボルに相当する時間積分する。受信同期制御部１０１７により、各信号の相関に応じて同期を判定し、位相遅延手段１０１８を制御してスライディング同期しながら、復号データ１０１９を出力する。
このとき、時間Ｌにおける受信パス信号を相関の基準とし、時間Ｌの信号よりも時間Ｌ＋Ｙの信号のほうが高い相関となった場合には、位相遅延手段１０１８によりトラッキング周期を遅らせる。また、逆に時間Ｌ−Ｙの信号のほうが高い相関となった場合には、位相遅延手段１０１８によりトラッキング周期を進めることにより、送信シンボルレートと同期するよう調整している。
特開2006-101268号公報 特開2006-134501号公報 特表2003-535552号公報（１４８頁、図３７Ａ）
しかしながら、前記従来の同期方法では、通信距離や通信経路の変動といった要因により、パルス振幅やパルス幅（パルス形状）が変動した際に、適切な位置でパルス振幅をサンプルすることが困難であるという課題を有していた。
本発明は、前記従来の課題を解決するもので、パルスの形状が変動しても、正確な波形サンプルが可能な無線装置を提供することを目的とする。
本発明に係る無線装置は、入力信号を複数の異なる間隔でサンプルするサンプル手段と、前記複数のサンプル間隔を変更する可変遅延器と、前記サンプル手段でサンプルされた複数のサンプル値の振幅差を用いて位相誤差を算出する位相誤差算出部と、前記位相誤差算出部で算出された位相誤差を用いて同期状態を判定する同期状態判定部と、前記位相誤差算出部で算出された位相誤差と、前記同期状態判定部で判定された同期状態に基づいて、前記可変遅延器の遅延量を変更する遅延量制御部と、を備える。
上記構成によれば、擬似的にサンプル周波数を上げることができるため、正確な波形推定が可能となる。したがって、推定した波形を用いて、入力信号をクロック信号と同期させたり、最大振幅を推定して送受信制御を行うことができる。
また、本発明に係る無線装置は、前記サンプル手段が、前記入力信号を、所定の間隔の第１と第２のサンプルタイミングでサンプルするものであり、前記遅延量制御部が、同期引き込み時に、前記第１と第２のサンプルタイミングとの少なくとも一方をずらし、同期追従時に、前記第１と第２のサンプルタイミングの間隔を狭めるものである。
上記構成によれば、パルス形状の変動により同期状態が変動した場合であっても、同期状態に応じてサンプルのタイミングと間隔を制御することができるため、適切な位置でパルス振幅をサンプルすることができる。すなわち、同期引き込み時に、サンプル間隔が広い状態で第１と第２のサンプルタイミングとの少なくとも一方をずらし、サンプル点がパルスの一部にあたる確率を高めることができる。また、同期追従時に、サンプル間隔を狭めてＳ／Ｎ比のよい同期点付近でサンプルを行ない、雑音による振幅への影響が少ない情報を取得することができる。
また、本発明に係る無線装置は、前記サンプル手段は、前記入力信号を前記第１のサンプルタイミングでサンプルする第１のサンプル手段と、前記入力信号を前記第２のサンプルタイミングでサンプルする第２のサンプル手段と、を含み、前記可変遅延器は、前記遅延量制御部からの信号に応じて、クロック信号を遅延して前記第１のサンプルタイミングを生成する第１の可変遅延器と、前記遅延量制御部からの信号に応じて、前記第１のサンプルタイミングを遅延して前記第２のサンプルタイミングを生成する第２の可変遅延器と、を含むものである。
上記構成によれば、遅延量制御部からの信号に応じて第１と第２のサンプルタイミングを生成する第１と第２の可変遅延器を備えるので、入力信号のパルス形状が変動しても、適切な位置でパルス振幅をサンプルすることが可能になる。
また、本発明に係る無線装置は、前記サンプル手段が、サンプル点を間引くことにより、所定の間隔の第１と第２のサンプルタイミングでサンプルするものである。
上記構成によれば、間引くことで処理数を減らすことができるため、より早く、入力信号に対する処理を開始および終了することができる。
また、本発明に係る無線装置は、前記位相誤差算出部が、前記第１のサンプル手段でサンプルされた第１のサンプル値と、前記第２のサンプル手段でサンプルされた第２のサンプル値の振幅差を検出することにより位相誤差を算出し、前記遅延量制御部が、前記位相誤差算出部で算出された位相誤差と、前記同期状態判定部で判定された同期状態に基づいて、前記第１および第２の可変遅延器の遅延量を変更するものである。
上記構成によれば、検出した位相誤差に応じてクロック信号の時間をずらして同期引き込みを行なうので、同期引き込みの短時間化を図ることができる。また、検出した同期状態に応じてサンプル間隔を変更するので、引き込み後の追従時における同期ジッタを低減し同期の安定化を図ることができる。
また、本発明に係る無線装置は、前記位相誤差算出部が、前記第１のサンプルタイミングでサンプルされた第１のサンプル値と、前記第２のサンプルタイミングでサンプルされた第２のサンプル値の振幅差を検出することにより位相誤差を算出し、前記遅延量制御部が、前記位相誤差算出部で算出された位相誤差と、前記同期状態判定部で判定された同期状態に基づいて、前記第１および第２のサンプルタイミングの少なくともいずれかを変更するものである。
上記構成によれば、検出した位相誤差に応じてサンプルタイミングをずらすので、同期引き込みの短時間化を図ることができる。また、検出した同期状態に応じてサンプル間隔を変更するので、引き込み後の追従時における同期ジッタを低減し同期の安定化を図ることができる。
また、本発明に係る無線装置は、前記位相誤差算出部が、位相誤差を算出するために参照する第１のテーブルを有する。
上記構成によれば、第１のテーブルを利用して、位相誤差を算出する処理を高速化することができる。
また、本発明に係る無線装置は、前記同期状態判定部が、同期状態を判定するために参照する第２のテーブルを有する。
上記構成によれば、第２のテーブルを利用して、同期状態を判定する処理を高速化することができる。
また、本発明に係る無線装置は、前記遅延量制御部が、遅延量を決定するために参照する第３のテーブルを有する。
上記構成によれば、第３のテーブルを利用して、遅延量を決定する処理を高速化することができる。
また、本発明に係る無線装置は、前記遅延量制御部が、前記入力信号の波形に対応する複数の波形テーブルを有し、前記入力信号の波形を推定して前記入力信号の波形に対応する所定の波形テーブルを選択し、選択した波形テーブルを参照して前記第１と第２のサンプルタイミングを制御するものである。
上記構成によれば、入力信号の波形を推定して適切な波形テーブルを選択するので、入力信号の波形に応じた適切なサンプルタイミングを設定し同期精度を高めることができる。また、入力信号の既知の部分を使って波形の変形を推定し、これをもとに波形テーブルを変更してもよい。
また、本発明に係る無線装置は、前記遅延量制御部が、同期追従時に、選択した波形テーブルを参照して前記第１と第２のサンプルタイミングの間隔を狭めるものである。
上記構成によれば、同期引き込み時にサンプル間隔を広くするので、パルスが存在するタイミングでサンプルする確率を高めることができる。また、同期追従時に、サンプル間隔を狭くするので、パルスの最大値付近でサンプルし雑音による誤判定を防ぐことができる。
また、本発明に係る無線装置は、前記遅延量制御部が、前記第１と第２のサンプルタイミングで取得した振幅情報を推定のパラメータとする波形推定部を有する。
上記構成によれば、同期用に取得した複数の振幅情報をもとに波形を推定することで、同期精度を高めることができる。
また、本発明に係る無線装置は、前記波形推定部が、予め用意された波形情報を記憶する波形テーブル記憶部と、前記入力信号の振幅情報と時間情報をもとに推定用の波形を再生する波形再生部と、前記波形テーブル記憶部に記憶された波形情報と、前記波形再生部で再生した波形の相関をとる相関部と、前記相関部における相関結果をもとに波形を特定し、遅延量制御で参照するテーブルを指定するテーブル指定情報を出力する波形特定部と、から構成される。
上記構成によれば、同期用に取得した複数の振幅情報をもとに波形を推定することで、同期精度を高めることができる。
また、本発明に係る無線装置は、前記遅延量制御部が、前記入力信号の波形に対応する複数の波形テーブルを有し、前記入力信号の波形を推定して前記入力信号の波形に対応する所定の波形テーブルを選択し、選択した波形テーブルを参照して前記第１と第２のサンプルタイミングを制御するものであり、さらに前記遅延量制御部が、前記第１と第２のサンプルタイミングで取得した振幅情報を推定のパラメータとする波形推定部を有し、前記波形推定部が、予め用意された波形情報を記憶する波形テーブル記憶部と、前記入力信号の振幅情報と時間情報をもとに推定用の波形を再生する波形再生部と、前記波形テーブル記憶部に記憶された波形情報と、前記波形再生部で再生した波形の相関をとる相関部と、前記相関部における相関結果をもとに波形を特定し、遅延量制御で参照するテーブルを指定するテーブル指定情報を出力する波形特定部と、から構成されるものであり、前記入力信号の時間情報が、前記クロック信号を前記第１および第２の可変遅延器で遅延させる際の遅延量であるものである。
上記構成によれば、絶対時間は不用となり、相対的な時間をもとに波形推定が可能となる。
また、本発明に係る無線装置は、前記波形特定部が、前記入力信号のシーケンスに応じて、選択するテーブルを変更するものである。
上記構成によれば、入力信号が、予め位相がどのようにずれるかがわかっている特定のシーケンス（データ列）の場合には、ずれを補正することができる。
また、本発明に係る無線装置は、前記位相誤差算出部の出力結果に基づいて受信電力を算出する受信電力算出手段を備える。
上記構成によれば、位相誤差の算出結果より、入力信号の大きさを算出することが可能であり、例えば、ＡＧＣ（Automatic Gain Control）制御等の情報として利用できる。
また、本発明に係る無線装置は、前記位相誤差算出部が、所定回数サンプルされた前記第１と第２のサンプル値から位相誤差を算出するものであり、前記同期状態判定部が、前記位相誤差算出部が位相誤差を算出する毎に、同期状態を判定するものである。
上記構成によれば、サンプル値を複数回測定した後まとめて同期状態を判定するので、サンプル値を測定する都度位相誤差を算出し同期状態を判定する場合と比べて、判定回数を減らすことができる。
本発明によれば、パルス形状の変動により同期状態が変動した場合であっても、同期状態に応じてサンプルのタイミングと間隔を制御することができるため、適切な位置でパルス振幅をサンプルすることができる。
以下に、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１１は本発明の実施の形態１における同期装置の動作を示す図、図１は同期装置のブロック図である。図１１において、サンプル点１、２は同期装置における振幅のサンプル位置である。図中にパルス１、２及びサンプル位置が記載してあるが、パルス１は同期引き込み中のサンプル位置、パルス２は同期引き込み後の同期保持状態でのサンプル位置の一例を示したものである。
この例のように、同期引き込み時にサンプル点１、２の間隔（Δｔ１）を広くすることで、サンプル点がパルスの存在しないタイミング（パルスとパルスの間）ではなく、パルスが存在するタイミングでサンプルする確率を高めることができる。また、同期保持では間隔（Δｔ２）を狭くして、大きな振幅でサンプルを行なうように変更し、雑音による誤判定を防ぐように制御することで、短い時間での同期と精度の高い同期の両立が可能となる。
図１を用いて、この制御を行なう同期装置の構成例を説明する。入力信号１０１はサンプル手段１０２および１０３でそれぞれのタイミングでサンプルされ、位相誤差算出部１０４にそれぞれのサンプル値が入力される。
位相誤差算出部１０４では、サンプル手段１０２によるサンプル値とサンプル手段１０３によるサンプル値とから位相誤差を算出し、位相誤差量を同期状態判定部１０５と遅延量制御部１０６に出力する。同期状態判定部１０５は、位相誤差算出部１０４から出力された位相誤差量から、同期しているか否かを判定し、遅延量制御部１０６に同期状態を出力する。
遅延量制御部１０６は、位相誤差算出部１０４から出力される位相誤差量と同期状態判定部１０５とから出力される同期状態とから、可変遅延器１０７および１０８に現在設定している遅延量の増減を制御する。
可変遅延器１０７および１０８は、遅延制御部１０６から設定される遅延量に従って、クロック信号１０９を遅延させる。可変遅延器１０７および１０８によってタイミングを調整されたクロックによって、サンプル手段１０２および１０３は入力信号１０１をサンプルする。
図２は本発明の実施の形態１における動作例の説明図である。入力信号１０１をサンプル手段１０２でサンプルしたサンプル値（１）とサンプル手段１０３でサンプルしたサンプル値（２）との大小関係により、現在のクロック信号によるサンプルタイミングが進んでいるのか一致しているのか遅れているのかを位相誤差算出部１０４で判定する。
なお、サンプル値（１）とサンプル値（２）との差がほとんどない場合には、サンプルタイミングは一致している。また、サンプル値（１）よりサンプル値（２）が小さければサンプルタイミングは遅れている。更に、サンプル値（１）よりサンプル値（２）が大きければサンプルタイミングは進んでいる。
図３は可変遅延器１０８によるクロック信号の遅延量によって、入力信号１０１をサンプル手段１０２でサンプルしたサンプル値（１）と、サンプル手段１０３でサンプルしたサンプル値（２）との差の大きさが変化する様子を説明したものである。
入力信号１０１とサンプルタイミングが同期している場合、図３の（ａ）は、可変遅延器１０８による遅延量（Δｔ１，Δｔ２）に関係なく、サンプル値（１）とサンプル値（２）とは、ほぼ同じ値になる。
入力信号１０１よりサンプルタイミングが遅れている場合、図３の（ｂ）と図３の（ｃ）は、可変遅延器１０８による遅延量が大きい方（Δｔ１＞Δｔ２）が、サンプル値（１）とサンプル値（２）との差分が大きくなる。サンプルタイミングの誤差に対して、サンプル値の差分が大きくなるため、サンプルタイミングの誤差が少ない場合にも、サンプルタイミング誤差の算出および同期状態判定が容易になる。すなわち、サンプルタイミングの誤差が少ない場合、サンプルタイミング自体の差分は小さいため大小関係を誤って判定する可能性があるのに対し、サンプル値（１）とサンプル値（２）の差分は大きいため、差分の大きいサンプル値を用いれば、大小関係の誤判定を生じにくく、同期位置に対する進み・遅れの状態判定が容易になる。
また、サンプル値の差分が大きいため、ノイズ等による入力信号１０１の波形乱れに対しても、入力信号１０１に対してサンプルタイミングの誤差算出、同期状態の判定を誤る可能性を低くできる。このため、サンプルタイミングの誤差算出を誤るとサンプルタイミング誤差を大きくする制御を行なってしまうことが、回避できる。
サンプルタイミングの誤差算出、同期状態の判定を誤る可能性を低くできることで、初期同期時（同期引き込み時）にサンプルタイミング誤差を小さくする制御を行なえる可能性が高くなるため、短い時間で同期を確立することが可能となる。
以上の説明では図１に示すように複数のサンプル手段１０２、１０３を用いた例を示したが、一つのサンプル手段のみを用いてもよい。図１３に示すように、一つのパルスに対して複数のサンプル点でサンプルするとともに飛ばすサンプルタイミング（サンプルしない又はサンプルデータを判定に用いない）を用意し、サンプル点間隔の広い（Δt1）部分と狭い（Δt2）部分を設けるようにしても同様に実施可能である。
また、図１３では一つのパルスに対して複数のサンプル点がある場合について説明したが、同期引き込みや追従動作のように、全てのパルスのサンプルを必要としない場合には、複数のパルスにまたがってサンプルを行なう、アンダーサンプルを行なっても同様に実施可能である。
また、以上では図２に示すように、測定の都度、位相の進み、遅れを判定してサンプルタイミングを変更する場合についてのみ記載したが、所定回数測定した後に判定を行ってもよい。すなわち、例えば図１３に示す、サンプル点１〜６のように多くのサンプル点の測定をまず行い、まとめて判定処理を行なうようにしてもよい。図１３では、サンプル点３と６が他のサンプル点のサンプル値よりも大きいと判定される。そしてサンプル点３、６とパルス繰り返し周期を見比べることで、サンプル点３と６が、パルスに対して同一位相に対するサンプルであることが分かるため、ここを同期タイミングと判定することになる。
（実施の形態２）
実施の形態１においては、２つのサンプル手段１０２，１０３がサンプルを行なう間隔（Δｔ１，Δｔ２）を、同期状態に応じて変更する処理を行った。これに対して、実施の形態２においては、サンプル結果に基づく同期制御をテーブル化して高速な処理を行なう。
図４に同期装置のブロック図を示す。入力されたパルス信号２０１はタイミングの異なる２つのＡＤ変換器（サンプル手段）２０２，２０３でサンプルされ、これらのサンプル点振幅の大小関係をもとにクロック信号２０９の遅延量が決定され、可変遅延器２０７，２０８が制御される。この制御としては、サンプル点振幅の差分値をもとに該当するテーブルを参照し、遅延制御量を決定する。
図５に遅延量制御テーブルの例を示す。例えば、同図の左に示す引き込み時（高速）テーブルでは、入力値（サンプル点１とサンプル点２の振幅差）が大きい場合に、出力値（遅延制御量）が大きく設定されており、クロック信号を大きくずらすことにより、入力信号を高速に同期状態に引き込むことができる。一方、同図の右に示す引き込み後（低速）テーブルでは、入力値が大きい場合でも出力値が小さく設定されており、ノイズやジッタが大きい場合でも同期状態を維持することができる。
このように、同期状態に応じて異なるテーブルを使うことができ、図４に示す遅延量制御テーブル２２０として、例えば、引き込み判定テーブル、引き込み時テーブル、引き込み後テーブルなどの複数種類のテーブルを用いてもよい。遅延量制御テーブル２２０の切り替えはテーブルセレクタ２１８にて行なう。また、図中の波形テーブル２１６の判定結果（テーブル選定情報２１９）を遅延量制御用のテーブル選択のパラメータとしてもよい。
また、位相誤差算出部２０４は、位相誤差を算出するための参照テーブルを有することができる。また、同期状態判定部２０５は、同期状態を判定するための参照テーブルを有することができる。このように、位相誤差の算出、および同期状態の判定にテーブルを参照することにより、それぞれの処理を高速化することができる。
図６を参照して、波形テーブル２１６を用いることについて説明する。これまでの説明では、同期状態と２つのサンプル点（サンプル点１、２）の振幅値の差を元に、サンプル点間隔が設定されてきた。しかし、図６（ａ）に示すように、サンプル点１とサンプル点２の振幅差が同一であっても、波形の最大振幅に対してどの部分をサンプルしているかは考慮されていなかった。
例えば、点線の波形２に対し、黒丸のサンプル点であれば最大振幅の中間付近である。しかし、受信した波形が実線の波形１であれば、白丸のサンプル点となる。すなわち、最大振幅に対して、高めの振幅の場所を取り込んでいることになり、同様の振幅中間付近でのサンプルとするには間隔を広げ、斜線のサンプル点とする必要がある。
つまり、波形によって設定する遅延量は異なるため、異なるテーブルを参照する必要がある。そこで、ＡＤ変換器２０２，２０３の第１のサンプル情報２１２および第２のサンプル情報２１３と、遅延量制御テーブル２２０の遅延量制御情報２２３とを波形テーブル２１６に入力し、波形を推定することでテーブル選定に用いることとする。
図７に波形推定の一つの例を示す。同期回路では引き込み動作の際に、サンプル位置を調整していく。この際に、波形の複数の箇所の振幅をサンプルしている。振幅のサンプルと調整した遅延量とをともに用いることで、波形の推定を行なう。なお、各点の振幅をもとに波形の推定を行なう際には、予め準備した波形のテーブルとの相関をとり、最も近い波形を推定して、波形のテーブルを用いても良い。
図１２に波形推定部３０１（図４に示す波形テーブル２１６に相当）のブロック構成例を示す。波形推定部３０１は、波形推定を行なう機能を有しており、サンプル点１、２の振幅情報（第１のサンプル情報２１２、第２のサンプル情報２１３）と、遅延量制御情報２２３とをもとに波形を推定し、推定される波形を波形再生部３０５にて再生する。
この波形テーブル記憶部３０２にある波形情報との相関を相関器３０３で取ることで、波形テーブル記憶部３０２内の最も相関の高い波形を抽出し、受信しているパルスの波形を推定する。波形の特定は、波形特定部３０４にて相関の比較をすることで行なわれる。ここで得た波形情報を遅延量制御のテーブル選定に用いる。以上の構成とすることで、簡易な構成で短い時間での同期が可能な同期装置を実現できる。
特に、同期状態判定後に、同期引き込み時に取得したサンプル点１、２の振幅情報と、遅延量制御情報から同期状態の波形を推定し、図６（ｂ）に示すように、可変遅延器１０７、１０８への遅延量制御によりサンプル間隔をΔｔ１からΔｔ２へ狭め、同期ジッタを小さく抑えることが可能となる。
なお、以上の説明では波形推定に用いるサンプル数について記載していないが、全て、または、３点以上のサンプル数を用いても、２点を用いて波形の傾きから推定してもよい。
また、推定した波形情報から現状のサンプル位置と同期点でのサンプル位置の差を検出し、基準信号クロックの遅延量を制御する可変遅延器の遅延量調整量を変更しても良い。変更方法としては、同期点とのずれが大きければ調整量を大きく、ずれが小さければ調整量を小さくするようにしてもよい。これにより、ずれが大きい際には大まかにずれを制御して最適な同期点に早く近づき、ずれが小さくなってからは小さく制御することで同期ジッタを小さく抑えることが可能となる。
また、遅延量調整量と同様に、推定した波形情報から現状のサンプル位置と同期点でのサンプル位置との差を検出し、可変遅延器及び可変遅延を制御するためのパルスの数、つまりは平均化数を変更しても良い。
変更方法としては、同期点とのずれが大きければ平均化数を小さく、ずれが小さければ平均化数を大きくするようにしてもよい。これにより、ずれが大きい際には大まかにずれを制御して最適な同期点に早く近づき、ずれが小さくなってからは小さく制御することで同期ジッタを小さく抑えることが可能となる。
また、以上の説明ではサンプルした振幅値を用いて同期タイミングを合わせることのみ記載しているが、複数のサンプル値より上記手法で波形を推定することによって、受信信号の最大振幅を推定し、これを送受信制御に用いても良い。送受信制御としては、受信増幅器の利得制御（AGC制御）や、送信信号電力制御などがある。
また、以上の説明では参照テーブルの設定をいつ行なうかについては記載していないが、例えば工場出荷の段階で設定してあったり、受信するシーケンスに応じて変更したりしてもよい。また、受信信号の既知の部分を使って波形変形を推定し、これをもとにテーブルを変更したりしても良い。
本発明は、パルス形状の変動により同期状態が変動した場合であっても、同期状態に応じてサンプルのタイミングと間隔を制御することができるため、適切な位置でパルス振幅をサンプルすることができる効果を有し、入力された信号に対しデータサンプル手段から得た情報を基に信号可変遅延手段を制御しサンプルタイミング同期をするための同期装置等の無線装置として有用である。
本発明の実施の形態１にかかる同期装置の構成を示すブロック図 本発明の実施の形態１にかかる同期装置の動作例説明図 本発明の実施の形態１にかかる同期装置の動作例説明図 本発明の実施の形態２にかかる同期装置の構成を示すブロック図 本発明の実施の形態２にかかる同期装置が備えた参照用テーブルの一例を示す図 本発明の実施の形態２にかかる同期装置の動作例説明図 本発明の実施の形態２にかかる同期装置の波形推定動作例説明図 従来のクロックデータリカバリ回路の構成を示すブロック図 従来の同期装置の構成を示すブロック図 従来のパルス信号用同期装置の構成を示すブロック図 本発明の実施の形態１にかかる同期装置の動作例説明図 本発明の実施の形態２にかかる波形推定部（波形テーブル）の構成を示すブロック図 本発明の他の実施の形態にかかる同期装置の動作例説明図
符号の説明
１０１ 入力信号
１０２，１０３ サンプル手段
１０４，２０４ 位相誤差算出部
１０５，２０５ 同期状態判定部
１０６，２０６ 遅延量制御部
１０７，１０８，２０７，２０８ 可変遅延器
１０９ クロック信号
１１０，１１１ 遅延量制御
１１２，２２２ 遅延制御手段
２０１ パルス入力
２０２，２０３ ＡＤ変換器
２０９ １ＧＨｚクロック
２１０，２１１ 遅延量変更指示
２１２ 第１のサンプル情報
２１３ 第２のサンプル情報
２１４ 加算器
２１５ 位相誤差情報
２１６ 波形テーブル
２１７ 受信波形情報
２１８ テーブルセレクタ
２１９ テーブル選定情報
２２０ 遅延量制御テーブル
２２１ 同期状態情報
２２３ 遅延量制御情報
３０１ 波形推定部（波形テーブル）
３０２ 波形テーブル記憶部
３０３ 相関部
３０４ 波形特定部
３０５ 波形再生部
３０６ テーブル指定情報

Claims (17)

  1. 入力信号を複数の異なる間隔でサンプルするサンプル手段と、
    前記複数のサンプル間隔を変更する可変遅延器と、
    前記サンプル手段でサンプルされた複数のサンプル値の振幅差を用いて位相誤差を算出する位相誤差算出部と、
    前記位相誤差算出部で算出された位相誤差を用いて同期状態を判定する同期状態判定部と、
    前記位相誤差算出部で算出された位相誤差と、前記同期状態判定部で判定された同期状態に基づいて、前記可変遅延器の遅延量を変更する遅延量制御部と、
    を備える無線装置。
  2. 請求項１記載の無線装置であって、
    前記サンプル手段は、前記入力信号を、所定の間隔の第１と第２のサンプルタイミングでサンプルするものであり、
    前記遅延量制御部は、
    同期引き込み時に、前記第１と第２のサンプルタイミングとの少なくとも一方をずらし、
    同期追従時に、前記第１と第２のサンプルタイミングの間隔を狭める、
    無線装置。
  3. 請求項１記載の無線装置であって、
    前記サンプル手段は、
    前記入力信号を前記第１のサンプルタイミングでサンプルする第１のサンプル手段と、
    前記入力信号を前記第２のサンプルタイミングでサンプルする第２のサンプル手段と、
    を含み、
    前記可変遅延器は、
    前記遅延量制御部からの信号に応じて、クロック信号を遅延して前記第１のサンプルタイミングを生成する第１の可変遅延器と、
    前記遅延量制御部からの信号に応じて、前記第１のサンプルタイミングを遅延して前記第２のサンプルタイミングを生成する第２の可変遅延器と、
    を含む無線装置。
  4. 請求項１記載の無線装置であって、
    前記サンプル手段は、サンプル点を間引くことにより、所定の間隔の第１と第２のサンプルタイミングでサンプルするものである無線装置。
  5. 請求項３記載の無線装置であって、
    前記位相誤差算出部は、
    前記第１のサンプル手段でサンプルされた第１のサンプル値と、前記第２のサンプル手段でサンプルされた第２のサンプル値の振幅差を検出することにより位相誤差を算出し、
    前記遅延量制御部は、
    前記位相誤差算出部で算出された位相誤差と、前記同期状態判定部で判定された同期状態に基づいて、前記第１および第２の可変遅延器の遅延量を変更する、
    無線装置。
  6. 請求項４記載の無線装置であって、
    前記位相誤差算出部は、
    前記第１のサンプルタイミングでサンプルされた第１のサンプル値と、前記第２のサンプルタイミングでサンプルされた第２のサンプル値の振幅差を検出することにより位相誤差を算出し、
    前記遅延量制御部は、
    前記位相誤差算出部で算出された位相誤差と、前記同期状態判定部で判定された同期状態に基づいて、前記第１および第２のサンプルタイミングの少なくともいずれかを変更する、
    無線装置。
  7. 請求項５または６記載の無線装置であって、
    前記位相誤差算出部が、位相誤差を算出するために参照する第１のテーブルを有する無線装置。
  8. 請求項５または６記載の無線装置であって、
    前記同期状態判定部が、同期状態を判定するために参照する第２のテーブルを有する無線装置。
  9. 請求項５または６記載の無線装置であって、
    前記遅延量制御部が、遅延量を決定するために参照する第３のテーブルを有する無線装置。
  10. 請求項５または６記載の無線装置であって、
    前記遅延量制御部は、前記入力信号の波形に対応する複数の波形テーブルを有し、前記入力信号の波形を推定して前記入力信号の波形に対応する所定の波形テーブルを選択し、選択した波形テーブルを参照して前記第１と第２のサンプルタイミングを制御する無線装置。
  11. 請求項１０記載の無線装置であって、
    前記遅延量制御部は、同期追従時に、選択した波形テーブルを参照して前記第１と第２のサンプルタイミングの間隔を狭める無線装置。
  12. 請求項１０記載の無線装置であって、
    前記遅延量制御部は、前記第１と第２のサンプルタイミングで取得した振幅情報を推定のパラメータとする波形推定部を有する無線装置。
  13. 請求項１２記載の無線装置であって、
    前記波形推定部は、
    予め用意された波形情報を記憶する波形テーブル記憶部と、
    前記入力信号の振幅情報と時間情報をもとに推定用の波形を再生する波形再生部と、
    前記波形テーブル記憶部に記憶された波形情報と、前記波形再生部で再生した波形の相関をとる相関部と、
    前記相関部における相関結果をもとに波形を特定し、遅延量制御で参照するテーブルを指定するテーブル指定情報を出力する波形特定部と、
    から構成される無線装置。
  14. 請求項５記載の無線装置であって、
    前記遅延量制御部は、前記入力信号の波形に対応する複数の波形テーブルを有し、前記入力信号の波形を推定して前記入力信号の波形に対応する所定の波形テーブルを選択し、選択した波形テーブルを参照して前記第１と第２のサンプルタイミングを制御するものであり、
    さらに前記遅延量制御部は、前記第１と第２のサンプルタイミングで取得した振幅情報を推定のパラメータとする波形推定部を有し、
    前記波形推定部は、
    予め用意された波形情報を記憶する波形テーブル記憶部と、
    前記入力信号の振幅情報と時間情報をもとに推定用の波形を再生する波形再生部と、
    前記波形テーブル記憶部に記憶された波形情報と、前記波形再生部で再生した波形の相関をとる相関部と、
    前記相関部における相関結果をもとに波形を特定し、遅延量制御で参照するテーブルを指定するテーブル指定情報を出力する波形特定部と、
    から構成されるものであり、
    前記入力信号の時間情報は、前記クロック信号を前記第１および第２の可変遅延器で遅延させる際の遅延量である無線装置。
  15. 請求項１０記載の無線装置であって、
    前記波形特定部は、前記入力信号のシーケンスに応じて、選択するテーブルを変更する無線装置。
  16. 請求項５または６記載の無線装置であって、
    前記位相誤差算出部の出力結果に基づいて受信電力を算出する受信電力算出手段を備える無線装置。
  17. 請求項５または６記載の無線装置であって、
    前記位相誤差算出部は、所定回数サンプルされた前記第１と第２のサンプル値から位相誤差を算出するものであり、
    前記同期状態判定部は、前記位相誤差算出部が位相誤差を算出する毎に、同期状態を判定するものである無線装置。
JP2007245829A 2006-12-13 2007-09-21 無線装置 Expired - Fee Related JP4574658B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007245829A JP4574658B2 (ja) 2006-12-13 2007-09-21 無線装置
PCT/JP2007/068724 WO2008072405A1 (ja) 2006-12-13 2007-09-26 無線装置
US12/438,094 US8358727B2 (en) 2006-12-13 2007-09-26 Wireless apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006335737 2006-12-13
JP2007245829A JP4574658B2 (ja) 2006-12-13 2007-09-21 無線装置

Publications (2)

Publication Number Publication Date
JP2008172756A true JP2008172756A (ja) 2008-07-24
JP4574658B2 JP4574658B2 (ja) 2010-11-04

Family

ID=39700379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007245829A Expired - Fee Related JP4574658B2 (ja) 2006-12-13 2007-09-21 無線装置

Country Status (3)

Country Link
US (1) US8358727B2 (ja)
JP (1) JP4574658B2 (ja)
CN (1) CN101512954A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015027040A (ja) * 2013-07-29 2015-02-05 富士通株式会社 受信回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5880246B2 (ja) * 2012-04-19 2016-03-08 アイコム株式会社 アナログ信号再生装置およびアナログ信号再生方法
CN111158039B (zh) * 2020-01-02 2022-01-04 苏州瑞派宁科技有限公司 信号采样、重建方法及装置
CN112004186A (zh) * 2020-08-12 2020-11-27 中国计量大学 一种能够提高蓝牙aoa定位精度的系统
CN116974453B (zh) * 2023-09-25 2023-12-08 北京灵汐科技有限公司 信号处理方法、信号处理装置、信号处理器、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254622A (ja) * 1988-08-19 1990-02-23 Fujitsu Ltd タイミング再生回路
JP2003244026A (ja) * 2002-02-15 2003-08-29 Hitachi Kokusai Electric Inc 同期追従回路
WO2006112193A1 (ja) * 2005-03-31 2006-10-26 Matsushita Electric Industrial Co., Ltd. インパルス無線通信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1311033C (en) * 1988-03-19 1992-12-01 Shinji Ohta Circuit for obtaining accurate timing information received signal
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
US6559890B1 (en) * 1999-04-21 2003-05-06 Ascent Media Group, Inc. Methods and apparatus for correction of 2-3 field patterns
AU2000258822A1 (en) 2000-05-26 2001-12-11 Xtremespectrum, Inc. Ultra wide bandwidth spread-spectrum communications method and system
US7245638B2 (en) * 2000-07-21 2007-07-17 Broadcom Corporation Methods and systems for DSP-based receivers
JP2003101268A (ja) 2001-09-21 2003-04-04 Seiko Epson Corp 放熱部材を有する実装基板、及び、印刷装置
US6930524B2 (en) * 2001-10-09 2005-08-16 Micron Technology, Inc. Dual-phase delay-locked loop circuit and method
US8155236B1 (en) * 2002-06-21 2012-04-10 Netlogic Microsystems, Inc. Methods and apparatus for clock and data recovery using transmission lines
JP2006134501A (ja) 2004-11-08 2006-05-25 Sony Corp 位相同期装置及びデータ再生装置
JP4036868B2 (ja) * 2005-03-31 2008-01-23 日本テキサス・インスツルメンツ株式会社 遅延同期ループ回路
US7684944B2 (en) * 2006-10-17 2010-03-23 Advantest Corporation Calibration apparatus, calibration method, and testing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254622A (ja) * 1988-08-19 1990-02-23 Fujitsu Ltd タイミング再生回路
JP2003244026A (ja) * 2002-02-15 2003-08-29 Hitachi Kokusai Electric Inc 同期追従回路
WO2006112193A1 (ja) * 2005-03-31 2006-10-26 Matsushita Electric Industrial Co., Ltd. インパルス無線通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015027040A (ja) * 2013-07-29 2015-02-05 富士通株式会社 受信回路

Also Published As

Publication number Publication date
JP4574658B2 (ja) 2010-11-04
CN101512954A (zh) 2009-08-19
US20100239058A1 (en) 2010-09-23
US8358727B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
US5898665A (en) Coherent tracking apparatus and method for CDMA receiver
JP4979413B2 (ja) パルス無線受信装置
JP4574658B2 (ja) 無線装置
JP4626530B2 (ja) インパルス無線通信装置
US8131224B2 (en) Delay, gain and phase estimation for measurement receivers
JP2007027987A (ja) 無線受信装置
US20050084023A1 (en) Method for the frequency and time synchronization of an odm receiver
US8125258B2 (en) Phase synchronization device and phase synchronization method
JP4373469B2 (ja) ディジタル放送受信機及び同期検出方法
JP4316498B2 (ja) 無線周波数トラッキングおよび同期捕捉のための装置および方法
JP2002217880A (ja) クロック同期回路及びクロック同期方法
US8040990B2 (en) Method and apparatus for estimating sampling frequency offset, and sampling timing recovery loop including the apparatus
JP2001053672A (ja) 受信レベル測定方式
US20120020399A1 (en) Receiver circuit
WO2008072405A1 (ja) 無線装置
JP7283741B2 (ja) 受信機、受信方法、及び、受信処理プログラム
JP5761748B2 (ja) シンボル同期捕捉システム及びその方法
JP2003244026A (ja) 同期追従回路
KR101203721B1 (ko) 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법
JP2007124060A (ja) 相関ピーク検出回路及びその方法、それを用いた同期捕捉回路及びその方法、受信機
KR100768103B1 (ko) 직접 시퀀스 대역 확산 방식의 무선 피코셀 통신시스템에서의 샘플 타이밍 추적 장치 및 그 방법
JP3683092B2 (ja) 拡散信号に対する相関処理の同期追従回路
JP2009141634A (ja) 無線受信機
KR100871838B1 (ko) 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법
TWI452840B (zh) 對接收訊號進行延遲鎖定迴路操作之裝置與方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees