TWI452840B - 對接收訊號進行延遲鎖定迴路操作之裝置與方法 - Google Patents
對接收訊號進行延遲鎖定迴路操作之裝置與方法 Download PDFInfo
- Publication number
- TWI452840B TWI452840B TW100104754A TW100104754A TWI452840B TW I452840 B TWI452840 B TW I452840B TW 100104754 A TW100104754 A TW 100104754A TW 100104754 A TW100104754 A TW 100104754A TW I452840 B TWI452840 B TW I452840B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- spread spectrum
- sampling point
- spectrum code
- phase
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
Description
本發明係關於一種延遲鎖定迴路機制,尤指一種應用於展頻碼訊號之延遲鎖定迴路操作的裝置與方法。
傳統延遲鎖定迴路電路(delay-locked loop circuit,DLL circuit)應用於展頻碼系統時,理想上雖然可精確地預估出展頻碼訊號的相位延遲,然而,目前由於電路的限制或外在環境的影響,實作上並無法達到精確預估展頻碼訊號之相位延遲的目的。基於需進行延遲鎖定操作,無法精確預估相位延遲是傳統延遲鎖定迴路電路極大的缺陷。
因此,本發明的目的之一在於提供一種能夠對一接收的展頻碼訊號精確預估其相位延遲以進行延遲鎖定迴路操作的裝置與方法,以解決/克服前述的問題。
依據本發明所提供之實施例,其係揭露一種對一接收訊號進行延遲鎖定迴路操作的裝置,接收訊號係為一展頻碼訊號,該裝置包含有一展頻碼產生電路、一計算電路與一調校電路。展頻碼產生電路係用以依據一預估相位延遲及一相位間隔,產生複數個重製展頻碼訊號,其中該複數個重製展頻碼訊號係分別與該接收訊號相差不同的相位差。計算電路係耦接至展頻碼產生電路,用以接收該複數個重製展頻碼訊號與接收訊號,並依據接收訊號及該複數個重製展頻碼訊號,計算一展頻碼誤差統計訊號。調校電路係耦接至計算電路與展頻碼產生電路,並用以根據至少一重製展頻碼訊號之取樣點與訊號轉換時點之間的相位差以及展頻碼誤差統計訊號,調整預估相位延遲。
此外,本發明之實施例除了對多個重製展頻碼訊號進行積分並利用積分結果的計算值來回授調整預估的相位延遲外,另參考至少一重製展頻碼訊號之取樣點與訊號轉換時點(或稱為展頻碼訊號的一片碼轉換邊界(chip transition boundary))之間的相位差來微調預估的相位延遲,可達到更精確地估計該預估相位延遲的目的。
請參照第1圖,第1圖是本發明之一實施例對一接收訊號S_R進行延遲鎖定迴路操作的裝置100的示意圖。接收訊號S_R係為一展頻碼訊號,而裝置100包含有一展頻碼產生電路105、一計算電路110與一調校電路115,其中展頻碼產生電路105係用以依據一預估相位延遲及一相位間隔,產生複數個重製展頻碼訊號S_E、S_P、S_L,其中該複數個重製展頻碼訊號S_E、S_P、S_L係分別與該接收訊號S_R相差不同的相位差。計算電路110係耦接至展頻碼產生電路105並用以接收該複數個重製展頻碼訊號S_E、S_P、S_L與該接收訊號S_R,並依據該接收訊號S_R及該複數個重製展頻碼訊號S_E、S_P、S_L,計算一展頻碼誤差統計訊號S_error。調校電路115耦接至計算電路110與展頻碼產生電路105,並根據訊號S_E、S_P、S_L中的至少一重製展頻碼訊號的取樣點與訊號轉換時點之間的相位差以及展頻碼誤差統計訊號S_error,來調整該預估相位延遲,以降低計算電路110所產生之展頻碼誤差統計訊號的數值。如此反復操作,即可達到使預估相位延遲實質上調整至實際相位延遲的目的。
接收訊號S_R係以下述等式表示:S_R=c(t-τ)+n(t);其中c(t)是表示一展頻碼訊號,n(t)是環境外加的雜訊,τ是展頻碼的實際相位延遲。實作上,展頻碼產生電路105所產生之重製展頻碼訊號S_E、S_P、S_L的設計係利用下列等式表示之:
S_E=c_LO(t-+Δ)
S_P=c_LO(t-)
S_L=c_LO(t--Δ)
其中,訊號c_LO(t)係為展頻碼產生電路105於本地端所產生之展頻碼訊號,而係為預估的展頻碼相位延遲,Δ係為相位間隔,也就是說,重製的展頻碼訊號S_E、S_P、S_L係分別與接收訊號S_R相差不同的相位差,其中重製展頻碼訊號S_E、S_P的相位差具有Δ大小的相位間隔,而重製展頻碼訊號S_P、S_L的相位差亦具有Δ大小的相位間隔。
此外,計算電路110包含有多個乘法器1105a~1105c、一統計單元1110、一誤差計算單元1115及一迴路濾波器1120。該些重製展頻碼訊號S_E、S_P、S_L會分別輸入至乘法器1105a~1105c中,而乘法器1105a~1105c也分別接收該接收訊號S_R,以分別將接收訊號S_R以及重製展頻碼訊號S_E、S_P、S_L進行相乘,之後統計單元1110再對相乘後的訊號進行積分來產生不同的積分結果I_E、I_P、I_L,接著,誤差計算單元1115接收積分結果I_E、I_P、I_L並參考所接收的積分結果I_E、I_P、I_L來算出展頻碼誤差統計訊號S_error,實作上,展頻碼誤差統計訊號S_error例如可由來決定;然此並非本發明的限制。假設接收訊號S_R中的雜訊n(t)極小可忽略且展頻碼的頻率係可維持於一既定的展頻碼片率(chip rate),則訊號c_LO(t)可視為相等於訊號c(t),因此,該些積分結果I_E、I_P、I_L係可視為複數個自相關的函式:
如果預估的展頻碼相位延遲恰為實際相位延遲τ,則有如下的結果:
I_E=R(-τ-Δ)=R(-Δ)
I_P=R(-τ)=R(0)
I_L=R(-τ+Δ)=R(Δ)
依據自相關函式在理想上係為一左右對稱之函式的特性(亦即R(Δ)=R(-Δ)),此時積分結果I_E、I_L的值會相等,使得誤差計算單元1115所算出的展頻碼誤差統計訊號S_error(亦即)為零,展頻碼誤差統計訊號S_error在經過迴路濾波器1120的高頻雜訊濾除後,會被輸入至調校電路115中。雖然理想上自相關函式的特性會使展頻碼誤差統計訊號S_error為零,但實際上即便預估的展頻碼相位延遲恰為實際相位延遲,展頻碼誤差統計訊號S_error仍可能不為零,這是因為實作上展頻碼訊號係為一連串非連續(discrete)的二進位位元所組成,也就是說,展頻碼訊號並非是時間連續的訊號,而是經過取樣後時間上非連續的訊號,由於取樣的關係,不同的預估展頻碼相位延遲所分別得到的片碼取樣點的數值有可能會相同,因此而造成展頻碼自相關函式的不對稱性,進而導致即便預估展頻碼相位延遲恰為實際相位延遲,展頻碼誤差統計訊號S_error仍不為零。
請參照第2圖,第2圖是展頻碼訊號c(t)之片碼中的取樣點位置示意圖。如第2圖所示,201代表片碼的邊緣,也就是訊號轉換的邊緣,202表示展頻碼訊號c(t)中之片碼的原先取樣點位置,而203~205則表示不同的實際相位延遲造成展頻碼訊號c(t)取樣偏移的取樣點位置,原先取樣點位置202所表示的是展頻碼訊號c(t)中沒有相位延遲;而相位延遲所造成的取樣點位置203、204則因為相位延遲較短,取樣點位置係僅有微幅的偏移;而取樣點位置205則因為相位延遲較長,所以取樣點位置會有較大幅度的偏移,因此造成在計算前述積分結果I_E、I_P、I_L(多個取樣值的統計結果)所形成的展頻碼誤差統計訊號S_error時,可能發生即便預估展頻碼相位延遲恰為實際相位延遲τ,但展頻碼誤差統計訊號S_error實質上仍不為零的情況。
由於上述的訊號物理特性會造成展頻碼誤差統計訊號S_error有所偏差,惟恐影響到展頻碼產生電路105估計相位延遲的操作,除了根據展頻碼誤差統計訊號S_error來調整預估的相位延遲外,本實施例之調校電路115另參考前述訊號S_E、S_P、S_L中的至少一重製展頻碼訊號的取樣點與訊號轉換時點之間的相位差,來調整該預估相位延遲,在本實施例中,調校電路115係用以參考該些重製展頻碼訊號S_E、S_P、S_L中每一片碼之所有訊號轉換時點(亦即片碼轉換邊界)與相對應最近的取樣點之間的相位差,來調整重製展頻碼訊號S_E、S_P、S_L中的預估相位延遲。每一片碼之片碼邊緣分別有左/右兩邊的片碼轉換邊界,此兩邊的片碼轉換邊界可分別視為由一第一準位轉換至一第二準位的第一訊號轉換時點以及由第二準位轉換至第一準位的第二訊號轉換時點,例如,如第2圖所示之中間的片碼,第一準位係為低邏輯準位,第二準位係為高邏輯準位;然此例並非是本發明的限制,如以第2圖之右側片碼來說,第一準位係為高邏輯準位,第二準位則為低邏輯準位。換言之,重製展頻碼訊號S_E、S_P、S_L中所有訊號轉換時點可表示為包括由第一準位轉換至第二準位的複數個第一訊號轉換時點以及由第二準位轉換至第一準位的複數個第二訊號轉換時點。
實作上,調校電路115包含有一估計單元1150與一調整單元1155,對於重製展頻碼訊號S_E、S_P、S_L的每一片碼來說,估計單元1150係先偵測每一片碼之複數個取樣點中距離第一訊號轉換時點T1最近的一第一取樣點S1以及距離第二訊號轉換時點T2最近的一第二取樣點S2,並分別計算第一取樣點S1與第一取樣點S1所對應之第一訊號轉換時點T1之間的第一相位差d1,以及第二取樣點S2與第二取樣點S2所對應之第二訊號轉換時點T2之間的第二相位差d2,之後調整單元1155再參考第一、第二相位差d1與d2來調整或微調預估相位延遲。請參考第3圖,第3圖是第1圖所示之估計單元1150對一實施例中的一重製展頻碼訊號(例如訊號S_P)之片碼的取樣點進行相位差估計的操作示意圖。在此實施例中,如第3圖所示,對片碼305而言,所有取樣點中距離第一訊號轉換時點T1最近的取樣點係為S1,其相位差係為d1,而對片碼310而言,所有取樣點中距離第二訊號轉換時點T2最近的取樣點係為S2,其相位差係為d2,相位差d1、d2係表示出該片碼資料所能夠左/右相位位移而仍不會造成展頻碼自相關函式數值改變的最大相位位移量,對片碼資料來說,取樣點S1、S2與其相對應之片碼資料的中心位置有相同距離時,在有相位延遲下自相關函數數值改變的機率較小,因此,將相位差d1與d2相減之後再平均即是片碼資料中所有取樣點需要微調的相位位移量(亦即),至於微調的方向,則依相位差d1、d2的大小而定,例如,在本實施例中,若相位差d1大於相位差d2,則表示相位位移量為片碼資料所能夠向左相位位移而仍不會造成展頻碼自相關函式數值改變的位移量,因此,相位微調係將片碼資料的相位往左位移,反之,若相位差d1小於相位差d2,則表示相位位移量為片碼資料所能夠向右相位位移而仍不會造成展頻碼自相關函式數值改變的位移量,因此,相位微調係將片碼資料的相位往右位移。為使所有重製展頻碼訊號S_E、S_P、S_L的多個片碼在有相位延遲下使自相關函數數值改變的機率皆較小,估計單元1150係從重製展頻碼訊號S_E、S_P、S_L的多個片碼之所有第一相位差選取出一最小的相位差作為d1,並從多個片碼之所有第二相位差選取出一最小的相位差作為d2,再將相位差d1與d2相減來計算差量並對差量進行平均,以作為所有片碼中的取樣點需要微調的目標調整量;換言之,估計單元1150係分別偵測複數個重製展頻碼訊號S_E、S_P、S_L的複數個取樣點中距離複數個第一訊號轉換時點最近之一第一取樣點以及距離複數個第二訊號轉換時點最近之一第二取樣點,並分別計算第一取樣點與第一取樣點所對應之第一訊號轉換時點之間的第一相位差,以及第二取樣點與第二取樣點所對應之第二訊號轉換時點之間的第二相位差。接著,調整單元1155則參考依據相位差d1、d2所算出之目標調整量來微調重製展頻碼訊號S_E、S_P、S_L的相位,以達到調整重製展頻碼訊號S_E、S_P、S_L之所有片碼的取樣點的相位;相位微調的位移方向操作則如前所述。此外,需注意的是,上述取樣點S1、S2不一定發生在不同的片碼305與310上,亦有可能為存在於相同片碼上,因此取樣點S1、S2並非本發明的限制。
再者,在一實施例中,為了減輕估計操作的計算量,估計單元1150亦可僅對一重製展頻碼訊號(S_E、S_P或S_L的其中之一)的多個取樣點進行前述的取樣點偵測以及相位差的估計;在另一實施例中,或者也可僅對該些重製展頻碼訊號S_E、S_P與S_L的部分取樣點進行前述的取樣點偵測以及相位差的估計;在另一實施例中,又或者估計單元1150也可僅對一重製展頻碼訊號(S_E、S_P或S_L的其中之一)的部分取樣點進行前述的取樣點偵測以及相位差的估計;此外,在另一實施例中,估計單元1150也可藉由僅偵測最靠近一片碼之一片碼邊緣的一取樣點來估計一相位差,而不需偵測同一片碼的兩片碼邊緣之取樣點來估計兩相位差,而調整單元1155也可只需參考一相位差即可適度地調整預估相位延遲;在另一實施例中,估計單元1150產生相位差的操作也可參考較近於片碼邊緣的取樣點來產生之,並非必然需要參考最近於該片碼邊緣的取樣點才可實現。由於以上實施例及相關的設計變化皆有助於微調重製展頻碼訊號S_E、S_P、S_L的相位(亦即微調預估相位延遲),因此上述實施例的變化皆符合本發明的精神。
再者,雖然前述實施例的展頻碼訊號係以方波波形來表示之,然而,實作上利用三角波波形來表示展頻碼訊號可減輕前述計算積分結果I_E、I_P與I_L因取樣誤差而產生的計算誤差,這是因為方波波形之訊號轉換的上升邊緣與下降邊緣係過於陡峭,取樣點若因相位延遲而跨越訊號轉換的邊界,所產生的取樣誤差易因積分操作而累積,然而,若實作上利用三角波波形或其他訊號轉換邊緣較平緩的波形來取代方波波形,則取樣點因相位延遲而跨越訊號轉換之邊界所產生的取樣誤差係不易因積分操作而累積,有助於展頻碼產生電路105產生較精確的預估展頻碼相位延遲。請參照第4A圖與第4B圖,第4A~4B圖分別是展頻碼訊號使用方波與三角波時經前述目標調整量微調相位延遲後第1圖所示之統計單元1110所輸出之積分結果I_E、I_P或I_L的自相關函式示意圖。如第4A圖所示,當展頻碼訊號使用方波時,若經前述目標調整量調整後之預估相位延遲與實際相位延遲τ之間的相位差ψ是零,則自相關函式的值會是1,若相位差ψ不為零,則自相關函式的值會是階梯狀的變化,如此將增加估計該預估相位延遲之操作的難度,然而,當展頻碼訊號使用三角波時(如第4B圖所示),若相位差ψ不為零,則自相關函式的值並不會是階梯狀的變化,因此可更精確地進行估計該預估相位延遲的操作。
此外,請參照第5A~5B圖,第5A圖為展頻碼訊號使用方波時未經前述目標調整量微調相位延遲之展頻碼誤差統計訊號的波形示意圖,而第5B圖為展頻碼訊號使用三角波時經由前述目標調整量微調相位延遲後之展頻碼誤差統計訊號的波形示意圖。如第5A圖所示,當展頻碼訊號使用方波時,若預估相位延遲與實際相位延遲τ之間的相位差ψ是零,則展頻碼誤差統計訊號S_error()會近似於零而不是零,然而,如第5B圖所示,當展頻碼訊號使用三角波時,若經由前述目標調整量微調相位延遲後之預估相位延遲與實際相位延遲τ之間的相位差ψ是零,則展頻碼誤差統計訊號S_error()的數值實質上會是零,此外,當展頻碼訊號使用三角波時,展頻碼誤差統計訊號S_error之數值所形成的曲線較為平滑,有助於更精確地微調預估相位延遲,以使預估相位延遲更近於實際相位延遲τ或實質上相等。
以上所述僅為本發明之實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100...展頻碼訊號之延遲鎖定迴路操作的裝置
105...展頻碼產生電路
110...計算電路
115...調校電路
201...片碼邊緣
202~205...取樣點位置
305、310...片碼
1105a~1105c...乘法器
1110...統計單元
1115...誤差計算單元
1120...迴路濾波器
1150...估計單元
1155...調整單元
第1圖為本發明之實施例對接收訊號S_R進行延遲鎖定迴路操作之裝置的示意圖。
第2圖為展頻碼訊號c(t)之片碼中的取樣點位置示意圖。
第3圖為第1圖所示之估計單元對一重製展頻碼訊號之片碼的取樣點進行相位差估計的操作示意圖。
第4A~4B圖為展頻碼訊號使用方波與三角波時第1圖所示之統計單元所輸出之積分結果I_E、I_P或I_L的自相關函式示意圖。
第5A圖為展頻碼訊號使用方波時未經前述目標調整量微調相位延遲之展頻碼誤差統計訊號S_error的波形示意圖。
第5B圖為展頻碼訊號使用三角波時經由前述目標調整量微調相位延遲後之展頻碼誤差統計訊號S_error的波形示意圖。
100...展頻碼訊號之延遲鎖定迴路操作的裝置
105...展頻碼產生電路
110...計算電路
115...調校電路
1105a~1105c...乘法器
1110...統計單元
1115...誤差計算單元
1120...迴路濾波器
1150...估計單元
1155...調整單元
Claims (10)
- 一種對一接收訊號進行延遲鎖定迴路操作的裝置,該接收訊號係一展頻碼訊號,以及該裝置包含有:一展頻碼產生電路,用以依據一預估相位延遲及一相位間隔,產生複數個重製展頻碼訊號,其中該複數個重製展頻碼訊號係分別與該接收訊號相差不同的相位差;一計算電路,耦接至該展頻碼產生電路,用以接收該複數個重製展頻碼訊號與該接收訊號,並依據該接收訊號及該複數個重製展頻碼訊號,計算一展頻碼誤差統計訊號;以及一調校電路,耦接至該計算電路與該展頻碼產生電路,用以根據至少一重製展頻碼訊號之取樣點與訊號轉換時點之間的相位差以及該展頻碼誤差統計訊號,調整該預估相位延遲。
- 如申請專利範圍第1項所述之裝置,其中該調校電路包含有:一估計單元,用來偵測該複數個重製展頻碼訊號之複數個取樣點中距離相對應之複數個訊號轉換時點較近之至少一取樣點,以及估計該至少一取樣點與該至少一取樣點所對應之訊號轉換時點之間的至少一相位差;以及一調整單元,耦接至該估計單元,用來依據該至少一相位差以及該展頻碼誤差統計訊號調整該預估相位延遲。
- 如申請專利範圍第2項所述之裝置,其中該複數個訊號轉換時點包括由一第一準位轉換至一第二準位的複數個第一訊號轉換時點以及由該第二準位轉換至該第一準位的複數個第二訊號轉換時點;該估計單元係分別偵測該複數個取樣點中距離該複數個第一訊號轉換時點較近之一第一取樣點以及距離該複數個第二訊號轉換時點較近之一第二取樣點,並分別估計該第一取樣點與該第一取樣點所對應之一第一訊號轉換時點之間的一第一相位差,以及該第二取樣點與該第二取樣點所對應之一第二訊號轉換時點之間的一第二相位差;以及該調整單元係參考該第一、第二相位差,調整該預估相位延遲。
- 如申請專利範圍第3項所述之裝置,其中該調整單元係計算該第一、第二相位差的一差量來計算出一目標調整量,並根據該目標調整量來調整該預估相位延遲。
- 如申請專利範圍第1項所述之裝置,其中該複數個重製展頻碼訊號係為三角波訊號。
- 一種對一接收訊號進行延遲鎖定迴路操作的方法,該接收訊號係一展頻碼訊號,以及該方法包含有:依據一預估相位延遲及一相位間隔,產生複數個重製展頻碼訊號,其中該複數個重製展頻碼訊號係分別與該接收訊號相差不同的相位差;接收該複數個重製展頻碼訊號與該接收訊號,並依據該接收訊號及該複數個重製展頻碼訊號,計算一展頻碼誤差統計訊號;以及根據至少一重製展頻碼訊號之取樣點與訊號轉換時點之間的相位差以及該展頻碼誤差統計訊號,調整該預估相位延遲。
- 如申請專利範圍第6項所述之方法,其中調整該預估相位延遲之步驟包含有:偵測該複數個重製展頻碼訊號之複數個取樣點中距離相對應之複數個訊號轉換時點較近之至少一取樣點;估計該至少一取樣點與該至少一取樣點所對應之訊號轉換時點之間的至少一相位差;以及依據該至少一相位差調整該預估相位延遲。
- 如申請專利範圍第7項所述之方法,其中該複數個訊號轉換時點包括由一第一準位轉換至一第二準位的複數個第一訊號轉換時點以及由該第二準位轉換至該第一準位的複數個第二訊號轉換時點;偵測該至少一取樣點之步驟包含有:分別偵測該複數個取樣點中距離該複數個第一訊號轉換時點較近之一第一取樣點以及距離該複數個第二訊號轉換時點較近之一第二取樣點;估計該至少一相位差之步驟包含有:分別估計該第一取樣點與該第一取樣點所對應之一第一訊號轉換時點之間的一第一相位差,以及該第二取樣點與該第二取樣點所對應之一第二訊號轉換時點之間的一第二相位差;以及調整該預估相位延遲之步驟包含有:參考該第一、第二相位差,調整該預估相位延遲。
- 如申請專利範圍第8項所述之方法,其中參考該第一、第二相位差來調整該預估相位延遲之步驟包含有:計算該第一、第二相位差的一差量來計算出一目標調整量,並根據該目標調整量來調整該預估相位延遲。
- 如申請專利範圍第6項所述之方法,另包含有:參考一三角波訊號來實作該複數個重製展頻碼訊號。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31139910P | 2010-03-08 | 2010-03-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201141070A TW201141070A (en) | 2011-11-16 |
TWI452840B true TWI452840B (zh) | 2014-09-11 |
Family
ID=44531321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100104754A TWI452840B (zh) | 2010-03-08 | 2011-02-14 | 對接收訊號進行延遲鎖定迴路操作之裝置與方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8565288B2 (zh) |
TW (1) | TWI452840B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6580750B2 (en) * | 1998-10-05 | 2003-06-17 | Systemonic Ag | Process for receiving spread-spectrum signals |
US6901106B1 (en) * | 1999-10-19 | 2005-05-31 | Industrial Technology Research Institute | Delay lock code tracking loop employing multiple timing references |
US7372892B2 (en) * | 2002-04-29 | 2008-05-13 | Interdigital Technology Corporation | Simple and robust digital code tracking loop for wireless communication systems |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2858561B2 (ja) * | 1996-05-30 | 1999-02-17 | 日本電気株式会社 | デジタルdll回路 |
DE19748885C2 (de) * | 1997-11-05 | 2001-11-29 | Ericsson Telefon Ab L M | Phasenregelschleife mit Verbesserungen des Phasen-Jitters, MTIEs, der Folgegeschwindigkeit und der Einrastgeschwindigkeit |
JP4373267B2 (ja) * | 2003-07-09 | 2009-11-25 | 株式会社ルネサステクノロジ | スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置 |
KR101035532B1 (ko) * | 2007-02-26 | 2011-05-23 | 도요타 지도샤(주) | 이동-유닛 측위 디바이스 |
-
2011
- 2011-02-14 TW TW100104754A patent/TWI452840B/zh active
- 2011-03-06 US US13/041,419 patent/US8565288B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6580750B2 (en) * | 1998-10-05 | 2003-06-17 | Systemonic Ag | Process for receiving spread-spectrum signals |
US6901106B1 (en) * | 1999-10-19 | 2005-05-31 | Industrial Technology Research Institute | Delay lock code tracking loop employing multiple timing references |
US7372892B2 (en) * | 2002-04-29 | 2008-05-13 | Interdigital Technology Corporation | Simple and robust digital code tracking loop for wireless communication systems |
Non-Patent Citations (4)
Title |
---|
De Gaudenzi, R.; Elia, C.; Viola, R., "Bandlimited quasi-synchronous CDMA: a novel satellite access technique for mobile and personal communication systems," Selected Areas in Communications, IEEE Journal on , vol.10, no.2, pp.328,343, Feb 1992 * |
Landolsi, M. A., "Minimisation of timing jitter in CDMA code tracking," Electronics Letters , vol.40, no.21, pp.1352,1353, 14 Oct. 2004 * |
Latva-aho, M.; Vallstrom, J., "Quasi-coherent delay-locked loops for fading channels," Spread Spectrum Techniques and Applications Proceedings, 1996., IEEE 4th International Symposium on , vol.1, no., pp.455,459 vol.1, 22-25 Sep 1996 * |
Lohan, E.S.; Hamila, R.; Lakhzouri, A.; Renfors, M., "Highly efficient techniques for mitigating the effects of multipath propagation in DS-CDMA delay estimation," Wireless Communications, IEEE Transactions on , vol.4, no.1, pp.149,162, Jan. 2005 * |
Also Published As
Publication number | Publication date |
---|---|
US20110216812A1 (en) | 2011-09-08 |
TW201141070A (en) | 2011-11-16 |
US8565288B2 (en) | 2013-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6032080B2 (ja) | 受信回路及び受信回路の制御方法 | |
TW200950368A (en) | Code tracking loop with automatic power normalization | |
US7330138B2 (en) | Asynchronous sample rate correction by time domain interpolation | |
US20100283525A1 (en) | Phase control device and data communication system using it | |
US10917103B2 (en) | Analog-to-digital converter device and method for calibrating clock skew | |
US8131224B2 (en) | Delay, gain and phase estimation for measurement receivers | |
JP2007147619A (ja) | 測定方法 | |
US20180224885A1 (en) | Clock generating circuit, serial-parallel conversion circuit, and information processing device | |
US8358727B2 (en) | Wireless apparatus | |
TWI452840B (zh) | 對接收訊號進行延遲鎖定迴路操作之裝置與方法 | |
US8571134B2 (en) | Polar transmitter | |
JP2006254440A (ja) | 線形位相誤差検出に関する方法及び装置 | |
US20090074127A1 (en) | Phase locking method and apparatus | |
US20180313895A1 (en) | Jitter measurement circuit and jitter measurement system | |
JP2008312207A (ja) | 通信システム、受信器、及び適応等化器 | |
JP2002305504A (ja) | 相関検出装置および相関検出方法 | |
US7912117B2 (en) | Transport delay and jitter measurements | |
KR20200041664A (ko) | 클락 신호의 주파수 및 위상을 감지하는 집적 회로 및 이를 포함하는 클락 및 데이터 복원 회로 | |
US8942280B1 (en) | Method and apparatus for timing jitter measurement | |
CN102694545B (zh) | 对接收信号进行延迟锁定回路操作的装置与方法 | |
TW201707383A (zh) | 時脈與資料回復電路及時脈與資料回復方法 | |
KR101579678B1 (ko) | 시간 디지털 변환기 및 그의 제어 방법 | |
US20100195464A1 (en) | Integrated circuit, optical disc system and tracking error signal generation method | |
KR100768103B1 (ko) | 직접 시퀀스 대역 확산 방식의 무선 피코셀 통신시스템에서의 샘플 타이밍 추적 장치 및 그 방법 | |
US9698971B2 (en) | Digital filter circuit, reception circuit, and semiconductor integrated circuit |