CN102694545B - 对接收信号进行延迟锁定回路操作的装置与方法 - Google Patents
对接收信号进行延迟锁定回路操作的装置与方法 Download PDFInfo
- Publication number
- CN102694545B CN102694545B CN201110072668.3A CN201110072668A CN102694545B CN 102694545 B CN102694545 B CN 102694545B CN 201110072668 A CN201110072668 A CN 201110072668A CN 102694545 B CN102694545 B CN 102694545B
- Authority
- CN
- China
- Prior art keywords
- signal
- spreading codes
- sampling point
- phase
- signal conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供了一种对接收信号进行延迟锁定回路操作的装置和方法,并可改善由于取样所造成的自相关函数的不对称性。该接收信号为一展频码信号,该方法包含:根据预估相位延迟和相位间隔,产生多个复制展频码信号,其中,该多个复制展频码信号分别与该接收信号相差不同的相位差;依据该接收信号和多个复制展频码信号,计算一展频码误差统计信号;以及根据至少一复制展频码信号的取样点与信号转换时点之间的相位差以及该展频码误差统计信号,调整该预估相位延迟。
Description
技术领域
本发明涉及一种延迟锁定回路机制,尤指一种应用于展频码信号的延迟锁定回路操作的装置与方法。
背景技术
传统的延迟锁定回路电路(delay-locked loop circuit,DLL circuit)应用于展频码系统时,理想上虽然可精确地预估出展频码信号的相位延迟,然而,目前由于电路的限制或外在环境的影响,实际上并无法达到精确预估展频码信号的相位延迟的目的。基于需进行延迟锁定操作,无法精确地预估相位延迟是传统的延迟锁定回路电路极大的缺陷。
发明内容
因此,本发明的目的之一在于提供一种能够对一接收的展频码信号精确预估其相位延迟以进行延迟锁定回路操作的装置与方法,以解决/克服前述的问题。
依据本发明所提供的实施例,其披露了一种对一接收信号进行延迟锁定回路操作的装置,接收信号为一展频码信号,该装置包含有一展频码产生电路、一计算电路和一调校电路。展频码产生电路用以依据一预估相位延迟及一相位间隔,产生多个复制展频码信号,其中,该多个复制展频码信号分别与该接收信号相差不同的相位差。计算电路耦接至展频码产生电路,用以接收该多个复制展频码信号与接收信号,并依据接收信号及该多个复制展频码信号,计算一展频码误差统计信号。调校电路耦接至计算电路与展频码产生电路,并用以根据至少一复制展频码信号的取样点与信号转换时点之间的相位差以及展频码误差统计信号,调整预估相位延迟。
此外,本发明的实施例除了对多个复制展频码信号进行积分并利用积分结果的计算值来反馈调整预估的相位延迟外,还参考至少一复制展频码信号的取样点与信号转换时点(或称为展频码信号的一片码转换边界(chiptransition boundary))之间的相位差来微调预估的相位延迟,可达到更精确地估计该预估相位延迟的目的。
附图说明
图1为本发明的实施例对接收信号S_R进行延迟锁定回路操作的装置的示意图。
图2为展频码信号c(t)的片码中的取样点位置示意图。
图3为图1中所示的估计单元对一复制展频码信号的片码的取样点进行相位差估计的操作示意图。
图4A和图4B为展频码信号使用方波与三角波时图1中所示的统计单元所输出的积分结果I_E、I_P或I_L的自相关函数示意图。
图5A为展频码信号使用方波时未经前述目标调整量微调相位延迟的展频码误差统计信号S_error的波形示意图。
图5B为展频码信号使用三角波时经由前述目标调整量微调相位延迟后的展频码误差统计信号S_error的波形示意图。
主要元件符号说明
100 展频码信号的延迟锁定回路操作的装置
105 展频码产生电路 110 计算电路
115 调校电路 201 片码边缘
202~205 取样点位置 305、310 片码
1105a~1105c 乘法器 1110 统计单元
1115 误差计算单元 1120 回路滤波器
1150 估计单元 1155 调整单元
具体实施方式
请参照图1,图1是本发明的一实施例对一接收信号S_R进行延迟锁定回路操作的装置100的示意图。接收信号S_R为一展频码信号,而装置100包含有一展频码产生电路105、一计算电路110与一调校电路115,其中,展频码产生电路105用以依据一预估相位延迟及一相位间隔,产生多个复制展频码信号S_E、S_P、S_L,其中,该多个复制展频码信号S_E、S_P、S_L分别与该接收信号S_R相差不同的相位差。计算电路110耦接至展频码产生电路105并用以接收该多个复制展频码信号S_E、S_P、S_L与该接收信号S_R,并依据该接收信号S_R及该多个复制展频码信号S_E、S_P、S_L,计算一展频码误差统计信号S_error。调校电路115耦接至计算电路110与展频码产生电路105,并根据信号S_E、S_P、S_L中的至少一复制展频码信号的取样点与信号转换时点之间的相位差以及展频码误差统计信号S_error,来调整该预估相位延迟,以降低计算电路110所产生的展频码误差统计信号的数值。如此反复操作,即可达到使预估相位延迟实质上调整至实际相位延迟的目的。
接收信号S_R由下述等式表示:S_R=c(t-τ)+n(t);其中,c(t)表示一展频码信号,n(t)为环境外加的噪声,τ为展频码的实际相位延迟。实际上,展频码产生电路105所产生的复制展频码信号S_E、S_P、S_L的设计是利用下列等式来表示的:
其中,信号c_LO(t)为展频码产生电路105在本地端所产生的展频码信号,而为预估的展频码相位延迟,Δ为相位间隔,也就是说,复制展频码信号S_E、S_P、S_L分别与接收信号S_R相差不同的相位差,其中,复制展频码信号S_E、S_P的相位差具有Δ大小的相位间隔,而复制展频码信号S_P、S_L的相位差也具有Δ大小的相位间隔。
此外,计算电路110包含有多个乘法器1105a至1105c、一统计单元1110、一误差计算单元1115及一回路滤波器1120。这些复制展频码信号S_E、S_P、S_L会分别输入至乘法器1105a至1105c中,而乘法器1105a至1105c也分别接收该接收信号S_R,以分别将接收信号S_R和复制展频码信号S_E、S_P、S_L进行相乘,之后,统计单元1110再对相乘后的信号进行积分来产生不同的积分结果I_E、I_P、I_L,接着,误差计算单元1115接收积分结果I_E、I_P、I_L并参考所接收的积分结果I_E、I_P、I_L来计算出展频码误差统计信号S_error,实际上,展频码误差统计信号S_error例如可由来决定;然而,这并非本发明的限制。假设接收信号S_R中的噪声n(t)极小以致于可忽略且展频码的频率可维持在一既定的展频码片率(chip rate),则信号c_LO(t)可视为等于信号c(t),因此,这些积分结果I_E、I_P、I_L可视为多个自相关的函数:
如果预估的展频码相位延迟恰为实际相位延迟τ,则有如下的结果:
依据自相关函数在理想上为一左右对称的函数的特性(也即R(Δ)=R(-Δ)),此时积分结果I_E、I_L的值会相等,使得误差计算单元1115所算出的展频码误差统计信号S_error(也即)为零,展频码误差统计信号S_error在经过回路滤波器1120的高频噪声滤除后,会被输入至调校电路115中。虽然理想上自相关函数的特性会使展频码误差统计信号S_error为零,但实际上即便预估的展频码相位延迟恰为实际相位延迟τ,展频码误差统计信号S_error仍可能不为零,这是因为实际上展频码信号由一连串非连续(discrete)的二进制位所组成,也就是说,展频码信号并非是时间连续的信号,而是经过取样后在时间上非连续的信号,由于取样的关系,不同的预估展频码相位延迟所分别得到的片码取样点的数值有可能会相同,因此而造成展频码自相关函数的不对称性,进而导致即便预估展频码相位延迟恰为实际相位延迟τ,展频码误差统计信号S_error也仍不为零。
请参照图2,图2是展频码信号c(t)的片码中的取样点位置示意图。如图2所示,201代表片码的边缘,也就是信号转换的边缘,202表示展频码信号c(t)中的片码的原先取样点位置,而203至205则表示不同的实际相位延迟造成展频码信号c(t)取样偏移的取样点位置,原先取样点位置202所表示的是展频码信号c(t)中没有相位延迟;而相位延迟所造成的取样点位置203、204则因为相位延迟较短,取样点位置系仅有微幅的偏移;而取样点位置205则因为相位延迟较长,所以取样点位置会有较大幅度的偏移,因此造成在计算前述积分结果I_E、I_P、I_L(多个取样值的统计结果)所形成的展频码误差统计信号S_error时,可能发生即便预估展频码相位延迟恰为实际相位延迟τ,但展频码误差统计信号S_error实质上仍不为零的情况。
由于上述的信号物理特性会造成展频码误差统计信号S_error有所偏差,所以担心影响到展频码产生电路105估计相位延迟的操作,除了根据展频码误差统计信号S_error来调整预估的相位延迟外,本实施例的调校电路115还参考前述信号S_E、S_P、S_L中的至少一复制展频码信号的取样点与信号转换时点之间的相位差,来调整该预估相位延迟在本实施例中,调校电路115用以参考这些复制展频码信号S_E、S_P、S_L中每一片码的所有信号转换时点(也即片码转换边界)与相对应最近的取样点之间的相位差,来调整复制展频码信号S_E、S_P、S_L中的预估相位延迟每一片码的片码边缘分别有左/右两边的片码转换边界,这两边的片码转换边界可分别视为由一第一电平转换至一第二电平的第一信号转换时点以及由第二电平转换至第一电平的第二信号转换时点,例如,如图2所示的中间的片码,第一电平为低逻辑电平,第二电平为高逻辑电平;然而该例子并非是本发明的限制,如以图2的右侧片码来说,第一电平为高逻辑电平,第二电平则为低逻辑电平。换言之,复制展频码信号S_E、S_P、S_L中的所有信号转换时点可表示为包括由第一电平转换至第二电平的多个第一信号转换时点以及由第二电平转换至第一电平的多个第二信号转换时点。
实际上,调校电路115包含有一估计单元1150与一调整单元1155,对于复制展频码信号S_E、S_P、S_L的每一片码来说,估计单元1150先侦测每一片码的多个取样点中距离第一信号转换时点T1最近的一第一取样点S1以及距离第二信号转换时点T2最近的一第二取样点S2,并分别计算第一取样点S1与第一取样点S1所对应的第一信号转换时点T1之间的第一相位差d1,以及第二取样点S2与第二取样点S2所对应的第二信号转换时点T2之间的第二相位差d2,之后,调整单元1155再参考第一相位差d1、第二相位差d2来调整或微调预估相位延迟请参考图3,图3是图1所示的估计单元1150对一实施例中的一复制展频码信号(例如信号S_P)的片码的取样点进行相位差估计的操作示意图。在该实施例中,如图3所示,对片码305而言,所有取样点中距离第一信号转换时点T1最近的取样点为S1,其相位差为d1,而对片码310而言,所有取样点中距离第二信号转换时点T2最近的取样点为S2,其相位差为d2,相位差d1、d2表示出该片码数据所能够左/右相位位移而仍不会造成展频码自相关函数数值改变的最大相位位移量,对片码数据来说,取样点S1、S2与其相对应的片码数据的中心位置具有相同距离时,在有相位延迟下自相关函数数值改变的机率较小,因此,将相位差d1与d2相减之后再平均即是片码数据中所有取样点需要微调的相位位移量(也即),至于微调的方向,则依相位差d1、d2的大小而定,例如,在本实施例中,若相位差d1大于相位差d2,则表示相位位移量为片码数据能够向左相位位移而仍不会造成展频码自相关函数数值改变的位移量,因此,相位微调将片码数据的相位向左位移,反之,若相位差d1小于相位差d2,则表示相位位移量为片码数据所能够向右相位位移而仍不会造成展频码自相关函数数值改变的位移量,因此,相位微调将片码数据的相位向右位移。为使所有的复制展频码信号S_E、S_P、S_L的多个片码在有相位延迟下使自相关函数数值改变的机率都较小,估计单元1150从复制展频码信号S_E、S_P、S_L的多个片码的所有第一相位差选取出一最小的相位差作为d1,并从多个片码的所有第二相位差选取出一最小的相位差作为d2,再将相位差d1与d2相减来计算差量并对差量进行平均,以作为所有片码中的取样点需要微调的目标调整量;换言之,估计单元1150分别侦测多个复制展频码信号S_E、S_P、S_L的多个取样点中距离多个第一信号转换时点最近的一第一取样点以及距离多个第二信号转换时点最近的一第二取样点,并分别计算第一取样点与该第一取样点所对应的第一信号转换时点之间的第一相位差,以及第二取样点与第二取样点所对应的第二信号转换时点之间的第二相位差。接着,调整单元1155则参考依据相位差d1、d2所算出的目标调整量来微调复制展频码信号S_E、S_P、S_L的相位,以达到调整复制展频码信号S_E、S_P、S_L的所有片码的取样点的相位;相位微调的位移方向操作则如前所述。此外,需注意的是,上述取样点S1、S2不一定发生在不同的片码305与310上,也有可能为存在于相同片码上,因此取样点S1、S2并非本发明的限制。
再者,在一实施例中,为了减轻估计操作的计算量,估计单元1150也可仅对一复制展频码信号(S_E、S_P或S_L的其中之一)的多个取样点进行前述的取样点侦测以及相位差的估计;在另一实施例中,或者也可仅对这些复制展频码信号S_E、S_P与S_L的部分取样点进行前述的取样点侦测以及相位差的估计;在另一实施例中,又或者估计单元1150也可仅对一复制展频码信号(S_E、S_P或S_L的其中之一)的部分取样点进行前述的取样点侦测以及相位差的估计;此外,在另一实施例中,估计单元1150也可通过仅侦测最靠近一片码的一片码边缘的一取样点来估计一相位差,而不需侦测同一片码的两片码边缘的取样点来估计两相位差,而调整单元1155也可只需参考一相位差即可适度地调整预估相位延迟在另一实施例中,估计单元1150产生相位差的操作也可参考靠近片码边缘的取样点来产生,并非一定需要参考最靠近该片码边缘的取样点才可实现。由于以上实施例及相关的设计变化皆有助于微调复制展频码信号S_E、S_P、S_L的相位(也即微调预估相位延迟),因此上述实施例的变化皆符合本发明的精神。
再者,虽然前述实施例的展频码信号由方波波形来表示,然而,实际上利用三角波波形来表示展频码信号可减轻前述计算积分结果I_E、I_P与I_L因取样误差而产生的计算误差,这是因为方波波形的信号转换的上升边缘与下降边缘过于陡峭,取样点如果因相位延迟而跨越信号转换的边界,所产生的取样误差容易因积分操作而累积,然而,若实际上利用三角波波形或其它信号转换边缘较平缓的波形来取代方波波形,则取样点因相位延迟而跨越信号转换的边界所产生的取样误差不易因积分操作而累积,从而有助于展频码产生电路105产生较精确的预估展频码相位延迟请参照图4A与图4B,图4A和图4B分别是展频码信号使用方波与三角波时经前述目标调整量微调相位延迟后图1所示的统计单元1110所输出的积分结果I_E、I_P或I_L的自相关函数示意图。如图4A所示,当展频码信号使用方波时,若经前述目标调整量调整后的预估相位延迟与实际相位延迟τ之间的相位差Ψ为零,则自相关函数的值会是1,若相位差Ψ不为零,则自相关函数的值会是阶梯状的变化,如此将增加估计该预估相位延迟的操作的难度,然而,当展频码信号使用三角波时(如图4B所示),若相位差Ψ不为零,则自相关函数的值并不会是阶梯状的变化,因此可更精确地进行估计该预估相位延迟的操作。
此外,请参照图5A至图5B,图5A为展频码信号使用方波时未经前述目标调整量微调相位延迟的展频码误差统计信号的波形示意图,而图5B为展频码信号使用三角波时经由前述目标调整量微调相位延迟后的展频码误差统计信号的波形示意图。如图5A所示,当展频码信号使用方波时,若预估相位延迟与实际相位延迟τ之间的相位差Ψ为零,则展频码误差统计信号会近似于零而不是零,然而,如图5B所示,当展频码信号使用三角波时,若经由前述目标调整量微调相位延迟后的预估相位延迟与实际相位延迟τ之间的相位差Ψ为零,则展频码误差统计信号的数值实质上会是零,此外,当展频码信号使用三角波时,展频码误差统计信号S_error的数值所形成的曲线较为平滑,有助于更精确地微调预估相位延迟以使预估相位延迟更近于实际相位延迟τ或实质上相等。
以上所述仅为本发明的实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (10)
1.一种对一接收信号进行延迟锁定回路操作的装置,所述接收信号为一展频码信号,并且所述装置包含有:
一展频码产生电路,用以依据一预估相位延迟及一相位间隔,产生多个复制展频码信号,其中所述多个复制展频码信号分别与所述接收信号相差不同的相位差;
一计算电路,耦接至所述展频码产生电路,用以接收所述多个复制展频码信号与所述接收信号,并依据所述接收信号及所述多个复制展频码信号,计算一展频码误差统计信号;以及
一调校电路,耦接至所述计算电路与所述展频码产生电路,用以根据至少一复制展频码信号的取样点与信号转换时点之间的相位差以及所述展频码误差统计信号,调整所述预估相位延迟。
2.根据权利要求1所述的装置,其中,所述调校电路包含有:
一估计单元,用来侦测所述多个复制展频码信号的多个取样点中距离与其相对应的多个信号转换时点较近的至少一取样点,以及估计所述至少一取样点与所述至少一取样点所对应的信号转换时点之间的至少一相位差;以及
一调整单元,耦接至所述估计单元,用来依据所述至少一相位差以及所述展频码误差统计信号调整所述预估相位延迟。
3.根据权利要求2所述的装置,其中,所述多个信号转换时点包括由一第一电平转换至一第二电平的多个第一信号转换时点以及由所述第二电平转换至所述第一电平的多个第二信号转换时点;所述估计单元分别侦测所述多个取样点中距离所述多个第一信号转换时点较近的一第一取样点以及距离所述多个第二信号转换时点较近的一第二取样点,并分别估计所述第一取样点与所述第一取样点所对应的一第一信号转换时点之间的一第一相位差,以及所述第二取样点与所述第二取样点所对应的一第二信号转换时点之间的一第二相位差;以及所述调整单元参考所述第一相位差、所述第二相位差,调整所述预估相位延迟。
4.根据权利要求3所述的装置,其中,所述调整单元计算所述第一相位差、所述第二相位差的一差量来计算出一目标调整量,并根据所述目标调整量来调整所述预估相位延迟。
5.根据权利要求1所述的装置,其中,所述多个复制展频码信号为三角波信号。
6.一种对一接收信号进行延迟锁定回路操作的方法,所述接收信号为一展频码信号,以及所述方法包含有:
依据一预估相位延迟及一相位间隔,产生多个复制展频码信号,其中,所述多个复制展频码信号分别与所述接收信号相差不同的相位差;
接收所述多个复制展频码信号与所述接收信号,并依据所述接收信号及所述多个复制展频码信号,计算一展频码误差统计信号;以及
根据至少一复制展频码信号的取样点与信号转换时点之间的相位差以及所述展频码误差统计信号,调整所述预估相位延迟。
7.根据权利要求6所述的方法,其中,调整所述预估相位延迟的步骤包含有:
侦测所述多个复制展频码信号的多个取样点中距离与其相对应的多个信号转换时点较近的至少一取样点;
估计所述至少一取样点与所述至少一取样点所对应的信号转换时点之间的至少一相位差;以及
依据所述至少一相位差调整所述预估相位延迟。
8.根据权利要求7所述的方法,其中,所述多个信号转换时点包括由一第一电平转换至一第二电平的多个第一信号转换时点以及由所述第二电平转换至所述第一电平的多个第二信号转换时点;侦测所述至少一取样点的步骤包含有:
分别侦测所述多个取样点中距离所述多个第一信号转换时点较近的一第一取样点以及距离所述多个第二信号转换时点较近的一第二取样点;
估计所述至少一相位差的步骤包含有:
分别估计所述第一取样点与所述第一取样点所对应的一第一信号转换时点之间的一第一相位差,以及所述第二取样点与所述第二取样点所对应的一第二信号转换时点之间的一第二相位差;以及
调整所述预估相位延迟的步骤包含有:
参考所述第一相位差、所述第二相位差,调整所述预估相位延迟。
9.根据权利要求8所述的方法,其中,参考所述第一相位差、所述第二相位差来调整所述预估相位延迟的步骤包含有:
计算所述第一相位差、所述第二相位差的一差量来计算出一目标调整量,并根据所述目标调整量来调整所述预估相位延迟。
10.根据权利要求6所述的方法,还包含有:
参考一三角波信号来实现所述多个复制展频码信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110072668.3A CN102694545B (zh) | 2011-03-24 | 2011-03-24 | 对接收信号进行延迟锁定回路操作的装置与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110072668.3A CN102694545B (zh) | 2011-03-24 | 2011-03-24 | 对接收信号进行延迟锁定回路操作的装置与方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102694545A CN102694545A (zh) | 2012-09-26 |
CN102694545B true CN102694545B (zh) | 2015-03-11 |
Family
ID=46859845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110072668.3A Active CN102694545B (zh) | 2011-03-24 | 2011-03-24 | 对接收信号进行延迟锁定回路操作的装置与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102694545B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9712174B1 (en) * | 2016-01-04 | 2017-07-18 | Infineon Technologies Ag | Double calibration loop for random spread spectrum modulator |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288614B1 (en) * | 1997-11-05 | 2001-09-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase-locked loop with improvements on phase jitter, MTIE tracking speed and locking speed |
US7477676B2 (en) * | 2003-07-09 | 2009-01-13 | Renesas Technology Corp. | Spread spectrum clock generator and integrated circuit device using the spread spectrum clock generators |
CN101606080A (zh) * | 2007-02-26 | 2009-12-16 | 丰田自动车株式会社 | 移动单元定位装置 |
-
2011
- 2011-03-24 CN CN201110072668.3A patent/CN102694545B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288614B1 (en) * | 1997-11-05 | 2001-09-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase-locked loop with improvements on phase jitter, MTIE tracking speed and locking speed |
US7477676B2 (en) * | 2003-07-09 | 2009-01-13 | Renesas Technology Corp. | Spread spectrum clock generator and integrated circuit device using the spread spectrum clock generators |
CN101606080A (zh) * | 2007-02-26 | 2009-12-16 | 丰田自动车株式会社 | 移动单元定位装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102694545A (zh) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN117040988A (zh) | 在正交时频空间信号接收器中实现同步 | |
US8947172B2 (en) | Polar transmitter having frequency modulating path with interpolation in compensating feed input and related method thereof | |
US20100295590A1 (en) | Time to digital converter | |
CN101854497B (zh) | 数字电视接收机及其定时恢复方法 | |
CN101366220B (zh) | 无线接收装置和无线接收方法 | |
WO2015005656A1 (en) | Preamble structure | |
KR100335442B1 (ko) | 디지털 클럭 복원 회로 및 방법 | |
US8036318B2 (en) | Clock and data recovery circuit | |
CN103329440B (zh) | 相位频率检测方法 | |
CN102694545B (zh) | 对接收信号进行延迟锁定回路操作的装置与方法 | |
EP2924910A1 (en) | Systems and methods for clock and data recovery | |
TW202123660A (zh) | 接收裝置、控制電路、記憶媒體以及通訊系統 | |
RU2321955C2 (ru) | Устройство и способ слежения за радиочастотой и ее захвата | |
US20150078427A1 (en) | Clock data recovery circuit | |
US8358727B2 (en) | Wireless apparatus | |
KR100342635B1 (ko) | 채널 특성 추정 장치 및 방법과, 채널 특성 추정 장치를포함하는 무선 수신기 | |
US7079613B2 (en) | Apparatus and method for using training sequences to estimate timing error in a digital signal receiver | |
CN114793154B (zh) | 一种定时同步锁定检测方法 | |
CN114465691A (zh) | 一种低复杂度的恒包络相位调制信号采样偏差估计和补偿方法及系统 | |
US8565288B2 (en) | Apparatus and method for performing delay-locked loop operation on receiving signal | |
US10129071B2 (en) | Symbol synchronization method and apparatus | |
US20150263869A1 (en) | Systems and method for finite rate of innovation channel estimation | |
JP4548158B2 (ja) | 受信方法及び受信装置 | |
US20070165703A1 (en) | Method and apparatus for robust automatic frequency control in cdma systems with constant pilot signals | |
KR20120072182A (ko) | 이중 가변 누적기 기반 주파수 오프셋 보정 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |