KR100625238B1 - 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법 - Google Patents

직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법 Download PDF

Info

Publication number
KR100625238B1
KR100625238B1 KR1020030097870A KR20030097870A KR100625238B1 KR 100625238 B1 KR100625238 B1 KR 100625238B1 KR 1020030097870 A KR1020030097870 A KR 1020030097870A KR 20030097870 A KR20030097870 A KR 20030097870A KR 100625238 B1 KR100625238 B1 KR 100625238B1
Authority
KR
South Korea
Prior art keywords
gain
signal
value
gain control
input signal
Prior art date
Application number
KR1020030097870A
Other languages
English (en)
Other versions
KR20050066565A (ko
Inventor
김대호
이용수
김준우
박형숙
박윤옥
Original Assignee
삼성전자주식회사
한국전자통신연구원
에스케이 텔레콤주식회사
주식회사 케이티프리텔
하나로텔레콤 주식회사
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국전자통신연구원, 에스케이 텔레콤주식회사, 주식회사 케이티프리텔, 하나로텔레콤 주식회사, 주식회사 케이티 filed Critical 삼성전자주식회사
Priority to KR1020030097870A priority Critical patent/KR100625238B1/ko
Publication of KR20050066565A publication Critical patent/KR20050066565A/ko
Application granted granted Critical
Publication of KR100625238B1 publication Critical patent/KR100625238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 직교주파수분할 다중접속(OFDMA) 시스템의 자동 이득 조절(AGC; Automatic gain control) 장치 및 그 방법에 관한 것이다. 이 장치에서 이득 제어 증폭기는 입력 신호에 대한 이득 조절을 수행한다. 에너지 변환부는 입력 신호에 대한 에너지값을 저장하고 있는 에너지 변환표를 참조하여, 이득 제어 증폭기에서 이득이 조절된 입력 신호의 이득차 신호를 산출한다. 적분기는 에너지 변환부에서 계산된 이득차 신호의 평균값을 계산하고 이득 제어 증폭기로 피드백하여 다음 입력 신호에 대한 이득 조절에 사용될 수 있도록 한다. 본 발명에 따르면, 곱셈기와 dB 변환기 등을 제거할 수 있으므로 하드웨어 복잡도를 줄이고 사이즈를 감소시킬 수 있다.
OFDMA, 자동이득조절, 이득조절증폭기

Description

직교주파수분할 다중접속 시스템의 자동 이득 조절 장치 및 그 방법 {APPARATUS FOR AUTOMATICALLY CONTROLLING GAIN IN ORTHOGONAL FREQUENCY DIVISION MULTIPLE ACCESS SYSTEM}
도 1은 종래 기술에 따른 OFDMA 시스템에서의 자동 이득 조절 장치의 구조이다.
도 2는 본 발명의 실시예에 따른 OFDMA 시스템에서의 자동 이득 조절 장치의 구조도이다.
도 3은 도 2는 본 발명의 실시예에 따른 OFDMA 시스템의 자동 이득 조절 장치를 이용한 자동 이득 조절 과정을 나타낸 도이다.
본 발명은 직교주파수분할 다중접속(Orthogonal Frequency Division Multiple Access, OFDMA) 시스템에 관한 것으로, 더욱 상세하게 말하면 OFDMA 시스템의 자동 이득 조절(AGC:Automatic Gain Control) 장치 및 그 방법에 관한 것이다.
도 1은 종래의 OFDMA 시스템에서의 자동 이득 조절 장치의 구조이다.
도 1에 도시한 바와 같이, 종래의 자동 이득 조절 장치는 제어 증폭기(GCA; Gain Controlled Amplifier)(101), A/D 변환기(102), 수신 에너지 계산부(103), 적분기(104, 106), dB 변환기(105), 뺄셈기(106) 및 D/A 변환기(108)를 포함한다.
A/D 변환기(102)는 제어 증폭기(101)로부터 수신한 I, Q 아날로그 신호를 각각 디지털 데이터로 변환하며, 수신 에너지 계산부(103)는 A/D 변환기(102)에서 변환된 I, Q 디지털 데이터로부터 수신 신호 에너지를 구한다. 이때, 수신 신호 에너지는 I 데이터와 Q 데이터의 제곱의 합(I2+Q2)으로 계산된다.
수신 에너지 계산부(103)에서 계산된 수신 신호 에너지는 적분기(104)를 통하여 일정 구간 동안 값을 누적한 후 평균 수신 신호 에너지를 계산한다.
또한, 자동 이득 조절 장치가 보상해야 하는 동작영역(Dynamic range)은 80~100dB의 높은 값이므로, 평균 수신 신호 에너지는 dB 변환기(105)에서 dB 값으로 변환하는 과정을 거친 뒤, 뺄셈기(106)에서 기준값과의 이득차 신호를 구한 후, 적분기(107)로부터 이득차 신호의 평균값을 계산한다.
이때, 적분기(107)는 급격한 이득값 변화를 방지하기 위한 저역 통과 필터(Low Pass Filter, LPF)의 역할을 수행하는데, OFDM 시스템에서는 짧은 훈련 심볼 내에서 이득 조절을 수행해야 하므로 이를 제거할 수도 있다.
다음, 이득차 신호의 평균값을 DA 변환기(108)를 통하여 아날로그 값으로 변환한 뒤, RF의 이득 제어 증폭기(101)의 이득조절 입력 신호로서 인가한다.
이와 같이, OFDM 시스템에서 이득차 신호를 계산하는 일련의 과정에서 필요 한 수신신호의 세기를 계산하기 위한 곱셈기와 dB 변환기(105)로 인하여 하드웨어가 복잡해지고 면적이 증가하는 문제점이 있다.
특히 dB 변환기(105)는 로그 계산(Logarithm Calculation) 기능을 수행해야 하기 때문에 하드웨어로 구현할 수 없어서 룩업 테이블로 구성한다. 그런데 동작영역의 값에 대해서 미세 조정 구간(스텝사이즈)이 작으면 룩업 테이블의 크기가 증가하는 문제점이 있다. 또한 스텝 사이즈가 한번 정해지면 변경하기 어려우며, 전체 피드백 루프에 2개의 적분기가 있기 때문에 각 적분기의 적분 시간을 조절해야하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 직교주파수분할 다중접속 시스템에서 하드웨어 복잡도를 줄이고 사이즈를 감소시킬 수 있는 자동 이득 조절 장치와 그 방법을 제공하는 것이다.
이러한 상기 목적을 달성하기 위한 본 발명의 특징에 따른 직교주파수분할 다중 시스템의 자동 이득 조절 장치는,
상기 입력 신호에 대한 이득 조절을 수행하는 이득 제어 증폭기; 에너지 변환표 ―여기서, 상기 에너지 변환표는 입력 신호에 대한 신호 에너지값, 상기 입력 신호와 기준값의 차이값으로 산출되는 이득차 신호값 및 상기 이득차 신호의 제곱값이 미리 계산되어 저장되어 있음― 를 참조하여, 상기 이득 제어 증폭기를 통해 이득이 조절된 상기 입력 신호의 이득차 신호를 산출하는 에너지 변환부; 및 상기 에너지 변환부를 통해 산출된 상기 이득차 신호의 평균값을 계산하여, 상기 이득 제어 증폭기로 피드백하는 적분기를 포함한다.
삭제
삭제
본 발명의 다른 특징에 따른 직교주파수분할 다중접속 시스템의 자동 이득 조절 방법은,
a) 입력 신호에 대한 에너지값을 저장하고 있는 에너지 변환표를 참조하여 상기 입력 신호에 대한 신호 에너지값을 구하는 단계; b) 상기 에너지 변환표를 참조하여 상기 신호 에너지값과 dB 단위로 표시된 기준값의 차이값인 상기 이득차 신호값을 구하는 단계; c) 상기 에너지 변환표를 참조하여 상기 이득차 신호의 제곱값을 산출하는 단계; d) 일정구간 동안 산출된 상기 이득차 신호의 제곱값의 평균값을 구하는 단계; 및 e) 상기 평균값을 궤환시켜, 다음 입력되는 신호의 이득을 조절하는 단계를 포함한다.
삭제
삭제
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
본 발명에서는 곱셈기와 dB 변환기 등을 사용하지 않고 간단히 이득차 신호를 계산하는 자동 이득 조절 장치와 그 방법을 제공한다.
이하에서는 본 발명의 실시예에 따른 OFDMA 시스템에서의 자동 이득 조절 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 OFDMA 시스템에서의 자동 이득 조절 장치의 구성을 나타낸 것이다.
도 2에 도시된 바와 같이, 실시예에 따른 OFDMA 시스템에서의 자동 이득 조절 장치는 제어 증폭기(GCA)(201), A/D 변환기(202), 에너지 변환부(203), 적분기(204) 및 D/A 변환기(205)를 포함한다.
A/D 변환기(202)는 제어 증폭기(201)로부터 수신한 I, Q 아날로그 신호를 각각 디지털 I, Q 신호로 변환하여 출력한다.
에너지 변환부(203)는 A/D 변환기(202)에서 변환된 I, Q 디지털 데이터로부터 수신 신호 에너지를 구하기 위한 에너지 변환표가 저장되어 있다.
즉, 자동 이득 조절을 위한 dB 단위로 표시한 기준값에 해당하는 디지털 수신 신호의 값을 계산하고 이 값을 디지털 입력 신호에서 뺌으로써 이득차 신호를 구한다.
그리고 A/D 변환기(202)의 비트수가 정해지면 가능한 디지털 입력 신호의 경우의 수를 구할 수 있다. 즉, A/D 변환기(202)의 비트수가 n이면 가능한 경우의 수는 2n이 된다. 따라서 2n의 경우에 대해서 입력값과 기준값의 차이를 미리 계산하여 표로 만들 수 있으며, 동시에 이득차 신호의 제곱값도 미리 계산하여 표로 만들어서 에너지 변환부(203)에 저장해둔다.
따라서, 본 발명의 실시예에 따른 자동 이득 조절기는 곱셈기와 뺄셈기를 사용하지 않고도 수신신호의 에너지를 구할 수 있다.
적분기(204)는 에너지 변환부(203)에서 출력된 이득차 신호의 평균값을 계산한다.
DA 변환기(205)는 에너지 변환부(203)에서 계산된 이득차 신호의 평균값을 아날로그 값으로 변환하고, 변환된 아날로그 신호는 RF의 이득 제어 증폭기(201)의 이득조절 입력 신호로서 인가된다.
이하에서는, 이와 같은 구성을 가지는 본 발명의 실시예에 따른 OFDMA 시스템의 자동 이득 조절 장치를 이용하여 신호의 이득을 조절하는 과정을 첨부한 도면을 참고하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 OFDMA 시스템의 자동 이득 조절 장치의 동작 과정을 나타낸 것이다.
도 3에 도시된 바와 같이, 외부로부터 입력되는 훈련 심볼의 I 및 Q 신호는 이득 제어 증폭기(201)와 A/D 변환기(202)를 통하여 디지털 신호로 변환된다(S310).
그러면, 에너지 변환부(203)는 저장된 에너지 변환표를 참조하여 dB 단위로 표시한 기준값에 해당하는 디지털 수신 신호의 값을 검색하고(S320), 이 값을 디지털 입력 신호에서 뺌으로써 이득차 신호를 구한 후 저장된 표로부터 이득차 신호의 제곱값을 구한다(S330~S340).
즉, 에너지 변환부(203)에서 이득차 신호의 제곱값을 계산하는 식은 다음과 같다.
Figure 112003049951612-pat00001
위의 식에서, Iref와 Qref는 각각 I, Q 신호의 기준값을 나타낸다.
다음, 적분기(204)를 통하여 일정 구간동안 에너지 변환부(203)에서 출력된 이득차 신호의 평균값을 계산하고(S350), 이 값을 DA 변환기(205)를 통하여 아날로그 값으로 변환한 뒤(S360), RF의 이득 제어 증폭기(201)의 이득조절 입력 신호로서 피드백 시킴으로써 자동 이득 조절이 수행되도록 한다(S370).
이와 같이, 본 발명의 실시예에 따른 자동 이득 조절 장치는 수신 에너지를 계산하는 데 필요한 모든 과정을 에너지 변환부(203)에서 미리 저장된 에너지 변환표로부터 구한다. 따라서 수신신호 에너지 계산을 위한 곱셈기와 dB 변환기를 사용하지 않아도 된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
본 발명에 따르면, OFDMA 시스템에서 자동 이득 조절 장치를 이용하여 이득차이 신호를 계산하는 과정에서 곱셈기와 dB 변환기 등을 사용하지 않는 효율적인 구조 및 방법을 제공함으로써 하드웨어의 복잡도를 줄이고 사이즈를 감소시킬 수 있다.

Claims (6)

  1. 직교주파수분할 다중접속 시스템에서 입력된 신호의 이득을 조절하는 장치에 있어서,
    상기 입력 신호에 대한 이득 조절을 수행하는 이득 제어 증폭기;
    에너지 변환표 ―여기서, 상기 에너지 변환표는 입력 신호에 대한 신호 에너지값, 상기 입력 신호와 기준값의 차이값으로 산출되는 이득차 신호값 및 상기 이득차 신호의 제곱값이 미리 계산되어 저장되어 있음― 를 참조하여, 상기 이득 제어 증폭기를 통해 이득이 조절된 상기 입력 신호의 이득차 신호를 산출하는 에너지 변환부; 및
    상기 에너지 변환부를 통해 산출된 상기 이득차 신호의 평균값을 계산하여, 상기 이득 제어 증폭기로 피드백하는 적분기
    를 포함하는 직교주파수분할 다중 시스템의 자동 이득 조절 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 에너지 변환부는 다음의 관계식
    Figure 112006014591763-pat00002
    (여기서, I와 Q는 입력 신호이고, Iref와 Qref는 상기 I 및 Q 신호의 기준값을 각각 나타냄)
    을 사용하여 상기 입력 신호의 이득차 신호를 산출하는 것을 특징으로 하는 직교주파수분할 다중 시스템의 자동 이득 조절 장치.
  4. 제1항에 있어서,
    상기 이득 제어 증폭기에서 출력된 아날로그 신호를 디지털 신호로 변환하여 상기 에너지 변환부로 출력하는 A/D 변환부; 및
    상기 적분기에서 출력된 디지털 신호를 아날로그 신호로 변환하여 상기 이득 제어 증폭기로 출력하는 D/A 변환부
    를 더 포함하는 직교주파수분할 다중 시스템의 자동 이득 조절 장치.
  5. 직교주파수분할 다중접속 시스템에서 입력된 신호의 이득을 조절하는 방법에 있어서,
    a) 입력 신호에 대한 에너지값을 저장하고 있는 에너지 변환표를 참조하여 상기 입력 신호에 대한 신호 에너지값을 구하는 단계;
    b) 상기 에너지 변환표를 참조하여 상기 신호 에너지값과 dB 단위로 표시된 기준값의 차이값인 상기 이득차 신호값을 구하는 단계;
    c) 상기 에너지 변환표를 참조하여 상기 이득차 신호의 제곱값을 산출하는 단계;
    d) 일정구간 동안 산출된 상기 이득차 신호의 제곱값의 평균값을 구하는 단계; 및
    e) 상기 평균값을 궤환시켜, 다음 입력되는 신호의 이득을 조절하는 단계
    를 포함하는 직교주파수분할 다중 시스템의 자동 이득 조절 방법.
  6. 삭제
KR1020030097870A 2003-12-26 2003-12-26 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법 KR100625238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097870A KR100625238B1 (ko) 2003-12-26 2003-12-26 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097870A KR100625238B1 (ko) 2003-12-26 2003-12-26 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법

Publications (2)

Publication Number Publication Date
KR20050066565A KR20050066565A (ko) 2005-06-30
KR100625238B1 true KR100625238B1 (ko) 2006-09-19

Family

ID=37257630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097870A KR100625238B1 (ko) 2003-12-26 2003-12-26 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법

Country Status (1)

Country Link
KR (1) KR100625238B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888504B1 (ko) 2006-12-01 2009-03-12 한국전자통신연구원 다중 모드 무선랜을 위한 적응형 전압 참조값을 갖는 자동이득 조절 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888504B1 (ko) 2006-12-01 2009-03-12 한국전자통신연구원 다중 모드 무선랜을 위한 적응형 전압 참조값을 갖는 자동이득 조절 장치 및 방법

Also Published As

Publication number Publication date
KR20050066565A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
JP5600325B2 (ja) 受信機の直交位相信号経路における自動利得制御を管理するための回路、システム、および方法
JP5433327B2 (ja) ピークファクタ低減装置および基地局
JP4016206B2 (ja) 音声信号処理装置及び音声信号処理方法
US8165250B2 (en) Automatic gain control device, signal receiving apparatus, and signal receiving method
JP2005269550A (ja) ピーク電力抑圧装置およびピーク電力抑圧方法
KR100436762B1 (ko) 비선형적으로 가변되는 제어값을 출력하는자동이득조절장치 및 그의 이득조절신호 출력방법
KR102129063B1 (ko) 중계기 및 이의 신호 감쇄 방법
JP4847838B2 (ja) 送信機
JP2005197870A (ja) 歪補償型電力増幅器
KR100625238B1 (ko) 직교주파수분할 다중접속 시스템의 자동 이득 조절 장치및 그 방법
JP4288458B2 (ja) 振幅制限回路及びｃｄｍａ通信装置
US8031803B2 (en) Transmitter capable of suppressing peak of transmission signal
JP4238200B2 (ja) 自動利得制御装置
KR100550100B1 (ko) 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법
KR100325137B1 (ko) 통신 시스템의 디지털 자동이득제어 장치
WO2018129710A1 (zh) 一种信号传输方法、系统及装置
KR101674415B1 (ko) 디지털 신호 처리 시스템에서 신호 이득 제어 방법 및 장치
JP7006214B2 (ja) 信号生成装置、及び信号生成方法
JP5673276B2 (ja) 非線形歪補償における補償誤差低減方法及び補償誤差低減装置
KR100450960B1 (ko) 디지털 가변 이득 증폭 장치 및 방법
US20200177196A1 (en) Signal processing device and transceiver
JP2005210357A (ja) ソフトウェア無線機
JPH06121018A (ja) デジタルａｇｃ装置
KR20070082354A (ko) 모뎀 칩에서 디지털/아날로그 변환 입력의 동작 범위를능동적으로 조절하는 방법 및 장치
JP2006135458A (ja) 自動利得調整回路及び自動利得調整方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120817

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 13