模数转换器
【技术领域】
本发明涉及一种模数转换器(Analog-to-Digital Converter,ADC),尤其是涉及一种自适应线性补偿模数转换器。
【背景技术】
积分非线性(integral nonlinearity,INL)和微分非线性(differentialnonlinearity,DNL)是模数转换器(ADC)设计中的一个重要指标。所述模数转换器的积分非线性和微分非线性一般是由于模拟器件的匹配误差造成的,该类非线性通常和信号频率无关,被称为静态非线性。此外,部分非线性和信号的频率和幅度有关,该类非线性称为动态非线性。通常,为了降低ADC的静态非线性,在模拟设计中必须优化器件匹配,而这些设计考量通常是以增加ADC的成本和功耗为代价的。
因此,亟待提出一种改进的改善ADC静态非线性的设计方案。
【发明内容】
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
本发明要解决的技术问题在于提供一种模数转换器,其既可以改善模数转换器的静态非线性,也可以节约了模数转换器的模拟电路的成本和耗能。
为了解决上述问题,本发明提供一种模数转换器,其包括模数转换单元和修正码表单元。所述模数转换单元将模拟信号转换为数字码,并将所述数字码提供给所述修正码表单元,所述修正码表单元为每个数字码都存储有修正码,其在收到来自模数转换单元后的数字码后会找到对应的修正码并输出。
在一个实施例中,所述修正码的位数较所述数字码的位数高。
在一个实施例中,将已知幅度概率统计分布的模拟信号输入所述模数转换单元时,所述修正码表单元输出的修正码的概率统计分布与已知的幅度概率统计分布相一致。
根据本发明的另一方面,本发明提供一种模数转换器,其包括信号发生电路、数字补偿电路、模数转换单元和修正码表单元。所述信号发生电路产生已知幅度概率统计分布的模拟信号,并将所述模拟信号输出给模数转换单元,所述模数转换单元将输入的模拟信号转换为数字码,并将所述数字码提供给所述修正码表单元,所述修正码表单元找到并输出所述数字码对应的修正码,所述数字补偿电路生成所述修正码使得修正码表单元输出的修正码的概率统计分布与已知幅度概率统计分布相一致。
在一个实施例中,所述修正码的位数较所述数字码的位数高。
在一个实施例中,所述模数转换单元为随机码模数转换器。
在一个实施例中,所述模数转换单元包括有多级,其中除了最后1级的前几级的误差放大系数低于2。
在一个实施例中,所述信号发生电路为噪声发生电路,所述噪声发生电路包括相互串联的交流电源和电阻以及放大电路,所述放大电路用来放大所述电阻的热噪声来得到已知高斯分布的噪声信号。
在一个实施例中,假设信号发生器的输出信号的概率密度为p(x),所述模数转换单元的码空间为0到N的整数,修正码为M比特,所述数字补偿电路采样修正码表单元的输出,在数字采样I次后,模数转换单元输出的数字码k的总样本表示为S(k),
那么有:S(0)+S(1)+...+S(N)=I,
定义归一样本密度:s(k)=S(k)/I,
修正码表单元输出的修正码O(k)满足下述公式(1):
O(k)=sum(s(0)/p(O(0))+s(1)/p(O(1))+...+s(k)/p(O(k)))。
与现有技术相比,本发明中提出的模数转换器设置有数字修正码表单元,这样在本发明中可以利用数字方法来补偿模数转换器的静态非线性,由于引入数字补偿方案,模数转换器中的模拟电路可以放宽对静态非线性的要求,甚至可以完全不考虑码的静态非线性,进而节约了模数转换器的模拟电路的成本和耗能。
关于本发明的其他目的,特征以及优点,下面将结合附图在具体实施方式中详细描述。
【附图说明】
结合参考附图及接下来的详细描述,本发明将更容易理解,其中同样的附图标记对应同样的结构部件,其中:
图1为本发明中的模数转换器在一个实施例中的结构框图;
图2为本发明中的修正码表单元在一个实施例中的示意图;
图3为本发明中的模数转换器在另一个实施例中的结构框图;
图4为本发明中的模数转换单元在一个实施例中的结构框图;
图5为图4中的模数转换单元的输入输出示意图;和
图6为本发明中的信号发生电路在一个实施例中的结构框图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明,在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时,本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说,为避免混淆本发明的目的,由于熟知的方法、程序、成分和电路已经很容易理解,因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。此外,表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序,也不构成对本发明的限制。
本发明提出一种改进的模数转换器,其可以在模拟电路部分放宽甚至忽略对静态非线性的要求,而在数字电路部分对静态非线性进行补偿,这样降低了模拟电路部分的成本和耗能。由于将模拟电路的静态非线性负担转移到了数字电路部分,本发明的经济可行性依赖于模拟和数字电路的相对成本,因而适用于高分辨率的混模工艺。一般来讲,在数字电路部分对静态非线性进行补偿的实现成本会低于或远低于在模拟电路部分严格考量静态非线性而带来的增加成本。
请参考图1所示,其为本发明中的模数转换器100在一个实施例中的结构框图,所述模数转换器100包括模数转换单元(ADC)110和修正码表单元120。
所述模数转换单元110可以将模拟信号转换为数字码,并将所述数字码提供给所述修正码表单元120。所述修正码表单元120为每个数字码都存储有修正码,其在收到来自模数转换单元120后的数字码后,会找到对应的修正码并输出,所述修正码表单元120输出的修正码即为经过数字静态非线性补偿后的码。采用修正码表单元的这种数字补偿方式,不但代价很小,而且静态非线性补偿效果也很好。为保证补偿精度,所述修正码的位数较所述数字码的位数要高,举例来说,所述数字码的位数为10比特,那么修正码需要大于10比特,比如可以为11比特、12比特、14比特等。所述修正码可以满足下述条件:将已知幅度概率统计分布的模拟信号输入所述模数转换单元110时,修正码表单元120输出的修正码的概率统计分布与已知的幅度概率统计分布相一致。
请参考图2所示,其为修正码表单元120在一个实施例中的示意图,所述修正码表单元120的一栏内存储有数字码,对应的另一栏内存储有对应的修正码。当然,还有其它很多实现修正码表单元的方式,比如仅存储修正码,而存储该修正码的地址可以作为数字码,不论如何只要修正码表单元120可以建立数字码和修正码的映射对应关系即可。
请参阅图3所示,其为本发明中的模数转换器300在另一个实施例中的结构框图,所述模数转换器300包括模数转换单元(ADC)310、修正码表单元320、信号发生电路330和数字补偿电路340。所述模数转换单元310和修正码表单元320与图1中的对应模块功能相同,所述信号发生电路330和数字补偿电路340用来对所述模数转换单元310进行测试分析计算以得到所述修正码表单元320中的各数字码对应的修正码。
所述模数转换器300受一外接信号的控制进入校正状态。在校正状态时,所述信号发生电路330产生幅度概率统计分布已知的模拟信号,并将所述模拟信号输出给模数转换单元310。所述模数转换单元310将输入的模拟信号转换为数字码,并将所述数字码提供给所述修正码表单元320。所述修正码表单元320找到并输出所述数字码对应的修正码。所述数字补偿电路340生成所述修正码直至修正码表单元320输出的修正码的概率统计分布与已知的幅度概率统计分布相一致。
所述模数转换单元310可以为随机码ADC,没有经过校正的随机码ADC的积分和微分非线性都较较差,但是随机码ADC的码间距有一个上限,没有严重的跳码现象,保证了ADC的量化噪音较小。当然,所述模数转换单元310还可以是其他静态非线性不太理想的ADC。请参阅图4所示,其示出了一种没有数字纠错系统的不充分增益模数转换单元400,所述模数转换单元400可以用作图1和图3中的模数转换单元。所述模数转换单元400包括有N级,分别为第1级410,第2级,……,第N-1级和第N级,其中前N-1级的每一级的结构可以相同,第N级可以为flash ADC。所述第1级为n位的模数转换子单元,其输入Vin经过采样保持后至减法单元,所述输入Vin经过一个n位的flash ADC后得到n位输出,随后再经过一个n位的flashDAC后至所述减法单元,所述减单元从采样保持的信号上减去所述n位DAC的输出,其结果输出至误差放大器,所述误差放大器的输出Vout将作为下一级的输入。所述模数转换单元400还包括有对各级输出的n位数字信号进行锁存的锁存器以及将相邻两级输出进行相加的累加器,最后得到并输出模拟信号对应的数字码。所述模数转换单元400中的前几级的误差放大系数x略微低于2,以少量码缺失为代价,避免了跳码,而器件的匹配要求大大降低,其中图5示出了模数转换单元400的输入输出示意图。
所述信号发生电路330产生幅度概率统计分布已知的模拟信号。在一个实施例中,所述信号发生电路330可以为噪声发生电路600,所述噪声发生电路600包括相互串联的交流电源和电阻R以及放大电路,所述放大电路用来放大所述电阻的热噪声来得到高斯分布的噪声信号,输出噪声信号的幅度依赖于系统温度和放大电路的放大倍数。为了保证噪声信号的带宽,放大电路的带宽需要大于模数转换单元310的信号带宽,否则补偿效果可能不理想。利用噪声信号来对模数转换单元310进行校正的方式有效的模拟了模数转换单元310的实际输入信号的频谱分布,因而具有较好的补偿效果。为了使噪声发生电路600输出的噪声信号的幅度概率统计分布满足预定要求,还可以所述噪声信号进行预先校正,噪音信号的幅度校正可以通过模拟或数字的方法实现,所述模拟校正可以通过比较经过整流的噪音信号和带隙电压基准来实现的,而数字校正可以是在校正过程中改变模数转换单元310的增益,通过比较不同增益的噪音信号的分布来判断噪音的幅度。当然,也完全可以不对噪声发生电路600输出的噪声信号的进行校正,只要可以得知产生的噪声信号的幅度概率统计分布即可。在另一个实施例中,所述信号发生电路330可以产生交流模拟信号,比如sin或cos模拟信号,此时的幅度概率统计分布是均匀的,即每个幅度的概率统计都是相同的,为了能完整模拟模数转换单元310的输入,所述交流模拟信号的幅度范围需要涵盖模数转换单元310的整个输入范围。在再一个实施例中,所述信号发生电路330可以产生斜坡模拟信号,比如ramp信号,此时的幅度概率统计分布也是均匀的。当然,还有各种各样的信号发生电路330的例子,只要其可以产生已知的幅度概率统计分布的信号就可以应用于本发明中。
在一个实施例中,假设信号发生器330的输出信号的概率密度为p(x),所述模数转换单元310的数字码为A位,其码空间为0到N的整数,由于存在缺失码,此处不对N做任何限制,修正码表单元的输出为M比特,为了保证补偿精度,M>B。在校正状态时,信号发生器330输出模拟信号到模数转换单元310内,所述数字补偿电路340采样修正码表单元320的输出,在数字采样I次后,模数转换单元310输出的数字码k的总样本表示为S(k),
那么有:S(0)+S(1)+...+S(N)=I,
定义归一样本密度:s(k)=S(k)/I。
为了使得校正后的修正码表单元的输出与信号发生电路330的输出信号的概率密度一致,即也满足概率密度p(x),修正码表单元320输出的修正码O(k)应该满足下述公式:
O(k)=sum(s(0)/p(O(0))+s(1)/p(O(1))+...+s(k)/p(O(k)))公式(1)
在一个实施例中,可以根据上述公式建立相应的数字递归校正补偿系统。先初始化修正码表单元的修正码,之后将已知概率统计分布的信号输入到所述模数转换单元310中,采样修正码表单元的输出的修正码,根据公式(1)来更新修正码表单元中的修正码;随后,再次将已知概率统计分布的信号输入到所述模数转换单元310中,采样修正码表单元的输出的修正码,再次根据公式(1)来更新修正码表单元中的修正码;不断重复上述操作直到修正码不再改变为止。在其他实施例中,还可以有其他各种方式来实现修正码表单元输出的修正码满足公式(1),比如直接建立多元多次方程解出修正码O(k)的值等等。
定义码宽:D(k)=O(k)-O(k-1),校正后的修正码宽必须和样本密度成正比:D(k)正比s(k)/p(O(k))。
在校正状态后,修正码表单元310内得到校正后的修正码。在使用过程中,一个模拟信号输入模数转换单元310后,所述模数转换单元310产生一数字码,所述修正码表单元310查找到该数字码对应的修正码后输出,此修正码就是静态非线性补偿后的该模拟信号对应的二进制数。
综上所述,本发明的一个特征、特点或优点在于:利用数字方法来补偿ADC的静态非线性,由于引入数字补偿技术,ADC的模拟电路可以放宽对线性的要求,甚至可以完全不考虑码的线性,从而节约了ADC模拟电路的成本和耗能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换等,均应包含在本发明的保护范围之内。