CN102723951B - 一种具有平移技术的流水线型adc数字后台校正电路 - Google Patents

Abstract

一种具有平移技术的流水线型ADC数字后台校正电路，属于数字校正领域。电路结构包括一校正级模数转换（ADC）电路、一传统后台校正电路和一传输特性平移电路。校正级ADC电路将输入模拟信号V_in转换成数字输出信号D1作为校正级输出，同时产生残差信号V_ref作为常规后台校正路输入信号；常规后台校正电路对残差信号V_ref和随机校正信号增益放大后进行模数转换，然后将所得数字信号进行数字信号处理得到校正系数g_cal，用来校正ADC数字输出中含有的增益误差，得到后续级校正后的数字代码；传输特性平移电路通过两个比较器产生控制信号来控制判断是否需要电压平移和平移补偿，得到相应的数字补偿码作为补偿电路输出；然后将三模块数字输出相加得到校正级最终输出D_oubt。

Description

一种具有平移技术的流水线型ADC数字后台校正电路

技术领域

本发明属于数字校正领域，特别涉及一种通过传输特性平移方式来满足流水线型模数转换器（ADC）后台校正完整输入的数字校正技术。

背景技术

随着数字技术和通信技术的不断发展，对于模拟数字转换器（Analog-to-Digital Converter,ADC）的要求越来越高。ADC的作用是将连续的电压信号转化成数字编码，其性能的要求主要是高速，高分辨率和低功耗。ADC的种类很多，不同ADC由于性能不同，结构也就不同，而ADC的校正是和ADC的结构相辅相成的。所以每种ADC都有各自独特的校正方法和结构。

多级流水线结构模拟-数字转换电路（Pipelined ADC）是高速与高精度ADC的良好结合。它利用低精度ADC子级电路，分时分级转换输入信号，具有较高的转换精度，并同时具有较高的转换速率。但是单靠模拟电路的设计，流水线型ADC的有效分辨率很难超过12位，这极大的限制了该ADC的性能提高。要解决这些误差对流水线型ADC的性能影响，使用切实有效的校正技术对误差进行补偿和纠正非常重要。随着数字电子技术的不断发展以及数字电路对信号处理所表现出来的极大优越性，出现大量采用数字电路对信号进行补偿的前台校正技术。前台校正能够较容易的测出电路误差并且能够使之得到有效的校正和补偿，但是这种校正要求设计的流水线型ADC有一个校正周期，在测量和校正参数更新时需要中断数据转换。为了解决这个问题数字后台校正技术应运而生。

通常的单级数字后台校正技术的简化电路结构如图1所示，电路主要包含校正级模数转换器（ADC）电路101和常规后台校正电路102。当电路工作时校正级ADC中的子级ADC电路1011对采样后的输入模拟信号进行量化得到校正级输出数字码D1。同时子级数模转换器（DAC）电路1012将量化后的数字码还原成模拟信号，并且与输入模拟信号进行残差运算，得到该级的残差信号。常规后台校正电路模块102将残差信号和伪随机校正电路1021产生的随机校正信号相加后进行增益放大，结果作为后续级ADC电路ADC_BE1022的输入信号。而在增益放大的过程中电路可能就会引入增益误差，因此必须对该误差进行校正。其方法是在校正级残差放大器前，将一伪随机序列信号加入到待转换的模拟信号中，通过后续级ADC电路ADC_BE1022将增益放大后的信号进行模数转换，然后对转换得到的数字信号进行迭代计算，最终使得迭代收敛于一个固定数值，即为校正系数g_cal。将校正系数与后续级量化数字码相乘的结果同校正级ADC中输出数字码相加就能够得到校正后该级的最终输出数字码D_out。然而，当校正级输入信号出现图2中斜线部分时，校正的输出电压就会超出最大电压范围，使得下一级校正不再精准，所以该校正电路存在输入信号无法实现完整范围变化的缺点。

发明内容

为了克服对输入模拟信号范围限制的不足之处，本发明在以上结构基础上，提出了一种平移技术，该技术能够实现流水线型ADC完整输入范围的数字后台校正。

基于图2斜线部分可以分析，当输入信号处于-V_ref到(-V_ref+|R[n]·S|)和(V_ref-|R[n]·S|)到V_ref两个范围之内的时候，输出电压信号可能会超出最大输出电压范围。因此本发明利用在原有常规后台校正电路之上增加了传输特性平移电路模块来使得输出电压处于正常范围之内，该方法可以在不改变常规校正电路结构的基础上实现完整范围的输入，因此本发明提出一种具有平移技术的流水线型ADC后台数字校正电路。如图3所示，该电路包括校正级ADC电路301，常规后台校正电路302和传输特性平移电路303。其连接关系如下：校正级ADC电路（301）的输出V_res与常规后台校正电路（302）相连接，常规后台校正电路（302）的输出g_cal与传输特性平移电路（303）连接，传输特性平移电路（303）的两个比较器Comp（3031）和Comp（3032）的输出与校正级ADC电路（301）的子级DAC（3012）相连接。线路的工作原理为：校正级ADC将输入电压信号V_in转换成输出残差信号V_res和子级ADC电路3011输出码D₁；其中D₁直接作为校正级输出数字码，V_res作为常规后台校正电路的输入电压信号，通过校正电路处理得到校正系数g_cal和后续级校正数字码D_BE，将D_BE进行1/G倍增益还原得到常规后台校正实际输出数字码D_BEC,其中G为理想增益；传输特性平移电路包括两个比较器Copm3031、Comp3032和一个平移补偿电路3033，比较器的输出作为控制信号连接到校正级的子DAC和平移补偿电路上，平移电路的输出与校正系数g_cal相乘得到平移数字校正码D_comp。最后将校正级ADC数字输出码D1、平移补偿电路输出校正后数字码D_comp和后续级ADC校正后数字输出码D_BEC相加，得到最终完整的数字输出码D_out。

附图说明

图1是常规后台数字校正原理示意图

图2是1.5位常规数字后台校正传输特性曲线

图3是本发明的数字后台校正原理实施例图

图4平移补偿电路结构

图5是修改后的1.5位数字校正级传输特性曲线

图6是结合转移平移技术后流水线型ADC输出波形

具体实施方式

下面结合附图通过实施例进一步说明本发明。需要说明的是：实施例中的参数并不影响本发明的一般性。假设实例中的流水线型ADC为12位分辨率，校正级为1.5位ADC，该实例电路的具体结构如下：

一个校正级ADC电路301，该电路包含三个部分：一个子级ADC电路3011，一个子级DAC电路3012和一个减法器电路。通过子级ADC电路3011对输入信号V_in进行数-模转换，得到校正级初步的输出数字码D₁存储在延迟对准寄存器中，同时将D₁送到子级DAC电路3012中将其转化成子级DAC输出电压V_DAC，最后通过减法器将输入信号V_in与V_DAC相减得到残差信号V_res，并将其作为常规后台校正电路的输入信号。

一个常规后台校正电路302，该电路为校正电路的核心部分，可以分为三个节点分析，第一节点为图3中后续级输入电压V_out’，第二节点后续级输出数字码D_BE’，第三节点为校正系数g_cal；

一个传输特性平移电路303包含两个比较器电路3031和3032，一个平移补偿电路3033），两个比较器的输出结果同时用来控制校正级ADC电路3012和平移补偿电路3033。

平移补偿电路3033包含一数据选择器401和三个存储器Q1，Q2，Q3，数据选择器401的输入为比较器3031的输出S1和比较器3032的输出S0；数据选择器401的三个输出C1、C2、C3分别接存储器Q1、存储器Q2、存储器Q3，通过输入的不同组合控制不同的存储器输出。

下面我们再结合图3更加具体的对本发明的工作原理进行分析。

本发明中的校正级ADC301包含一个1.5位的子级ADC电路3011，电路输出为数字码D1，并将该数字码存储在延迟对准寄存器中与后续级ADC电路的输出数字码进行错位相加；一个1.5位的子级DAC电路3012电路将数字码D1转化成模拟电压信号V_DAC，在该转化过程中，模拟电压的转化值受到传输特性平移电路中比较器输出结果控制；最后利用减法电路得到残差信号V_res表达式

$V_{\mathrm{res}}=\left\{\begin{array}{c}{V}_{\mathrm{in}}+\frac{V_{\mathrm{ref}}}{2}+V_{\mathrm{shift}}(V_{\mathrm{in}}\&le;-\frac{3V_{\mathrm{ref}}}{4})\\ V_{\mathrm{in}}+\frac{V_{\mathrm{ref}}}{2}(-\frac{3V_{\mathrm{ref}}}{4}\&le;V_{\mathrm{in}}<-\frac{V_{\mathrm{ref}}}{4})\\ V_{\mathrm{in}}(-\frac{V_{\mathrm{ref}}}{4}\&le;V_{\mathrm{in}}<\frac{V_{\mathrm{ref}}}{4})\\ V_{\mathrm{in}}-\frac{V_{\mathrm{ref}}}{2}(\frac{V_{\mathrm{ref}}}{4}\&le;V_{\mathrm{in}}<3V_{\mathrm{ref}}/4)\\ V_{\mathrm{in}}-\frac{V_{\mathrm{ref}}}{2}+V_{\mathrm{shift}}(V_{\mathrm{in}}\&GreaterEqual;\frac{3V_{\mathrm{ref}}}{4})\end{array}\right.---\left(1\right)$

其中V_shift为传输特性平移电压，V_in为输入电压，V_ref为基准电压，表达式中的第一段和第五段电压表达式是由平移电路中两个不同电压比较器3031和3032的输出控制，而其余三段表达式直接根据图2中的传输特性曲线推导。通过平移电路之后我们得到的传出特性曲线如图5所示，实现了在输出不溢出的前提下的完整范围信号输入。

常规后台校正电路302，主要包含随机码产生电路3021，后续级的ADC电路ADC_BE3022，累加器3023和一些加法器乘法器。随机码产生电路3021产生平均值为0的伪随机序列R[n]，经过DAC电路得到振幅为S的模拟电压量R[n]·S，将该模拟量与校正级ADC输出的残差电压相减，则有表达式

V_res’＝V_res-R[n]·S（2）

假设放大电路具有理想的增益为G，对于一个（N+0.5）位的校正级ADC，N为自然数，其理想增益G为2的N次方。本发明实施例中校正级ADC为（1+0.5）位，其理想增益G为2。同时假定增益误差量为e，那么第一节点处电压V_out’的表达式为

V′_out=G(1+e)(V_res-R[n]·S)

                               （3）

=G(1+e)V_res-G(1+e)(R[n]·S)

从式（3）可以看出，输出信号V_out’包含两个部分，每个部分都包含有增益误差。其中前半部分为一个变化的值，本发明增益值G为2，而（1+e）为需要校正的不确定常数；后半部分为可以调节的常数值。V_out’作为后续级校正电路的输入信号，经过后续级ADC电路ADC_BE的量化校正，得到后续级电路的数字输出D_BE’。大多数的流水线型ADC中，后续级ADC也采用与第一级类似的结构，只是每一级输出精度不同，最后一级采用标准Flash ADC。假设各级输出的数字码分别为D₁，D₂，……,D_K,级间增益分别为G₁，G₂，……,G_K-1，那么流水线型ADC的输出表达式为

$D=D_1+\frac{1}{G_1}{D}_2+\frac{1}{G_1{G}_2}{D}_3+\mathrm{\&Lambda;\&Lambda;}+\frac{1}{G_1{G}_2\mathrm{\&Lambda;}{G}_{k-1}}{D}_k$ （4）

$=D_1+\frac{1}{G_1}(D_2+\frac{1}{G_2}\left(\mathrm{\&Lambda;}\right))$

从式（4）分析，对于每一级而言如果忽略前级，将剩余的各级看成一个单独的ADC_BE，对于每一级的级间增益误差，都可以通过相同的算法来对本级的级间增益误差进行校正。因为D_BE’为V_out’的量化后信号，那么V_out’携带的信息将同步的转化到数字域D_BE’中，则

D′_BE=G(1+e)(V_res-R[n]·S)（5）

=G(1+e)V_res-G(1+e)(R[n]·S)

得出的D_BE’信号经过不断的迭代可以得到累加器输出信号e’表达式

e′=∑μ·G(1+e)·g_cal·V_res·R[n]

+∑μ·G·S(1-(1+e)·g_cal)(6）

式（6）中第一项为残差信号部分，由于R[n]的0均值特性，此项经反复迭代运算后也会趋于0，这样累加的结果e’由后半部分也就是校正信号部分决定。校正信号部分可看成是实际增益G·(1+e)经校正系数g_cal校正后的增益值G·(1+e)·g_cal与理想增益G之差，当两者之差趋于0时，校正系数g_cal也就收敛于1/(1+e)。该校正系数能够用来校正模拟域和数字域的增益误差，最后得到后续级ADC校正后数字码。

传输特性平移电路303为本发明的关键部分，主要包含比较器3031，比较器3032，和平移补偿电路3033。比较器3031为两输入的比较器，其一输入端口接固定电平3V_ref/4，另一端接输入信号V_in，当输入信号电压V_in≥3V_ref/4时，比较器输出S1为高电平，控制校正级ADC中子级DAC输出，从而得到表达式（1）中第五段表达式，此时的输入信号平移的电压值V_shift=-V_ref/2；而比较器3032与比较器3031相似，其中一个输入端输入固定电平-3V_ref/4，另一端接输入电压V_in，当输入电压Vin≤-3V_ref/4时，比较器3032的输出S0为高电平，同样的控制着子级DAC的输出，得到表达式（1）第一段式子，此时V_shift=V_ref/2。当表达式（1）处于第一段或第五段时，残差信号中增加了平移电压V_shift，因此需要在数字域上从量化后结果中减去与V_shift等权重的平移数字信号D_comp，才能恢复出原始的信号，得到D_comp等效该电压的校正后数字码，D_comp的表达式为

D_comp=D_comp1·g_cal（7）

式中V_fullscale为ADC满量程输入电压范围，即图5中-V_ref到V_ref，D_fullscale为与V_fullscale相对应的ADC输出数值域。

平移补偿电路3033受到比较器3031输出信号S1和比较器3032输出信号S0的控制。当输入组合S1S0=10时，数据选择器401连接存储器Q1端的输出有效，则将存储器Q1的数据输出到端口D_compl；同样当输入组合S1S0=01时，数据选择器401连接存储器Q2端的输出有效，则将存储器Q2的数据输出到端口D_compl；当输入组合S1S0=00时，数据选择器401连接存储器Q3端的输出有效，则将存储器Q3的数据输出到端口D_compl。存储器中存放对应V_shift下计算得到的D_compl值。

最后将校正级ADC数字输出码D1，平移补偿电路输出校正后的数字码D_comp与后续级ADC输出得到的校正码D_BEC相加，得到最终的该级输出码D_out。

为了验证图3实施电路的可行性，本发明给出12位流水线型ADC特性平移技术的仿真结果。其中12位流水线型ADC包含9级1.5位ADC和1级3位Flash ADC。第一个1.5位作为校正级，其它的所有级作为后续级ADC。当完整输入变化为-V_ref到V_ref时，数字完整输出范围D_fullscale＝2¹²,平移电压|V_shift|=V_ref/2，那么D_comp=2¹⁰，校正伪随机码振幅为V_ref/8。仿真结果如图6所示，图中D_out’为不含D_comp的输出信号，D_out为增加了D_comp后的输出信号，而D_comp是由平移电压作用在本级ADC中子级DAC上造成的。从仿真结果可以看出，在完整的输入信号和大幅度的校正信号下，仿真结果同样能够满足要求，因此该平移技术能够实现流水线型ADC完整输入范围的数字后台校正。

虽然本发明的后台数字校正平移技术内容以实例的形式公开如上，然而并非用以限定本发明，如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。

Claims (3)

1.一种具有平移技术的流水线型ADC数字后台校正电路，包含有校正级ADC电路301和常规后台校正电路302，其特征在于：在电路301和电路302的基础上，增设一个传输特性平移电路303，该电路303由两个比较器Comp3031、Comp3032和一个平移补偿电路3033组成，其电路之间的联接如下：校正级ADC电路301的输出V_res与常规后台校正电路302相联接，常规后台校正电路302的输出g_cal与传输特性平移电路303联接，传输特性平移电路303的两个比较器Comp的输出与校正级ADC电路301中的子级DAC3012联接，电路的工作原理：校正级ADC将输入电压信号V_in转换成输出残差信号V_res和子级ADC电路输出码D₁，其中D₁直接作为校正级输出数字码，V_res作为常规后台校正电路的输入电压信号，通过该校正电路处理得到校正系数g_cal和后续级校正数字码D_BE，将D_BE进行1/G倍增益还原得到常规后台校正实际输出数字码D_BEC，而校正系数g_cal将传输到传输特性平移电路中对传输特性平移电路输出进行校正，传输特性平移电路303的比较器Comp 3031的输出S1和比较器Comp 3032的输出S0作为控制信号联接到校正级子级DAC 3012，用于控制判断子级DAC 3012输出是否需要增加平移电压V_shift，以及增加V_shift时的正负极性，同时用两个比较器的输出结果S1和S0来控制平衡补偿电路3033，从而得到相应的平移电压补偿码D_comp1，平移电压补偿码D_comp1与校正系数_gcal相乘得到平移数字校正码D_comp，最后将三个模块的数字码D1、D_BEC和D_comp相加，得到最终完整数字输出码D_oubt，即为该流水线型ADC的输出。

2.根据权利要求书1所述的具有平移技术的流水线型ADC数字后台校正电路，其特征在于：当输入信号V_in小于-3V_ref/4或者V_in大于3V_ref/4时，由比较器3031和比较器3032的输出控制校正级ADC电路301的子级DAC3012电路的输出增加平移电压V_shift和相应的电压正负极性，其它输入电压范围将不需要增加平移电压V_shift。

3.根据权利要求书1所述的具有平移技术的流水线型ADC数字后台校正电路，其特征在于：传输特性平移电路303中的平移补偿电路3033由数据选择器401、存储器Q1，存储器Q2，存储器Q3组成，数据选择器401的输入为比较器3031的输出S1和比较器3032的输出S0，数据选择器的输出C1接存储器Q1，C2接存储器Q2，C3接存储器Q3，通过输入信号S1、S0不同组合控制不同的存储器输出平移电压对应的数字补偿码D_comp1。