CN102684696A - A/d转换器的测试装置以及测试方法 - Google Patents
A/d转换器的测试装置以及测试方法 Download PDFInfo
- Publication number
- CN102684696A CN102684696A CN201210061576XA CN201210061576A CN102684696A CN 102684696 A CN102684696 A CN 102684696A CN 201210061576X A CN201210061576X A CN 201210061576XA CN 201210061576 A CN201210061576 A CN 201210061576A CN 102684696 A CN102684696 A CN 102684696A
- Authority
- CN
- China
- Prior art keywords
- grade
- aanalogvoltage
- converter
- code
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及A/D转换器的测试装置以及测试方法,其能缩短A/D转换器的测试时间。本发明可提供对N位(N是自然数)的A/D转换器(1)进行测试的测试装置(2)。电压生成部(10)对A/D转换器(1)输出2N等级的模拟电压VIN。采集单元(20)对各等级中的A/D转换器(1)的输出代码DOUT进行采集。信号处理部(30)将在各等级中所采集的输出代码DOUT与对应的期望值代码EXP进行比较,根据比较结果对各等级的模拟电压VIN的值进行校正,并使校正后的模拟电压VIN输出到电压生成部(10)。
Description
技术领域
本发明涉及A/D转换器的测试技术。
背景技术
以将模拟电压转换成数字代码为目的来利用A/D转换器。理想的A/D转换器是生成相对于模拟电压而呈线性变化的数字代码。然而,实际的A/D转换器有时会有转换误差的情况,其结果是,有时会有数字代码以线性方式而无法追随模拟电压的情况。
图1(a)、图1(b)是用于说明3位的A/D转换器的非线性误差的图。用虚线(I)来表示理想的A/D转换器的转换特性。如图1(a)的实线(II)所示,实际的A/D转换器的转换特性具有转换误差。在图1(a)中,所有的数字代码DOUT相对于模拟电压VIN均为单调增加,所有的数字代码DOUT均会发生。对此,如图1(b)所示,还可能有某一数字代码DOUT未发生,数字代码DOUT相对于模拟电压VIN未进行单调增加的情况。
为了检查A/D转换器是否具有如规格所示的性能,而测定微分非线性误差(DNL)、积分非线性误差(INL)等。图2是表示比较技术所涉及的A/D转换器的测试系统1002的框图。任意波形发生器1010对作为被测试设备(DUT)1的A/D转换器,提供具有阶梯状变化的波形(斜坡波形)的模拟电压VIN。然后通过采集单元1006,来采集模拟电压VIN和A/D转换器的数字输出DOUT之间的关系,并检测在数字代码DOUT发生变化时的模拟电压VIN。由此,能测定出图1(a)、图1(b)所示的转换特性。
发明内容
发明所要解决的课题
在测试系统1002中,将斜坡状的模拟电压VIN的等级数设定为,大于A/D转换器1的等级数(代码数)。具体而言,需要使模拟电压VIN以A/D转换器1的等级数的8~16倍的阶跃数进行变化。因此,在现有的测试系统1002中,就需要非常长的测试时间。
另外,由于A/D转换器1的输入电压范围(全量程电压范围)也有误差,因而需要将模拟电压VIN的振幅设定为要宽于A/D转换器1的输入电压范围的设计值,由此测试时间将会进一步变长。由于较长的测试时间就意味着测试成本的增加,因而优选测试时间较短。
本发明是鉴于这种课题而完成的,其某一实施方式的目的之一在于,缩短A/D转换器的测试时间。
用于解决课题的手段
本发明的某一实施方式涉及N位(N是自然数)的A/D转换器的测试装置。
该测试装置包括:电压生成部,其对A/D转换器输出2N等级的模拟电压;采集单元,其对各等级中的A/D转换器的输出代码进行采集;信号处理部,其将在各等级中所采集的输出代码与对应的期望值代码进行比较,根据比较结果对各等级的模拟电压的值进行校正,并使校正后的模拟电压输出到电压生成部。
该测试装置通过反复进行每当采集了A/D转换器的输出代码,就校正模拟电压,并采集与校正后的模拟电压相对应的A/D转换器的输出代码这一处理,从而使各等级的模拟电压逐渐接近于A/D转换器的阈值电压。根据该实施方式,能够以少于现有测试装置的采集次数对A/D转换器的转换点进行检测,并能够缩短测试时间。
信号处理部可以在第i次(i是自然数)的校正处理中,根据在某等级中所采集的输出代码与对应的期望值代码的比较结果,使该等级的第(i+1)次的模拟电压减小或者增大。
在模拟电压的邻接等级的初始状态下的电位差均为ΔV,信号处理部可以在第i次(i是自然数)的校正处理中,根据在某等级中所采集的输出代码与对应的期望值代码的比较结果,使该等级的第(i+1)次的模拟电压减小或增大ΔV/2i。
由于在现有的测试装置中,以1/2M-1LSB的分辨率来检测变化点(阈值电压),因而所需要的输出代码的采集次数总计为2N×2M-1次,与此相对,根据本实施方式,输出代码的采集次数仅仅为2N×M次就足矣。
信号处理部可以反复进行模拟电压的校正处理,直到获得所希望的分辨率为止。
电压生成部包括:主电压源,其生成邻接等级的电位差为ΔV的2N等级的基准模拟电压;副电压源,其按各等级而生成与通过信号处理部所决定的校正量相对应的校正电压;加法器,其对基准模拟电压和校正电压进行相加,并输出校正后的模拟电压。
电压生成部可以以单调增加的方式而产生2N等级的模拟电压。
电压生成部可以以扰动(scramble)的方式而产生2N等级的模拟电压。在该情况下,能够以严格的条件对A/D转换器进行测试。
本发明的另一实施方式涉及N位(N是自然数)的A/D转换器的测试方法。该方法将变量i(i是自然数)递增的同时,反复执行如下的步骤:对A/D转换器输出2N等级的模拟电压的步骤;对各等级中的A/D转换器的输出代码进行采集的步骤;将在各等级中所采集的输出代码与对应的期望值代码进行比较,并根据比较结果来校正各等级的模拟电压值的步骤。
此外,在方法、装置、系统等之间相互转换了以上的构成要素的任意组合、以及本发明的构成要素和表现的方案,作为本发明的实施方式都是有效的。
发明效果
根据本发明的某一实施方式,能够缩短A/D转换器的测试时间。
附图说明
图1(a)、图1(b)是用于说明3位的A/D转换器的非线性误差的图。
图2是表示比较技术所涉及的A/D转换器的测试系统的框图。
图3是表示实施方式所涉及的测试装置结构的框图。
图4是表示利用图3的测试装置的测试方法的流程图。
图5(a)、图5(b)是用于说明测试装置的动作的图。
图6是表示变形例所涉及的测试装置结构的框图。
图7(a)、图7(b)是分别表示单调增加的模拟电压、扰动后的模拟电压的波形图。
图8是表示利用图3的测试装置的测试方法的变形例的流程图。
附图标记的说明
1...DUT、2...测试装置、10...电压生成部、12...主电压源、14...副电压源、16...加法器、20...采集单元、30...信号处理部。
具体实施方式
以下,参照附图,并以优选实施方式为基础来说明本发明。对各附图中所示的同一或者同等的构成要素、部件、处理附加同一标记,并适当省略重复的说明。另外,实施方式只是示例而并非限定发明,实施方式中所述的所有特征及其组合并不一定必须是发明的本质部分。
在本说明书中,“部件A与部件B相连接的状态”是指,除了部件A与部件B直接进行物理连接的情况以外,还包括部件A与部件B经由不会对电连接状态带来影响的其他部件而进行间接连接的情况。同样,“部件C被设置于部件A和部件B之间的状态”是指,除了部件A与部件C、或者部件B与部件C直接进行连接的情况以外,还包括经由不会对电连接状态带来影响的其他部件而进行间接连接的情况。
图3是表示实施方式所涉及的测试装置2的结构的框图。在测试装置2上连接作为测试对象的A/D转换器(还称之为DUT)1。DUT1是使输入的模拟电压VIN量化,并转换成N位(N是自然数)的数字代码DOUT的A/D转换器。
测试装置2对DUT1提供模拟测试信号(模拟电压)VIN,并判断数字代码DOUT变化时的模拟电压、也就是对A/D转换器的基准阈值电压进行判断,从而测定非线性误差(INL、DNL)。以下,对测试装置2的具体结构进行说明。
测试装置2包括:电压生成部10、采集单元20、信号处理部30。电压生成部10对A/D转换器1输出2N等级的模拟电压VIN。下面将第j等级(1≤j≤2N)的模拟电压VIN标记为VIN(j)。电压生成部10能够由任意波形发生器(AWG)或者D/A转换器而构成。
采集单元20用于采集第j等级(j=1~2N)中的A/D转换器1的输出代码DOUT(j)。在期望值存储器32中,存储有各等级中的期望值代码EXP(1~2N)。具体而言,第j等级的期望值EXP(j)按10进制数为j-1。期望值代码EXP还可以在信号处理部30的内部生成,在该情况下,就不需要有期望值存储器32。
信号处理部30将在各等级中所采集的输出代码DOUT(j),与对应的期望值代码EXP(j)进行比较,并根据比较结果来校正各等级的模拟电压VIN(j)的值。信号处理部30使校正后的模拟电压VIN输出到电压生成部10,采集单元20采集作为其结果而产生的数字代码DOUT。
以上就是测试装置2的基本结构。该测试装置2反复进行如下处理:每当采集了A/D转换器1的输出代码DOUT,就校正模拟电压VIN,并采集与校正后的模拟电压VIN相对应的A/D转换器1的输出代码DOUT。其结果为,各等级的模拟电压VIN,就逐渐接近于A/D转换器1的变化点、也就是阈值电压。信号处理部30反复进行M次的模拟电压VIN的校正处理,直到获得所希望的分辨率为止。根据该测试装置2,能够以少于现有测试装置的采集次数来检测A/D转换器1的转换点,并能够缩短测试时间。
接下来,对测试装置2的优选的具体信号处理进行说明。
图4是表示利用图3的测试装置2的测试方法的流程图。
信号处理部30将变量i递增1的同时,反复进行M次的校正处理(S100)。在第i次的校正处理中,信号处理部30将变量j递增1的同时,对所有的等级1~2N进行校正处理(S102)。
在第i次(i是自然数)的校正处理中,电压生成部10生成模拟电压VIN(j)(S104)。然后,对响应于该模拟电压VIN(j)的输出代码DOUT(j)进行采集(S106)。
在第j等级所采集的输出代码DOUT(j)大于对应的期望值代码EXP(j)时(S108的是),则使该等级的第(i+1)次的模拟电压VIN(j)减小校正电压VADJ(j)(S110)。反之,在所采集的输出代码DOUT(j)小于等于对应的期望值代码EXP(j)时(S108的否),则使该等级的第(i+1)次的模拟电压VIN(j)增大校正电压VADJ(j)(S112)。此外,处理步骤S110、S112意味着对下一循环(i+1)中的模拟电压VIN(j)进行计算。在步骤S104中,实际上生成了通过步骤S110、S112计算出的模拟电压VIN(j),并将其施加于DUT1。
在某实施例中,信号处理部30进行二分查找(binary search)。设定初始状态(i=1)下的模拟电压VIN(1~2N)的邻接等级的电位差为相同的ΔV。ΔV还可以是与A/D转换器1的1LSB的设计值对应的电压。信号处理部30在第i次(i是自然数)的校正处理中,在第j等级所采集的输出代码DOUT(j)大于对应的期望值代码EXP(j)时,则使该等级的第(i+1)次的模拟电压VIN(j)减小VADJ(j)=ΔV/2i。反之,在所采集的输出代码DOUT(j)小于等于对应的期望值代码EXP(j)时,则使该等级的第(i+1)次的模拟电压增大VADJ(j)=ΔV/2i。
利用电压生成部10的2N等级的模拟电压VIN(1~2N)是任意的。例如电压生成部10还可以使2N等级的模拟电压VIN(1~2N)以与时间同时进行单调增加的方式而产生。在该情况下,模拟电压VIN(1~2N)就成为阶梯状增加的斜坡波形。
以上就是测试装置2的具体信号处理。图5(a)、图5(b)是用于说明测试装置2的动作的图。A/D转换器1是3位,输入电压范围为0~1V。在图5(a)中,虚线(I)表示理想的A/D转换器的输入输出特性,实线(II)表示具有误差的A/D转换器的输入输出特性。虽然重复了,但测试装置2的目的就是,对实线(II)的各代码的阈值电压VTH(1)~VTH(8)进行检测。
着眼于与第3等级有关的处理,也就是代码DOUT=[010]和[011]的阈值电压VTH(3)的检测。图5(b)是表示对代码[010]和[011]的阈值电压VTH(3)进行检测的过程的图。因为此时的期望值代码EXP(3),按10进制数为2(=3-1),所以就是[010]。在图5(b)中,实线表示应检测的阈值电压VTH(3),单点划线表示以每个循环进行校正的输入电压VIN(3)。
例如在第一次的处理中,输入作为初始值的VIN(3)=3×ΔV。此时的输出代码DOUT为[011],由于其大于期望值代码[010],因而接下来的第二次处理的输入电压VIN就仅降低ΔV/2。在第二次的处理中,因为输出代码DOUT为[010]且小于等于期望值代码[010],所以接下来的第三次处理的输入电压VIN就仅增加ΔV/4。由此可知:每次反复进行模拟电压VIN(3)的校正处理,模拟电压VIN就逐渐接近于阈值电压VTH(3)。
在进行了该处理的情况下,通过两次反复能够实现1/2LSB的分辨率,通过三次反复能够实现1/4LSB的分辨率,通过M次反复,就能够以1/2M-1LSB的分辨率对DUT1进行测试。
在现有的图2的测试系统1002中,在利用具有斜坡波形的模拟电压VIN的情况下,为了获得(1/M)LSB的分辨率,就需要每1等级采集M次的数字代码DOUT。也就是说,在全等级下需要进行2N×M次的采集。
例如为了获得1/8LSB的分辨率,在现有的系统中需要进行2N×8次的采集。对此,根据实施方式所涉及的测试装置2,为了获得相同的分辨率只要进行4次反复即可,所需要的采集次数为2N×4次,能够大幅度地缩短测试时间。
以上,以实施方式为基础对本发明进行了说明。该实施方式只是示例,本领域技术人员了解如下情况:对这些各个构成要素及各处理过程进行组合就能够有各种各样的变形例,而且上述变形例也处于本发明的范围内。以下,对上述变形例进行说明。
图6是表示变形例所涉及的测试装置2a的结构的框图。电压生成部10a包括主电压源12、副电压源14、加法器16。主电压源12生成:邻接等级的电位差为ΔV的2N等级的基准模拟电压VREF(1~2N)。VREF(j)=ΔV×j。
副电压源14生成:按各等级j并与信号处理部30所决定的校正量相对应的校正电压VADJ’(j)。加法器16将基准模拟电压VREF(j)和校正电压VADJ’(j)进行相加,并输出校正后的模拟电压VIN(j)。
VIN(j)=VREF(j)+VADJ’(j)
以图5(b)为例,第一次~第三次的校正电压VADJ’(3)分别为-1/2×ΔV、-1/4×ΔV、-3/8×ΔV。
根据图6的结构,由于通过将生成较粗精度的基准模拟电压VREF的电压源,与生成精密精度的校正电压VADJ’的电压源进行分离,从而能够分别以各自的精度对两个电压源进行最优化设计,因此能够使电压生成部10a的尺寸变小,同时还能够提高模拟电压VIN的精度。另外,还能够简化信号处理部30中的信号处理。
电压生成部10可以以扰动而不是单调增加的方式,来产生2N等级的模拟电压VIN。图7(a)、图7(b)是分别表示单调增加的模拟电压VIN、扰动后的模拟电压VIN的波形图。如图7(b)所示,通过随时间进行扰动并输出模拟电压VIN(1~8),能够以更严格的条件对A/D转换器1进行测试。此外,如图7(b)所示,扰动可以是每个循环都相同的顺序,或者在其他实施例中,还可以是每个循环(i)都不同的顺序。
图8是表示利用图3的测试装置的测试方法的变形例的流程图。在该变形例中,图4的处理步骤S108~S112在循环(loop)S102的外侧进行。即、针对全等级1≤j≤2N来采集数字代码DOUT(j)(S104、S106)。由此,信号处理部30不会介入循环S102内的处理。
然后,在采集了全等级的数字代码DOUT后,针对全等级1≤j≤2N,对在下一循环(i+1)中应提供给DUT1的模拟电压VIN(j)进行汇总计算(S120)。具体而言,就是将变量j递增1的同时,进行图4的步骤S108、S110、S112的处理。
在图4的流程图中,由于每当采集每个等级的数字代码DOUT就进行步骤S108、S110、S112的处理,因此从采集单元20到信号处理部30的数据传输、从信号处理部30到电压生成部10的数据传输就发生了M×2N次。数据传输所需要的时间(额外开销时间τOH)就增大到无法忽视的程度。
对此,根据图8的变形例所涉及的方法,将全等级的数字代码DOUT汇总起来,从采集单元20对信号处理部30进行一次传输(突发传输(bursttransmission)),并汇总计算在下一循环中应提供的全等级的模拟电压,还能够将全等级的数据汇总起来,从信号处理部30对电压生成部10进行突发传输。一般而言,将多个字进行连续传输的突发传输,在时间的利用效率方面将远远高于以字为单位的数据传输。因此,根据图8的变形例,能够将数据传输的次数减少到M次,与图4的处理相比能够大幅度地降低数据传输的额外开销时间。
与以下说明的比较技术相比,缩短该额外开销时间的效果很有效。在该比较技术中,对每个等级进行二分查找。具体而言,就是对每个等级进行以下的处理。
对于应测定的阈值电压Vth,设定临时的最大电压Vt、临时的最小电压Vb,使模拟电压VIN在两个电压Vt和Vb之间发生变化的同时,通过二分查找来决定正确的阈值电压Vth。而且,对全等级反复进行该处理。全等级下的采集次数为2N×M,并与图4或者图8的处理相同。此外,比较技术中的分辨率为(Vt-Vb)/2M。
在比较技术中,以相同的采集次数,能够实现与图4或图8的流程图所示的信号处理相同程度的分辨率。但是在比较技术中,每当采集了数字代码DOUT,就产生了在采集单元20和信号处理部30之间的数据传输、以及在信号处理部30和电压生成部10之间的数据传输。也就是说,在比较技术中,信号处理部30介入的次数、即数据传输的次数与图4的流程图相同,全部为2N×M次。因此,利用图8的流程图进行的处理与比较技术相比,能够缩短与数据传输有关的额外开销时间。
在实施方式中,虽然以二分查找作为具体例进行了说明,但本发明并不局限于此。例如,还可以利用采用黄金分割比的查找等其他算法。
在实施方式中,虽然将期望值代码EXP(j)设为j-1,但也可以设为EXP(j)=j。在该情况下,当第i个处理中的输出代码DOUT(j)小于期望值代码EXP(i)时,则增大第i+1个处理的输入电压VIN;当输出代码DOUT(j)大于等于期望值代码EXP(i)时,只要减小第i+1个处理的输入电压VIN即可。
换而言之,在对第j个代码和第j+1个代码之间的阈值电压VTH(j+1)进行校正时,在第i个处理中,输出代码DOUT(j)小于等于第j个代码时,则增大第i+1个处理的输入电压VIN;在输出代码DOUT(j)大于等于第(j+1)个代码时,只要减小第i+1个处理的输入电压VIN即可。
虽然基于实施方式说明了本发明,但实施方式只不过表示了本发明的原理、应用,实施方式在不脱离权利要求书所规定的本发明思想的范围内,可以有很多的变形例及配置的变更。
Claims (10)
1.一种测试装置,其是N位的A/D转换器的测试装置,N是自然数,其特征在于,包括:
电压生成部,其对所述A/D转换器输出2N等级的模拟电压;
采集单元,其对各等级中的所述A/D转换器的输出代码进行采集;
信号处理部,其将在各等级中所采集的输出代码与对应的期望值代码进行比较,根据比较结果对各等级的模拟电压的值进行校正,并使校正后的模拟电压输出到所述电压生成部。
2.根据权利要求1所述的测试装置,其特征在于,
所述信号处理部在第i次的校正处理中,根据在某等级中所采集的输出代码与对应的期望值代码的比较结果,使该等级的第i+1次的所述模拟电压减小或者增大,其中i是自然数。
3.根据权利要求2所述的测试装置,其特征在于,
在所述模拟电压的邻接等级的初始状态下的电位差均为ΔV,
所述信号处理部在第i次的校正处理中,根据在某等级中所采集的输出代码与对应的期望值代码的比较结果,使该等级的第i+1次的所述模拟电压减小或者增大ΔV/2i,其中i是自然数。
4.根据权利要求2或3所述的测试装置,其特征在于,
所述信号处理部反复进行所述模拟电压的校正处理,直到获得所希望的分辨率为止。
5.根据权利要求1至3中任意一项所述的测试装置,其特征在于,
所述电压生成部包括:
主电压源,其生成邻接等级的电位差为ΔV的2N等级的基准模拟电压;
副电压源,其按各等级而生成与通过所述信号处理部所决定的校正量相对应的校正电压;
加法器,其对所述基准模拟电压和所述校正电压进行相加,并输出校正后的模拟电压。
6.根据权利要求1至3中任意一项所述的测试装置,其特征在于,
所述电压生成部以单调增加的方式而产生所述2N等级的模拟电压。
7.根据权利要求1至3中任意一项所述的测试装置,其特征在于,
所述电压生成部以扰动的方式而产生所述2N等级的模拟电压。
8.一种测试方法,其是N位的A/D转换器的测试方法,N是自然数,其特征在于,
将变量i递增的同时,其中i是自然数,反复执行如下的步骤:
对所述A/D转换器输出2N等级的模拟电压;
对各等级中的所述A/D转换器的输出代码进行采集;
将在各等级中所采集的输出代码与对应的期望值代码进行比较,并根据比较结果来校正各等级的模拟电压值。
9.根据权利要求8所述的方法,其特征在于,
在第i次进行校正的步骤中,根据在某等级中所采集的输出代码与对应的期望值代码的比较结果,使该等级的第i+1次的所述模拟电压减小或者增大。
10.根据权利要求9所述的方法,其特征在于,
在所述模拟电压的邻接等级的初始状态下的电位差均为ΔV,
在第i次进行校正的步骤中,根据在某等级中所采集的输出代码与对应的期望值代码的比较结果,使该等级的第i+1次的所述模拟电压减小或者增大ΔV/2i。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-052805 | 2011-03-10 | ||
JP2011052805A JP2012191412A (ja) | 2011-03-10 | 2011-03-10 | A/dコンバータの試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102684696A true CN102684696A (zh) | 2012-09-19 |
CN102684696B CN102684696B (zh) | 2015-11-25 |
Family
ID=46795035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210061576.XA Active CN102684696B (zh) | 2011-03-10 | 2012-03-09 | A/d转换器的测试装置以及测试方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8525714B2 (zh) |
JP (1) | JP2012191412A (zh) |
CN (1) | CN102684696B (zh) |
TW (1) | TWI485990B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103905043A (zh) * | 2012-10-05 | 2014-07-02 | 英飞凌科技股份有限公司 | 测试电路 |
CN109765477A (zh) * | 2018-12-20 | 2019-05-17 | 西安现代控制技术研究所 | 用于加速度计信号采集板的测试设备 |
CN109905124A (zh) * | 2017-12-07 | 2019-06-18 | 华大半导体有限公司 | 模拟数字转换器以及模拟数字转换方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103961126B (zh) * | 2013-02-05 | 2016-07-06 | 苏州瑞派宁科技有限公司 | 一种多阈值采样数字化器件的阈值校正方法 |
US9335786B2 (en) | 2013-02-28 | 2016-05-10 | Oracle International Corporation | Adapter facilitating blind-mate electrical connection of field replaceable units with virtual backplane of computing rack |
US9240798B2 (en) * | 2014-02-28 | 2016-01-19 | Texas Instruments Incorporated | On-chip analog-to-digital converter (ADC) linearity text for embedded devices |
DE112017007828T5 (de) * | 2017-09-28 | 2020-04-23 | Mitsubishi Electric Corporation | Signalverarbeitungsvorrichtung und Testverfahren |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1378344A (zh) * | 2001-04-04 | 2002-11-06 | 华邦电子股份有限公司 | 逐次近似模/数转换集成电路的测试方法及电路 |
US6710729B1 (en) * | 2002-10-10 | 2004-03-23 | Faraday Technology Corp. | Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer |
EP1635469A2 (en) * | 2004-09-08 | 2006-03-15 | Matsushita Electric Industrial Co., Ltd. | Pipelined a/d converter and method for correcting output of the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6531972B2 (en) * | 2000-04-19 | 2003-03-11 | Texas Instruments Incorporated | Apparatus and method including an efficient data transfer for analog to digital converter testing |
US7634376B2 (en) * | 2003-06-16 | 2009-12-15 | Aptina Imaging Corporation | Internal bias measure with onboard ADC for electronic devices |
US7471224B2 (en) * | 2005-11-07 | 2008-12-30 | Montana State University | Broadband analog to digital conversion using analog spectral recording |
-
2011
- 2011-03-10 JP JP2011052805A patent/JP2012191412A/ja not_active Withdrawn
-
2012
- 2012-02-14 TW TW101104623A patent/TWI485990B/zh active
- 2012-03-07 US US13/414,611 patent/US8525714B2/en active Active
- 2012-03-09 CN CN201210061576.XA patent/CN102684696B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1378344A (zh) * | 2001-04-04 | 2002-11-06 | 华邦电子股份有限公司 | 逐次近似模/数转换集成电路的测试方法及电路 |
US6710729B1 (en) * | 2002-10-10 | 2004-03-23 | Faraday Technology Corp. | Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer |
EP1635469A2 (en) * | 2004-09-08 | 2006-03-15 | Matsushita Electric Industrial Co., Ltd. | Pipelined a/d converter and method for correcting output of the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103905043A (zh) * | 2012-10-05 | 2014-07-02 | 英飞凌科技股份有限公司 | 测试电路 |
CN103905043B (zh) * | 2012-10-05 | 2017-11-14 | 英飞凌科技股份有限公司 | 测试电路 |
CN109905124A (zh) * | 2017-12-07 | 2019-06-18 | 华大半导体有限公司 | 模拟数字转换器以及模拟数字转换方法 |
CN109905124B (zh) * | 2017-12-07 | 2022-09-30 | 华大半导体有限公司 | 模拟数字转换器以及模拟数字转换方法 |
CN109765477A (zh) * | 2018-12-20 | 2019-05-17 | 西安现代控制技术研究所 | 用于加速度计信号采集板的测试设备 |
CN109765477B (zh) * | 2018-12-20 | 2021-07-02 | 西安现代控制技术研究所 | 用于加速度计信号采集板的测试设备 |
Also Published As
Publication number | Publication date |
---|---|
US20120229314A1 (en) | 2012-09-13 |
CN102684696B (zh) | 2015-11-25 |
JP2012191412A (ja) | 2012-10-04 |
TWI485990B (zh) | 2015-05-21 |
US8525714B2 (en) | 2013-09-03 |
TW201240354A (en) | 2012-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102684696B (zh) | A/d转换器的测试装置以及测试方法 | |
CN109756226B (zh) | 参考dac的背景校准和adc中的量化非线性 | |
KR20140031869A (ko) | Adc 교정 | |
Laraba et al. | Exploiting pipeline ADC properties for a reduced-code linearity test technique | |
CN106559079B (zh) | 信号处理电路 | |
EP2815507A1 (en) | Methods for calibrating pipeline analog - to - digital converters having multiple channels | |
US9184759B1 (en) | System and methodology for analog-to-digital converter linearity testing | |
US20200186159A1 (en) | Ad converter | |
CN110988961B (zh) | 信号处理方法、装置和探测系统 | |
KR20090085283A (ko) | 아날로그 디지털 변환기의 오차 보정 장치 및 방법 | |
CN110954938B (zh) | 比较器的阈值校正方法、装置和采样电路 | |
US8860592B2 (en) | Signal generating circuit | |
US7664621B2 (en) | System and method for mapping system transfer functions | |
CN111837340A (zh) | Ad转换器的修正装置及ad转换装置 | |
CN111490786B (zh) | 一种数模转换器的校准方法及装置 | |
KR20150084556A (ko) | 아날로그 신호 오차 보정 장치 및 그 방법 | |
CN103905043B (zh) | 测试电路 | |
Sivakumar et al. | Design of digital built-in self-test for analog to digital converter | |
Jędrzejewski et al. | Self-calibratable Adaptive Sub-ranging ADC Insensitive to Amplifiers Gain Errors | |
US20150236709A1 (en) | Protection for analog to digital converters | |
KR20120066708A (ko) | 온도보상기능을 갖는 홀 집적회로 | |
JP2005516224A (ja) | Dsp支援によるピーク取り込み回路および方法 | |
El-rachini et al. | Behavioural models for analog to digital conversion architectures for deep submicron technology nodes | |
KR20170066044A (ko) | 오프셋 조절 장치 및 그를 이용한 센서 장치 | |
Geurkov et al. | Arithmetic Compactors Design: Application to Mixed Signal Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |