KR20150084556A - 아날로그 신호 오차 보정 장치 및 그 방법 - Google Patents

아날로그 신호 오차 보정 장치 및 그 방법 Download PDF

Info

Publication number
KR20150084556A
KR20150084556A KR1020140004684A KR20140004684A KR20150084556A KR 20150084556 A KR20150084556 A KR 20150084556A KR 1020140004684 A KR1020140004684 A KR 1020140004684A KR 20140004684 A KR20140004684 A KR 20140004684A KR 20150084556 A KR20150084556 A KR 20150084556A
Authority
KR
South Korea
Prior art keywords
correction
signal
converter
error
digital signal
Prior art date
Application number
KR1020140004684A
Other languages
English (en)
Other versions
KR101605745B1 (ko
Inventor
황재필
남정한
이승철
Original Assignee
두산중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 두산중공업 주식회사 filed Critical 두산중공업 주식회사
Priority to KR1020140004684A priority Critical patent/KR101605745B1/ko
Publication of KR20150084556A publication Critical patent/KR20150084556A/ko
Application granted granted Critical
Publication of KR101605745B1 publication Critical patent/KR101605745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 신호 오차 보정 장치 및 그 방법에 관한 것으로, 적어도 하나 이상의 기준 신호를 생성하는 기준 신호 생성부, 아날로그 신호를 디지털 신호로 변환 또는 디지털 신호를 아날로그 신호로 변환하고, 상기 기준 전압 생성부에서 생성된 기준 신호를 입력받아 기준 디지털 신호를 생성하는 변환기, 상기 변환기에서 생성된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단하고, 그 판단결과 허용 범위를 벗어나는 경우 정적 보정 또는 동적 보정의 보정 방식을 확인하는 제어부, 상기 보정 방식 확인결과, 동적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행하고, 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는 경우 보정값을 계산하고, 상기 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행하는 보정부를 포함한다.

Description

아날로그 신호 오차 보정 장치 및 그 방법{APPRATUS AND MEHOD FOR COMPENSATING ERROR OF ANALOG SIGNAL}
본 발명은 아날로그 신호 오차 보정 장치 및 그 방법에 관한 것으로, 보다 상세하게는 기준 신호를 생성하고, 그 기준 신호에 대한 디지털 출력을 이용하여 아날로그 입출력 신호의 오차를 보정하는 아날로그 신호 오차 보정 장치 및 그 방법에 관한 것이다.
아날로그 디지털 변환기(analog to digital converter)는 아날로그 디지털 컨버터, AD 컨버터, 또는 AD 변환기로 불리는 장치이다. 아날로그 디지털 변환기는 입력된 아날로그 신호를 일정한 샘플링 주기에 따라 디지털 신호로 변환하는 장치로서, 연속적인 값으로 표현되는 아날로그 신호를 외부로부터 입력받아 이산적인 양으로 표현되는 디지털 신호로 변환하여 출력하는 장치이다.
일반적으로 아날로그 디지털 변환기는 자체 특성 및 입력 신호의 특성 차이로 게인 오차(gain error) 및 오프셋 오차(offset error)를 가진다. 게인 오차란 아날로그 입력 신호에 대한 이상적인 디지털 출력과 비교하여 실제의 디지털 출력이 일정한 비율만큼 벗어나는 오차를 말하는 것으로서, 아날로그 입력 범위의 중심부에서 정확하게 맞던 값이 아날로그 입력 범위의 최저치와 최고치에 근접함에 따라 발생하는 오차이다. 한편, 오프셋 오차란 아날로그 입력에 대한 이상적인 디지털 출력에 대하여 실제의 디지털 출력이 일정한 양만큼 벗어나는 오차를 말하는 것으로서, 사용자가 알고 있는 신호를 계측하였을 때 측정값이 전체적으로 높거나 또는 낮게 나오는 정도를 의미한다.
디지털 시스템에서는 연속적인 변화량의 함수인 아날로그 신호를 그에 대응하는 이산적인 양의 신호인 디지털값으로 변환하여 제어에 사용한다. 제어에 관련된 알고리즘이 뛰어난 성능을 보여도 입력되는 아날로그 신호를 아날로그 디지털 변환기에 의해 최대한 정확하게 디지털 신호로 변환할 수 없다면, 디지털 시스템에서의 제어성능은 보장될 수 없다.
따라서, 디지털 시스템에서 더욱 정밀한 제어성능을 보장하기 위해서는 기존의 아날로그 디지털 변환기의 게인 오차 및 오프셋 오차를 보정하는 것이 필요하다.
한국등록특허 제827399호
본 발명의 목적은 기준 신호를 생성하고, 그 기준 신호에 대한 디지털 출력을 이용하여 아날로그 입출력 신호의 게인과 오프셋 오차를 보정할 수 있는 아날로그 신호 오차 보정 장치 및 그 방법을 제공하는데 있다.
본 발명의 다른 목적은 제어 대상 및 신호의 특성에 따라 정적 보정과 동적 보정을 선택 및 적용할 수 있는 아날로그 신호 오차 보정 장치 및 그 방법을 제공하는데 있다.
상기 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면, 적어도 하나 이상의 기준 신호를 생성하는 기준 신호 생성부, 아날로그 신호를 디지털 신호로 변환 또는 디지털 신호를 아날로그 신호로 변환하고, 상기 기준 전압 생성부에서 생성된 기준 신호를 입력받아 기준 디지털 신호를 생성하는 변환기, 상기 변환기에서 생성된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단하고, 그 판단결과 허용 범위를 벗어나는 경우 정적 보정 또는 동적 보정의 보정 방식을 확인하는 제어부, 상기 보정 방식 확인결과, 동적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행하고, 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는 경우 보정값을 계산하고, 상기 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행하는 보정부를 포함하는 아날로그 신호 오차 보정 장치가 제공된다.
상기 기준 신호 생성부는 상기 변환기에 여유 채널 존재 여부를 확인하고, 여유 채널이 존재하는 경우 상기 생성된 기준 신호를 상기 변환기에 인가하고, 상기 변환기에 여유 채널이 존재하지 않은 경우 채널 생성 신호를 출력할 수 있다.
상기 제어부는 사용자로부터 정적 보정 또는 동적 보정의 보정 방식을 입력받아 설정할 수 있다.
상기 보정부는 상기 보정 방식 확인 결과, 정적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 오차를 보정할 수 있다.
본 발명의 다른 측면에 따르면, 아날로그 신호 오차 보정 장치가 변환기의 오차를 보정하는 방법에 있어서, (a) 적어도 하나 이상의 기준 신호를 생성하여 상기 변환기에 입력하는 단계, (b) 상기 변환기에 의해 상기 기준 신호가 기준 디지털 신호로 변환되는 단계, (c) 상기 변환된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단하고, 그 판단결과 허용 범위를 벗어나는 경우 정적 보정 또는 동적 보정의 보정 방식을 확인하는 단계, (d) 상기 보정 방식 확인결과, 동적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행하고, 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는 경우 보정값을 계산하고, 상기 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행하는 단계를 포함하는 아날로그 신호 오차 보정 방법이 제공된다.
상기 (a) 단계는, 상기 변환기에 여유 채널 존재 여부를 확인하는 단계, 여유 채널이 존재하는 경우 상기 생성된 기준 신호를 상기 변환기에 인가하고, 상기 변환기에 여유 채널이 존재하지 않은 경우 채널 생성 신호를 출력하는 단계를 포함할 수 있다.
상기 (d)단계에서 상기 보정 방식 확인 결과, 정적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 오차를 보정할 수 있다.
본 발명에 따르면, 기준 신호를 생성하고, 그 기준 신호에 대한 디지털 출력을 이용하여 아날로그 입출력 신호의 게인 오차와 오프셋 오차를 보정함으로써, 제어 안정성과 정확도를 높일 수 있다.
또한, 제어 대상 및 신호의 특성에 따라 정적 보정과 동적 보정을 선택 및 적용함으로써, 정밀 제어가 필요한 경우 또는 현장 상황에 따른 보정이 필요한 경우 신호 상태 변화에 대한 정확도를 보장할 수 있다.
도 1은 본 발명의 실시예에 따른 아날로그 신호 오차 보정 장치의 구성을 나타낸 블럭도.
도 2는 본 발명의 실시예에 따른 변환기에 기준 신호가 입력되는 채널을 설명하기 위한 예시도.
도 3은 본 발명의 실시예에 따른 기준 신호의 변화 감지를 나타낸 예시도.
도 4는 본 발명의 일 실시예에 따른 아날로그 신호 오차 보정 장치가 오차를 보정하는 방법을 나타낸 흐름도.
도 5는 본 발명의 다른 실시예에 따른 아날로그 신호 오차 보정 장치가 오차를 보정하는 방법을 나타낸 흐름도.
본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 명세서에 첨부된 도면에 의거한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 명세서에서 표현되는 각 기능부는 본 발명 구현에 대한 예일 뿐이다. 따라서, 본 발명의 다른 구현에서는 본 발명의 사상 및 범위를 벗어나지 않는 범위에서 다른 기능부가 사용될 수 있다. 또한, 각 기능부는 순전히 하드웨어 또는 소프트웨어의 구성으로만 구현될 수도 있지만, 동일 기능을 실행하는 다양한 하드웨어 및 소프트웨어 구성들의 조합으로 구현될 수도 있다.
도 1은 본 발명의 실시예에 따른 아날로그 신호 오차 보정 장치의 구성을 나타낸 블럭도, 도 2는 본 발명의 실시예에 따른 변환기에 기준 신호가 입력되는 채널을 설명하기 위한 예시도, 도 3은 본 발명의 실시예에 따른 기준 신호의 변화 감지를 나타낸 예시도이다.
도 1을 참조하면, 아날로그 신호 오차 보정 장치(100)는 기준 신호 생성부(110), 변환기(120), 제어부(130), 보정부(140)를 포함한다.
기준신호 생성부(110)는 적어도 하나 이상의 기준 신호를 생성한다. 이때, 생성된 기준 신호는 변환기에 제공되는 아날로그 입력 신호로서, 변환기의 게인, 오프셋 등의 오차를 연산하는데 이용된다. 변환기에 입력되는 아날로그 입력 신호 값의 범위는 변환기(120)의 규격에 따라 미리 규정되어 있으므로, 입력 전압 및 저항의 크기를 조정함으로써 아날로그 입력 신호 값의 범위에 맞는 기준 신호를 생성할 수 있다.
기준 신호 생성부(110)는 변환기(120)에 여유 채널 존재 여부를 확인하고, 여유 채널이 존재하는 경우 생성된 기준 신호를 변환기(120)에 인가하고, 변환기(120)에 여유 채널이 존재하지 않은 경우 채널 생성 신호를 출력한다. 채널 생성 신호를 확인한 사용자는 변환기(120)에 기준 신호를 인가할 채널을 생성할 수 있다.
바람직하게는 기준신호 생성부(110)는 서로 상이한 제1기준 신호 및 제2 기준신호의 2개의 기준 신호를 생성할 수 있다.
변환기(120)는 아날로그 신호를 디지털 신호로 변환 또는 디지털 신호를 아날로그 신호로 변환하고, 기준 전압 생성부(110)에서 생성된 기준 신호를 입력받아 기준 디지털 신호를 생성한다.
변환기(120)는 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기 또는 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기일 수 있다.
아날로그 디지털 변환기는 아날로그 입력 신호를 입력받고, 입력받은 아날로그 입력신호를 디지털 형태로 변환하여 출력한다. 아날로그 디지털 변환기는 다수의 아날로그 입력 신호가 입력되는 다수의 입력 채널과 다수의 입력 신호를 디지털 형태로 변환하여 출력하는 출력 채널을 구비한다.
아날로그 디지털 변환기에 제1 기준신호 및 제2 기준신호를 인가하는 경우에 대해 도 2의 (a)를 참조하여 설명하기로 한다.
도 2의 (a)를 참조하면, 아날로그 디지털 변환기는 다수의 입력 채널 중 2개의 입력 채널을 통해 제1 기준 신호 및 제2 기준 신호를 입력받고, 이를 제1 기준 디지털 신호 및 제2 기준 디지털 신호로 변환하여 출력한다.
디지털 아날로그 변환기는 디지털 신호를 입력받고, 입력받은 디지털 신호를 아날로그 형태로 변환하여 출력한다. 디지털 아날로그 변환기는 다수의 디지털 신호가 입력되는 다수의 입력 채널과 다수의 입력 신호를 아날로그 형태로 변환하여 출력하는 출력 채널을 구비한다. 디지털 아날로그 변환기는 다수의 출력 채널 중 적어도 하나 이상의 출력 채널을 통해 기준 신호를 입력받는다.
디지털 아날로그 변환기에 제1 기준신호 및 제2 기준신호를 인가하는 경우에 대해 도 2의 (b)를 참조하여 설명하기로 한다.
도 2의 (b)를 참조하면, 디지털 아날로그 변환기는 다수의 출력 채널 중 2개의 출력 채널을 통해 제1기준 신호 및 제2 기준 신호를 입력받는다.
제어부(130)는 변환기(120)에서 생성된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단하고, 그 판단결과 허용 범위를 벗어나는 경우 정적 보정 또는 동적 보정의 보정 방식을 확인한다.
예컨대, 제어부(130)는 기준 디지털 신호가 1개인 경우 기준 디지털 신호의 값이 기 설정된 일정 값 이상 차이가 나는 경우, 허용 범위를 벗어났다고 판단할 수 있다. 또한, 기준 디지털 신호가 2개인 경우, 제어부(130)는 도 3과 같이 제1 기준 디지털 신호와 제2 기준 디지털 신호의 편차가 기 설정된 일정 값 이상인 경우(A), 허용 범위를 벗어났다고 판단할 수 있다.
제어부(130)는 사용자로부터 정적 보정 또는 동적 보정의 보정 방식을 입력받아 설정하고 있으므로, 정적 보정 또는 동적 보정의 보정 방식을 확인할 수 있다. 사용자는 제어 대상 및 신호 특성에 따라 정적 보정 방식 또는 동적 보정 방식을 선택할 수 있다. 즉, 사용자는 정밀 제어가 필요하거나, 현장 상황에 따른 보정이 필요한 경우, 신호 상태 변화에 대한 정확도를 보장하기 위하여 정적 보정 방식 또는 동적 보정 방식을 선택할 수 있다. 여기서, 신호 상태 변화는 접지, 간섭, 온도, 저항 계수 등에 의한 신호 상태 변화일 수 있다.
보정부(140)는 제어부(130)의 보정 방식 확인결과, 정적 보정인 경우 변환기(120)에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 오차를 보정한다. 여기서, 기 설정된 보정값은 게인 값, 오프셋 값 등을 포함할 수 있다.
보정부(140)는 제어부(130)의 보정 방식 확인결과 동적 보정인 경우 변환기(120)에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행한다. 이때, 보정부(140)는 변환기(120)에서 생성된 기준 디지털 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행하고, 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는지의 여부를 판단한다. 그 판단결과 허용범위를 벗어나는 경우 보정부(140)는 보정값을 계산하고, 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행한다. 여기서, 보정값은 게인 오차, 오프셋 오차 등을 포함할 수 있다.
이하에서는 제1 및 제2 기준신호 2개의 기준신호가 변환기(120)에 입력된 경우를 예로하여 보정부(140)의 동작을 설명하기로 한다.
보정부(140)는 제1 및 제2 기준 디지털 신호의 차분과 제1 및 제2 기준 신호에 대한 이상적인 디지털 출력의 차분의 비로부터 변환기(120)의 실제 게인을 연산할 수 있다. 또한, 보정부(140)는 제1 기준 디지털 신호로부터 연산된 변환기(120)의 게인과 제1 기준 신호에 대한 이상적인 디지털 출력의 곱을 차감하여 오프셋 오차를 연산할 수 있다. 이처럼 보정부(140)는 변환기(120)의 제1 기준 디지털 신호 및 제2 기준 디지털 신호를 검출하여 변환기(120)의 게인 및 오프셋 오차를 연산하고, 연산된 오프셋 오차 및 게인 오차를 보정함으로써, 아날로그 입출력 신호에 대하여 이상적인 디지털 출력에 가까운 디지털 출력을 얻을 수 있다.
일반적으로 아날로그 입력 신호를 디지털 출력으로 변환할 때, 변환기(120)에는 게인 오차 및 오프셋 오차가 발생한다. 변환기(120)는 디지털 변환 결과에 대하여 선형성을 가지므로, 변환기의 게인 오차 및 오프셋 오차를 보정하면 더욱 정밀하게 아날로그 디지털 변환을 수행할 수 있다.
실제의 변환기(120)는 게인 오차와 오프셋 오차가 존재한다. 실제의 변환기(120)에서의 아날로그 입력 신호 및 그에 대한 디지털 출력 간의 관계는 수학식 1과 같다.
Figure pat00001
여기서, Ya는 아날로그 디지털 변환기의 실제의 디지털 출력이고, ma는 실제 게인이며, D는 이상적인 디지털 출력, b는 오프셋 오차이다.
따라서, 제1 및 제2 기준 신호에 대한 변환기(120)의 제1 및 제2 기준 디지털 신호는 수학식 1을 이용하여 각각 구할 수 있다.
보정부(140)는 제1 및 제2 기준 신호 값 및 검출된 제1 및 제2 기준 디지털 신호 간의 관계에 기초하여 변환기(120)의 게인 및 오프셋 오차를 연산한다. 즉, 보정부(140)는 제1 및 제2 기준 디지털 신호의 차분과 제1 및 제2 기준 신호에 대한 이상적인 디지털 출력의 차분의 비를 계산하여 변환기(120)의 게인(ma)을 구할 수 있다. 또한, 보정부(140)는 제1 기준 디지털 신호로부터 변환기의 게인(ma)과 제1 기준신호에 대한 변환기(120)의 이상적인 디지털 출력의 곱을 차감함으로써, 변환기(120)의 오프셋 오차(b)를 구할 수 있다.
변환기(120)의 실제 디지털 출력에서 오프셋 오차(b)를 차감한 후, 그 결과에 변환기(120)의 게인의 역수(1/ma)를 곱하면, 아날로그 입력 신호에 대한 이상적 디지털 출력과 동일해진다. 따라서, 보정부(140)는 연산된 게인(ma) 및 오프셋 오차(b)를 기초로 변환기(120)에서 생성된 모든 디지털 출력의 오차를 보정한다. 즉, 보정부(140)는 변환기(120)의 모든 디지털 출력에서 상기 연산된 오프셋 오차(b)를 차감함으로써 변환기(120)의 오프셋 오차를 보정한 디지털 출력을 생성한다. 또한, 보정부(140)는 변환기(120)의 오프셋 오차가 보정된 디지털 출력에 상기 연산된 게인의 역수(1/ma)를 곱함으로써 변환기(120)의 게인 오차를 보정한 디지털 출력을 생성한다.
결국 보정부(140)에 의해 변환기(120)의 오프셋 오차 및 게인 오차를 보정함으로써, 아날로그 입력 신호에 대하여 이상적인 디지털 출력에 가까운 디지털 출력을 얻을 수 있다.
또한, 보정부(140)는 제1 및 제2 기준 디지털 신호의 평균 등을 이용하여 보정값을 계산하고, 계산된 보정값을 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 적용하여 오차를 보정할 수 있다.
본 발명에서 제어부(130) 및 보정부(140)는 디지털 회로로서 구현될 수 있다. 한편, DSP(digital signal processor) 내에 포함되어 있는 변환기(120)를 이용하는 경우에는 제어부(130) 및 보정부(140)는 상기 알고리즘을 수행하는 프로그램 모듈로 구현될 수 있다.
도 4는 본 발명의 일 실시예에 따른 아날로그 신호 오차 보정 장치가 오차를 보정하는 방법을 나타낸 흐름도이다.
도 4를 참조하면, 아날로그 신호 오차 보정 장치는 적어도 하나 이상의 기준 신호를 생성하고(S402), 생성된 기준 신호를 변환기에 입력한다(S404).
아날로그 신호 오차 보정 장치는 변환기에서 출력되는 기준 신호에 따른 기준 디지털 신호를 검출한다(S406).
아날로그 신호 오차 보정 장치는 검출된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단한다(S408).
단계 S408의 판단결과 허용 범위를 벗어나는 경우 아날로그 신호 오차 보정 장치는 보정방식이 정적 보정 방식으로 설정되어 있는지의 여부를 판단한다(S410).
단계 S410의 판단결과 정적 보정 방식으로 설정된 경우, 아날로그 신호 오차 보정 장치는 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 오차를 보정한다(S412).
만약 S410의 판단결과 정적 보정 방식이 설정되어 있지 않고, 동적 보정 방식이 설정되어 있으면(S414), 아날로그 신호 오차 보정 장치는 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행한다(S416). 이때, 아날로그 신호 오차 보정 장치는 변환기에서 생성된 기준 디지털 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행한다.
아날로그 신호 오차 보정 장치는 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는지의 여부를 판단한다(S418).
S418의 판단결과 허용범위를 벗어나는 경우, 아날로그 신호 오차 보정 장치는 보정값을 계산하고(S420), 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행한다(S422). 아날로그 신호 오차 보정 장치가 보정값을 계산하는 방법에 대한 설명은 도 1의 설명을 참조하기로 한다.
도 5는 본 발명의 다른 실시예에 따른 아날로그 신호 오차 보정 장치가 오차를 보정하는 방법을 나타낸 흐름도이다.
도 5를 참조하면, 아날로그 신호 오차 보정 장치는 적어도 하나 이상의 기준 신호를 생성하고(S502), 생성된 기준 신호를 변환기에 입력한다(S504).
아날로그 신호 오차 보정 장치는 변환기에서 출력되는 기준 신호에 따른 기준 디지털 신호를 검출한다(S506).
아날로그 신호 오차 보정 장치는 검출된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단한다(S508).
단계 S508의 판단결과 허용 범위를 벗어나는 경우, 아날로그 신호 오차 보정 장치는 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행한다(S510). 이때, 아날로그 신호 오차 보정 장치는 변환기에서 생성된 기준 디지털 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행한다.
아날로그 신호 오차 보정 장치는 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는지의 여부를 판단한다(S512).
S512의 판단결과 허용범위를 벗어나는 경우, 아날로그 신호 오차 보정 장치는 보정값을 계산하고(S514), 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행한다(S516). 아날로그 신호 오차 보정 장치가 보정값을 계산하는 방법에 대한 설명은 도 1의 설명을 참조하기로 한다.
본 발명에 따른 방법은 또한 컴퓨터가 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터에 의해 읽혀지는 데이터가 저장되는 모든 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷 통한 전송) 형태로 구현되는 것도 포함한다. 또한 컴퓨터로 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 아날로그 신호 오차 보정 장치
110 : 기준신호 생성부
120 : 변환기
130 : 제어부
140 : 보정부

Claims (7)

  1. 적어도 하나 이상의 기준 신호를 생성하는 기준 신호 생성부;
    아날로그 신호를 디지털 신호로 변환 또는 디지털 신호를 아날로그 신호로 변환하고, 상기 기준 전압 생성부에서 생성된 기준 신호를 입력받아 기준 디지털 신호를 생성하는 변환기;
    상기 변환기에서 생성된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단하고, 그 판단결과 허용 범위를 벗어나는 경우 정적 보정 또는 동적 보정의 보정 방식을 확인하는 제어부; 및
    상기 보정 방식 확인결과, 동적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행하고, 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는 경우 보정값을 계산하고, 상기 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행하는 보정부;
    를 포함하는 아날로그 신호 오차 보정 장치.
  2. 제1항에 있어서,
    상기 기준 신호 생성부는 상기 변환기에 여유 채널 존재 여부를 확인하고, 여유 채널이 존재하는 경우 상기 생성된 기준 신호를 상기 변환기에 인가하고, 상기 변환기에 여유 채널이 존재하지 않은 경우 채널 생성 신호를 출력하는 것을 특징으로 하는 아날로그 신호 오차 보정 장치.
  3. 제1항에 있어서,
    상기 제어부는 사용자로부터 정적 보정 또는 동적 보정의 보정 방식을 입력받아 설정하는 것을 특징으로 하는 아날로그 신호 오차 보정 장치.
  4. 제1항에 있어서,
    상기 보정부는 상기 보정 방식 확인 결과, 정적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 오차를 보정하는 것을 특징으로 하는 아날로그 신호 오차 보정 장치.
  5. 아날로그 신호 오차 보정 장치가 변환기의 오차를 보정하는 방법에 있어서,
    (a) 적어도 하나 이상의 기준 신호를 생성하여 상기 변환기에 입력하는 단계;
    (b) 상기 변환기에 의해 상기 기준 신호가 기준 디지털 신호로 변환되는 단계;
    (c) 상기 변환된 기준 디지털 신호를 모니터링하여 기 설정된 허용 범위를 벗어나는지의 여부를 판단하고, 그 판단결과 허용 범위를 벗어나는 경우 정적 보정 또는 동적 보정의 보정 방식을 확인하는 단계; 및
    (d) 상기 보정 방식 확인결과, 동적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 1차 오차 보정을 수행하고, 1차 오차 보정된 기준 디지털 신호가 기 설정된 허용 범위를 벗어나는 경우 보정값을 계산하고, 상기 계산된 보정값을 1차 오차 보정된 디지털 신호 또는 아날로그 신호에 적용하여 2차 오차 보정을 수행하는 단계;
    를 포함하는 아날로그 신호 오차 보정 방법.
  6. 제5항에 있어서,
    상기 (a) 단계는,
    상기 변환기에 여유 채널 존재 여부를 확인하는 단계;
    여유 채널이 존재하는 경우 상기 생성된 기준 신호를 상기 변환기에 인가하고, 상기 변환기에 여유 채널이 존재하지 않은 경우 채널 생성 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 아날로그 신호 오차 보정 방법.
  7. 제5항에 있어서,
    상기 (d)단계에서,
    상기 보정 방식 확인 결과, 정적 보정인 경우 상기 변환기에서 변환된 디지털 신호 또는 아날로그 신호에 기 설정된 보정값을 적용하여 오차를 보정하는 것을 특징으로 하는 아날로그 신호 오차 보정 방법.
KR1020140004684A 2014-01-14 2014-01-14 아날로그 신호 오차 보정 장치 및 그 방법 KR101605745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140004684A KR101605745B1 (ko) 2014-01-14 2014-01-14 아날로그 신호 오차 보정 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140004684A KR101605745B1 (ko) 2014-01-14 2014-01-14 아날로그 신호 오차 보정 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20150084556A true KR20150084556A (ko) 2015-07-22
KR101605745B1 KR101605745B1 (ko) 2016-03-23

Family

ID=53874484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140004684A KR101605745B1 (ko) 2014-01-14 2014-01-14 아날로그 신호 오차 보정 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101605745B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101985675B1 (ko) * 2018-10-18 2019-06-04 한국철도기술연구원 디지털 아날로그 컨버터의 입력신호 보정 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143294B1 (ko) 2019-03-07 2020-08-11 (주) 테크로스 아날로그 입력장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101985675B1 (ko) * 2018-10-18 2019-06-04 한국철도기술연구원 디지털 아날로그 컨버터의 입력신호 보정 장치

Also Published As

Publication number Publication date
KR101605745B1 (ko) 2016-03-23

Similar Documents

Publication Publication Date Title
US10141896B2 (en) Curve fitting circuit, analog predistorter, and radio frequency signal transmitter
US9306547B2 (en) Duty cycle adjustment with error resiliency
US9857782B2 (en) Output value correction method for physical quantity sensor apparatus, output correction method for physical quantity sensor, physical quantity sensor apparatus and output value correction apparatus for physical quantity sensor
US7595744B2 (en) Correcting offset errors associated with a sub-ADC in pipeline analog to digital converters
JP5875697B2 (ja) インターリーブされたａｄｃにおけるタイミング、利得および帯域幅ミスマッチの較正
WO2015029427A1 (ja) 角度位置検出装置
JP2924373B2 (ja) Ａ／ｄ変換回路
US7196645B2 (en) Method and compensation device for compensation of characteristic errors of an analog-digital converter
KR101605745B1 (ko) 아날로그 신호 오차 보정 장치 및 그 방법
US9297694B2 (en) Correction device and correction method for light reception power monitor
US9651626B2 (en) Electric capacity measurement apparatus with temperature compensation and temperature compensation method thereof
CN107046445B (zh) 谐波失真分离方法、非线性特性确定方法、装置和系统
KR20090085283A (ko) 아날로그 디지털 변환기의 오차 보정 장치 및 방법
US10536159B2 (en) Method for improving feedback circuit performance
JPH10145231A (ja) Ａ／ｄ変換装置及びｄ／ａ変換装置におけるデータ補正方法
JP6431135B1 (ja) 比較器の閾値を調整する機能を有するエンコーダ及びエンコーダの制御方法
US20150180495A1 (en) Converter arrangement and method for converting an analogue input signal into a digital output signal
US8060037B2 (en) Circuit and method of calibrating direct current offset in wireless communication device
JP5023794B2 (ja) デジタル音声処理装置及びデジタル音声処理プログラム
KR101806893B1 (ko) 피드백 제어를 이용하는 변형률 측정 장치
JP6364909B2 (ja) Ｒｄコンバータおよびｒｄコンバータの補正方法
JP2019086486A (ja) 処理装置、処理システム、物理量測定装置及び測定方法
US9465399B2 (en) Current generator device and method of generating a current wave
JP2017175215A (ja) Ａｄ変換器
KR101750699B1 (ko) Dac 회로를 이용한 adc 회로 상태 모니터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 5