CN110504967B - 一种流水线adc的级间增益失配校正方法 - Google Patents
一种流水线adc的级间增益失配校正方法 Download PDFInfo
- Publication number
- CN110504967B CN110504967B CN201910812779.XA CN201910812779A CN110504967B CN 110504967 B CN110504967 B CN 110504967B CN 201910812779 A CN201910812779 A CN 201910812779A CN 110504967 B CN110504967 B CN 110504967B
- Authority
- CN
- China
- Prior art keywords
- pipeline
- correction
- adc
- channel
- stage pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种流水线ADC的级间增益失配校正方法,属于模拟集成电路技术领域。本发明基于理想ADC输入输出特性曲线是线性关系的理论基础,利用注入符号相反的校正信号使得两个通道残差转移特性曲线不一致,从而以线性通道完成非线性通道的增益校正。流水线ADC为分裂式或时间交织式流水线ADC时,可以将分裂式或时间交织式流水线ADC中的两个通道分别作为参考通道和校正通道;还可以利用对同一输入信号进行两次量化,以其中一次量化通道作为参考通道,另一次量化通道作为校正通道,实现虚拟的两个通道。本发明解决了流水线ADC中存在的增益失配问题;提出基于至少三点求斜率的方式,相比传统两点斜率法提高了准确性;本发明可工作于数字后台,具有很高的实时性。
Description
技术领域
本发明属于模拟集成电路技术领域,特别涉及一种基于ADC输入输出的线性关系,利用其斜率特性完成流水线ADC(Pipeline ADC)级间增益失配的数字后台校正方法。
背景技术
在虚拟与现实世界的接口电路中,模拟数字转换器(ADC)是不可缺少的电路模块,快速准确地数字化模拟信息尤为重要。因此,高速、高精度的ADC成为了现在信息处理的关键。流水线ADC(Pipeline ADC)采用多级结构按流水的工作方式对输入信号进行量化,得益于该特性,其是实现高速、高精度ADC的首选。
如图1所示是一个传统的N位Pipeline ADC架构图,前端是一个前置采样保持电路,紧跟着是M级流水线,其中最后一级是闪烁型flash ADC。每级流水线包括子ADC(Sub-ADC)和乘法数模转换器(MDAC),其中MDAC包括DAC、减法器和残差放大器(ResidueAmplifier)。工作过程中首先由S/H采样保持电路对输入电压Vin进行采样,采样完成后经过第一级流水线的量化得到高k1位;接着对量化结果进行编码作为子DAC的输入并与采样得到的输入信号做差,最后由残差放大器对差值进行放大,得到残差信号Vres,也就是第二级的输入。至此第一级流水级完成量化,后面的流水级以此类推进行量化,直到flash ADC完成量化。最后,在得到每级的量化数据后,对数据做延时对齐就得到了一次采样的量化结果。
然而传统Pipeline ADC中的高增益、大带宽闭环运放的使用,使得其功耗以及面积极大,限制了其使用。为了降低功耗以及面积,需要对运放做相应的修改,比如采用低增益的运放或者采用开环运放等。不管是哪种技术方案,由运放带来的增益失配都是不可忽略的,这不仅会影响Pipeline ADC的静态性能,如积分非线性和微分非线性,还会影响到其动态性能,如无杂散动态范围等。Pipeline ADC的增益失配来源,除了运放的非理想增益外,还会受到其他因素的影响,比如前后级参考电压等。为了实现高速、高精度PipelineADC,增益失配必须由专门的校正电路完成校正。传统校正技术利用分裂式(Split)ADC对同一信号进行采样量化,通过对两个ADC量化结果求差,以差值的不同反应出增益失配的信息,再通过对增益系数的修改以完成增益失配的校正。但是该技术要求对同一信号同时采样,局限性过大。
发明内容
针对传统的流水线ADC中存在的增益失配问题,以及传统校正方式要求对同一信号同时采样具有很大的局限性的问题,本发明提出了一种基于ADC输入输出的线性关系,利用其斜率特性完成流水线ADC级间增益失配的数字后台校正方法,用于校正流水线ADC的级间增益失配,本发明可工作数字后台,具有很高的实时性。本发明提出的流水线ADC的级间增益失配校正方法基于理想ADC输入输出特性曲线是线性关系的理论基础上,利用注入符号相反的校正信号使得两个通道残差转移特性曲线不一致,从而以线性的一个通道完成另外一个非线性通道的增益校正。
本发明的技术方案为:
本发明以一个线性的通道完成另外一个非线性通道的增益校正,提出两种设计方案,一种为针对同一输入信号设计两个通道,用线性的参考通道校正非线性的校正通道;另一种为对同一个流水线ADC通道分别对同一输入信号进行两次量化,以其中一次量化的通道作为参考通道,对另一次量化的通道进行校正,两种设计方案的技术方案如下:
技术方案一、
一种流水线ADC的级间增益失配校正方法,所述流水线ADC包括M级流水线,M为正整数,所述级间增益失配校正方法为从所述第M级流水线与第M-1级流水线之间的级间增益失配开始进行校正,依次往前级直到完成第二级流水线与第一级流水线之间的级间增益失配的校正;
所述流水线ADC包括对同一输入信号进行量化的校正通道和参考通道,对流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配进行校正的具体步骤如下,其中i∈[1,M-1];
A1、将符号相反的两个校正信号PN码分别注入所述校正通道和参考通道中使得所述校正通道和参考通道的残差转移特性曲线不一致;
B1、获取所述参考通道的J个流水线ADC输出值和所述校正通道在同一时刻对应的J个流水线ADC输出值,其中J为不小于3的正整数;
C1、根据步骤B1获取的所述校正通道每相邻两个流水线ADC输出值计算校正通道的输出斜率,得到共J-1个所述校正通道的输出斜率;
D1、比较步骤C1得到的所述J-1个校正通道的输出斜率,当所述J-1个校正通道的输出斜率均相同时转到步骤F1,否则转到步骤E1;
E1、根据步骤D1的比较结果调整所述校正通道第i+1级流水线和第i级流水线之间的增益系数,转到步骤A1;
F1、完成对所述流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配的校正。
具体的,所述流水线ADC为分裂式流水线ADC或时间交织式流水线ADC,所述参考通道和校正通道为所述分裂式流水线ADC或时间交织式流水线ADC中的两个通道。
具体的,所述步骤B1中分别取所述参考通道的三个流水线ADC输出值da0、da1和da2以及所述校正通道在同一时刻对应的三个流水线ADC输出值db0、db1和db2,且(da2-da1)=(da1-da0),令误差信号derror=(db2-db1)-(db1-db0),当所述误差信号derror=0时,完成对所述流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配的校正。
具体的,所述步骤E1中根据LMS收敛法则对所述流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的增益系数进行调整:
m1′=m1-2ug·derror
其中m1为调整前所述流水线ADC中校正通道第i+1级流水线和第i级流水线之间的增益系数,m1′为调整后所述流水线ADC中校正通道第i+1级流水线和第i级流水线之间的增益系数,ug为收敛系数。
技术方案二、
一种流水线ADC的级间增益失配校正方法,所述流水线ADC包括M级流水线,M为正整数,所述级间增益失配校正方法为从所述第M级流水线与第M-1级流水线之间的级间增益失配开始进行校正,依次往前直到完成第二级流水线与第一级流水线之间的级间增益失配的校正;
对流水线ADC的第i+1级流水线和第i级流水线之间的级间增益失配进行校正的具体步骤如下,其中i∈[1,M-1];
A2、将校正信号PN码注入所述流水线ADC中,利用所述流水线ADC对输入信号进行第一次量化,获取J个所述流水线ADC的输出值,其中J为不小于3的正整数;
B2、将与步骤A2符号相反的校正信号PN码注入所述流水线ADC中,利用所述流水线ADC对与步骤A2中同样的输入信号进行第二次量化,获取与步骤A2中对应时刻的J个对应的所述流水线ADC的输出值;
C2、令步骤A2和B2中两次量化的其中一次量化为参考通道,另一次量化为校正通道,获取校正通道每相邻两个流水线ADC的输出值计算校正通道的输出斜率,得到共J-1个校正通道的输出斜率;
D2、比较步骤C2得到的所述J-1个校正通道的输出斜率,当所述J-1个校正通道的输出斜率均相同时转到步骤F2,否则转到步骤E2;
E2、根据步骤D2的比较结果调整所述流水线第i+1级流水线和第i级流水线之间的增益系数,转到步骤A2;
F2、完成对所述流水线ADC的第i+1级流水线和第i级流水线之间的级间增益失配的校正。
具体的,所述步骤A2中获取第一次量化时所述流水线ADC的三个输出值da0、da1和da2,所述步骤B2中获取第二次量化时所述流水线ADC的三个对应输出值db0、db1和db2,令第一次量化为参考通道,第二次量化为校正通道,(da2-da1)=(da1-da0),令误差信号derror=(db2-db1)+(db1-db0),当所述误差信号derror=0时,完成对所述流水线ADC的第i+1级流水线和第i级流水线之间的级间增益失配的校正。
具体的,所述步骤E2中根据LMS收敛法则对所述流水线ADC第i+1级流水线和第i级流水线之间的增益系数进行调整:
m1′=m1-2ug·derror
其中m1为调整前所述流水线ADC第i+1级流水线和第i级流水线之间的增益系数,m1′为调整后所述流水线ADC第i+1级流水线和第i级流水线之间的增益系数,ug为收敛系数。
本发明的有益效果为:本发明基于理想ADC输入输出特性曲线是线性关系的理论基础上,利用注入符号相反的校正信号使得两个通道残差转移特性曲线不一致,从而以线性的一个通道完成另外一个非线性通道的增益校正,解决了流水线ADC中存在的增益失配问题;提出基于至少三点求斜率的方式,相比传统两点斜率法提高了准确性;本发明可工作于数字后台,具有很高的实时性,有利于高速高精度Pipeline ADC的实现。
附图说明
图1传统的流水线Pipeline ADC的结构示意图。
图2本发明提出的一种流水线ADC的级间增益失配校正方法采用的基于斜率校正的原理图。
图3(a)为传统的基于两点斜率的增益失配校正示意图,图3(b)为本发明提出的一种流水线ADC的级间增益失配校正方法在实施例中采用基于三点斜率的增益失配校正示意图。
图4本发明提出的一种流水线ADC在实施例中采用的基于斜率校正的分裂式流水线(Split-Pipeline ADC)增益失配校正原理图。
图5本发明提出的一种流水线ADC的级间增益失配校正方法的增益失配校正原理图。
具体实施方式
结合附图,通过实施例进一步说明本发明。
流水线Pipeline ADC中的增益失配,会在流水线ADC输出造成非理想的沟壑或者阶跃。将沟壑或者阶跃进行补偿,使整体输出保持线性,则增益失配可以被校正。基于此,如图2所示,如果有一个参考通道与校正通道同时对同一输入信号进行量化,且该参考通道是理想的,即输出是线性的,那么可以通过数字后台修改级间增益系数m1,使得校正通道的输出保持同参考通道相同的斜率,即相同的线性度。
Dout=D1+m1·DBE
以对流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配进行校正为例,Dout是流水线ADC的数据输出,D1是第i级流水线的数据输出,DBE是第i+1级流水线的数据输出,m1是第i+1级流水线和第i级流水线之间的数字域增益系数。
针对同一输入信号设计两个通道,用线性的参考通道校正非线性的校正通道的方法中,对流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配进行校正的具体步骤如下,其中i∈[1,M-1];
A1、将符号相反的两个校正信号PN码分别注入校正通道和参考通道中使得校正通道和参考通道的残差转移特性曲线不一致。
B1、获取参考通道的J个流水线ADC输出值和校正通道在同一时刻对应的J个流水线ADC输出值,其中J为不小于3的正整数;
C1、根据步骤B1获取的校正通道每相邻两个流水线ADC输出值计算校正通道的输出斜率,得到共J-1个校正通道的输出斜率;
D1、比较步骤C1得到的J-1个校正通道的输出斜率,当J-1个校正通道的输出斜率均相同时转到步骤F1,否则转到步骤E1;
E1、根据步骤D1的比较结果调整校正通道第i+1级流水线和第i级流水线之间的增益系数,转到步骤A1;
F1、完成对流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配的校正。
参考通道可以另外设置,当流水线ADC为分裂式流水线ADC或时间交织式流水线ADC时,可以将分裂式流水线ADC或时间交织式流水线ADC中的两个通道分别作为参考通道和校正通道。下面以分裂式流水线ADC为例进行说明。
基于增益失配校正的原理,只需保证参考通道在待校正ADC的非理想点处是线性的,就可以完成增益失配校正。如图4所示,分裂式ADC将传统的ADC拆分为两个完全相同的子ADC,ADCa和ADCb,并同时对同一输入信号进行采样量化,在不存在失配的情况下,两个ADC的输出应该一致。图4中第一级1的b+1b表示第一级的精度为1位,同时级间冗余为1位,后级ADC中的8b表示后级ADC的精度是8位。当存在失配时,两个ADC的输出不一致,而两个ADC不同往往能反应出ADC内部的失配信息。为了将分裂式ADC与前面的校正理论结合,将其中的ADCa用作参考通道,通过将校正PN码注入Sub-ADC可以使得在ADCb的非理想点ADCa输出是线性的。其中通过Sub-ADC注入是表示注入的校正信号PN码是在Sub-ADC模块处注入到信号通路中。由此以ADCa用作参考通道可以完成ADCb的增益失配校正。同理,可以ADCb用作参考通道可以完成ADCa的增益失配校正。
如图3(a)所示是传统的基于两点求斜率的方式,但在本发明的校正方法中按两点取斜率会出现问题,比如如果在图3(a)的ADCb区域1或者区域2取点,则有可能使得区域内的斜率等于ADCa的斜率,即没有真正提取出增益失配的信息;此外如果在ADCb区域1和区域2各取一点,则有可能两点的斜率就等于ADCa的斜率,并不能完成增益失配的校正。为了避免上述问题,本发明的校正方法提出基于至少3点的方式求斜率,采集参考通道的多个输出值和校正通道对应的多个输出值,再根据校正通道相邻两个输出值求部分段的斜率,由于参考通道是线性的,则只需要比较校正通道各段斜率是否相同即可知道校正通道是否也是线性的。本实施例中以基于3点求斜率的方法为例,如图3(b),分别在两个线性区取一个点db0和取两个点db1和db2,这样就可以提取斜率以及增益失配的信息。具体的校正原理如下:
当参考通道ADCa的输出为da0、da1和da2时,记录下待校正通道ADCb同一时刻的对应输出值db0、db1和db2。由此根据线性曲线的斜率特性可得出以下误差公式:
derror=(db2-db1)-(db1-db0)
在不存在增益失配时,得到的误差信号derror为0,即校正通道的输出也是线性的;当存在增益失配时,误差信号derrorr不再为零,而这误差正好表征了增益误差信息。当增益误差偏大时,误差信号derror为正;反之,增益误差偏小时,误差信号derror为负。由此,可以通过误差信号derror调整带校正的增益系数。例如本实施例中采用根据LMS收敛法则对校正通道ADCb的增益系数进行校正。
m1′=m1-2ug·derror
其中ug是增益校正的收敛系数,m1为调整前校正通道第i+1级流水线和第i级流水线之间的增益系数,m1′为调整后校正通道第i+1级流水线和第i级流水线之间的增益系数。
同样的原理,选取不同的点,可以以ADCb为参考通道,完成对校正通道ADCa的校正。
如附图5所示是一种在分裂式流水线Split-Pipeline ADC中采用该基于三点式斜率的增益失配校正技术的原理图。结合附图4,校正信号PN码的注入使得通道a和通道b的残差转移特性曲线不一致。PN码在增益校正中其是固定值,校正信号PN码在通道a和通道b的同一位置注入,但符号相反,在同一通道中两次注入校正信号PN码的位置相同但两次符号相反。通过校正信号PN码的注入使得分裂式流水线ADC在输出的一定范围内,一个通道的输出是线性的,而另外一个通道的输出因增益失配并不是线性的。此时,在数字后台利用本发明提供的基于三点式求斜率的方法可以提取出非线性通道的级间增益失配信息。最后再利用LMS算法,可以求得该通道在数字域的实际增益。当增益失配信息表征量为0,意味着该通道增益失配完成校正。以通道a输出是线性的为例,则根据通道a的输出信号D1a+gideal*D2a的值记录同一时刻通道b的输出信号D1b+gb*D2b的值,D1a是通道a的第一级流水线输出,D2a是通道a的第二级流水线输出,D1b是通道b的第一级流水线输出,D2b是通道b的第二级流水线输出,gideal是理想的通道a的级间增益,gb是带校正的通道b的级间增益。在得到三点式斜率所需的三个值后,可以求得通道b的增益误差信息derrorb,最后根据derrorb可由LMS算法校正通道b数字域的增益gb使得derrorb为0。同理,可求得通道a数字域的增益ga。至此,完成了Split-Pipeline ADC的级间增益失配校正。
除了利用两个通道对同一输入信号进行量化外,还可以使用同一个通道分别对同一输入信号进行两次量化,两次量化中注入校正信号PN码的符号相反,以其中一次量化的通道作为参考通道,对另一次量化的通道进行校正,这种方案中对流水线ADC的第i+1级流水线和第i级流水线之间的级间增益失配进行校正的具体步骤如下,其中i∈[1,M-1];
A2、将校正信号PN码注入流水线ADC中,利用流水线ADC对输入信号进行第一次量化,获取J个流水线ADC的输出值,其中J为不小于3的正整数;
B2、将与步骤A2符号相反的校正信号PN码注入流水线ADC中,利用流水线ADC对与步骤A2中同样的输入信号进行第二次量化,获取与步骤A2中对应时刻的J个对应的流水线ADC的输出值;
C2、令步骤A2和B2中两次量化的其中一次量化为参考通道,另一次量化为校正通道,获取校正通道每相邻两个流水线ADC的输出值计算校正通道的的输出斜率,得到共J-1个校正通道的的输出斜率;
D2、比较步骤C2得到的J-1个校正通道的的输出斜率,当J-1个校正通道的的输出斜率均相同时转到步骤F2,否则转到步骤E2;
E2、根据步骤D2的比较结果调整流水线第i+1级流水线和第i级流水线之间的增益系数,转到步骤A2;
F2、完成对流水线ADC的第i+1级流水线和第i级流水线之间的级间增益失配的校正。
同样的,当同一流水线ADC分别对同一输入信号进行两次量化,如果以第一次量化的流水线ADC作为参考通道,此时其输出是线性的,那么可以通过数字后台修改级间增益系数m1,使得第二次量化的输出保持同第一次量化相同的斜率,即相同的线性度。
上述实施例中涉及的基于斜率校正的流水线ADC增益失配校正技术适用于各类集成电路(IC),时间交织模拟数字转换器(ADC)、多通道模拟数字转换器(ADC)等系统中,也可以作为独立的知识产权IP(Intellectual Property)。
综上所述,本发明基于ADC输入输出的线性关系,利用其斜率特性完成流水线ADC级间增益失配的数字后台校正,在一个通道残差的线性段,另外一个通道不是按传统的两点式求斜率特性,而是在残差转移曲线的相邻区域取至少3个点以求斜率特性,例如在区域1区1个点,在区域2取2个点,从而提取斜率信息以及级间增益失配信息。
另外本发明利用残差线性段的通道作为参考通道,去完成另外一个通道的校正时,这里所说的两个通道可以是实例中分裂式流水线ADC的两个子通道,也可以是时间交织式流水线ADC中两个通道,还可以是对同一个输入,进行两次不同注入信号的量化实现的虚拟两个通道。
实施例中虽然以LMS收敛法优化增益系数,但其他同样能实现调整增益系数的方法也适用于本发明,如通过线性搜索增益的方式去找最优的增益系数,当误差信号为零时停止搜索。
虽然本发明的基于一种基于斜率的流水线ADC增益失配校正技术已经以实例的形式公开如上,然而并非用以限定本发明,如果本领域技术人员,在不脱离本发明的精神所做的非实质性改变或改进,都应该属于本发明权利要求保护的范围。
Claims (3)
1.一种流水线ADC的级间增益失配校正方法,所述流水线ADC包括M级流水线,M为正整数,所述级间增益失配校正方法为从所述第M级流水线与第M-1级流水线之间的级间增益失配开始进行校正,依次往前级直到完成第二级流水线与第一级流水线之间的级间增益失配的校正;
A1、将符号相反的两个校正信号PN码分别注入所述校正通道和参考通道中使得所述校正通道和参考通道的残差转移特性曲线不一致;
B1、获取所述参考通道的J个流水线ADC输出值和所述校正通道在同一时刻对应的J个流水线ADC输出值,其中J为不小于3的正整数;
C1、根据步骤B1获取的所述校正通道每相邻两个流水线ADC输出值计算校正通道的输出斜率,得到共J-1个所述校正通道的输出斜率;
D1、比较步骤C1得到的所述J-1个校正通道的输出斜率,当所述J-1个校正通道的输出斜率均相同时转到步骤F1,否则转到步骤E1;
E1、根据步骤D1的比较结果调整所述校正通道第i+1级流水线和第i级流水线之间的增益系数,转到步骤A1;
F1、完成对所述流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配的校正;
所述步骤B1中分别取所述参考通道的三个流水线ADC输出值da0、da1和da2以及所述校正通道在同一时刻对应的三个流水线ADC输出值db0、db1和db2,且,令误差信号,当所述误差信号时,完成对所述流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的级间增益失配的校正;
所述步骤E1中根据LMS收敛法则对所述流水线ADC中校正通道的第i+1级流水线和第i级流水线之间的增益系数进行调整:
2.根据权利要求1所述的流水线ADC的级间增益失配校正方法,其特征在于,所述流水线ADC为分裂式流水线ADC或时间交织式流水线ADC,所述参考通道和校正通道为所述分裂式流水线ADC或时间交织式流水线ADC中的两个通道。
3.一种流水线ADC的级间增益失配校正方法,所述流水线ADC包括M级流水线,M为正整数,所述级间增益失配校正方法为从所述第M级流水线与第M-1级流水线之间的级间增益失配开始进行校正,依次往前直到完成第二级流水线与第一级流水线之间的级间增益失配的校正;
A2、将校正信号PN码注入所述流水线ADC中,利用所述流水线ADC对输入信号进行第一次量化,获取J个所述流水线ADC的输出值,其中J为不小于3的正整数;
B2、将与步骤A2符号相反的校正信号PN码注入所述流水线ADC中,利用所述流水线ADC对与步骤A2中同样的输入信号进行第二次量化,获取与步骤A2中对应时刻的J个对应的所述流水线ADC的输出值;
C2、令步骤A2和B2中两次量化的其中一次量化为参考通道,另一次量化为校正通道,获取校正通道每相邻两个流水线ADC的输出值计算校正通道的输出斜率,得到共J-1个校正通道的输出斜率;
D2、比较步骤C2得到的所述J-1个校正通道的输出斜率,当所述J-1个校正通道的输出斜率均相同时转到步骤F2,否则转到步骤E2;
E2、根据步骤D2的比较结果调整所述流水线第i+1级流水线和第i级流水线之间的增益系数,转到步骤A2;
F2、完成对所述流水线ADC的第i+1级流水线和第i级流水线之间的级间增益失配的校正;
所述步骤A2中获取第一次量化时所述流水线ADC的三个输出值da0、da1和da2,所述步骤B2中获取第二次量化时所述流水线ADC的三个对应输出值db0、db1和db2,令第一次量化为参考通道,第二次量化为校正通道,,令误差信号,当所述误差信号时,完成对所述流水线ADC的第i+1级流水线和第i级流水线之间的级间增益失配的校正;
所述步骤E2中根据LMS收敛法则对所述流水线ADC第i+1级流水线和第i级流水线之间的增益系数进行调整:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910812779.XA CN110504967B (zh) | 2019-08-30 | 2019-08-30 | 一种流水线adc的级间增益失配校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910812779.XA CN110504967B (zh) | 2019-08-30 | 2019-08-30 | 一种流水线adc的级间增益失配校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110504967A CN110504967A (zh) | 2019-11-26 |
CN110504967B true CN110504967B (zh) | 2022-04-22 |
Family
ID=68590563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910812779.XA Active CN110504967B (zh) | 2019-08-30 | 2019-08-30 | 一种流水线adc的级间增益失配校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110504967B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111313901B (zh) * | 2020-02-28 | 2021-08-24 | 清华大学 | 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC |
CN111682877B (zh) * | 2020-05-29 | 2023-04-28 | 成都华微电子科技股份有限公司 | 流水线模数转换器的模数转换方法、流水线模数转换器 |
CN112737583B (zh) * | 2020-12-28 | 2022-10-25 | 南京邮电大学 | 一种高精度的流水线adc及前端校准方法 |
CN113098511B (zh) * | 2021-03-01 | 2023-03-21 | 深圳市纽瑞芯科技有限公司 | 一种流水线逐次逼近型模数转换器的前端自校准方法 |
CN117278031A (zh) * | 2023-09-26 | 2023-12-22 | 成都信息工程大学 | 一种基于时间交织流水线adc系统噪声模型电路 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001313566A (ja) * | 2000-02-21 | 2001-11-09 | Yokogawa Electric Corp | オフセットミスマッチの校正方法及びこれを用いたa/d変換回路 |
US6839009B1 (en) * | 2003-07-18 | 2005-01-04 | Analog Devices, Inc. | Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals |
CN101777917A (zh) * | 2010-01-14 | 2010-07-14 | 上海迦美信芯通讯技术有限公司 | 一种流水线模数转换器及其电容失配的快速校准方法 |
CN102723951A (zh) * | 2012-07-19 | 2012-10-10 | 电子科技大学 | 一种具有平移技术的流水线型adc数字后台校正电路 |
WO2015120315A1 (en) * | 2014-02-06 | 2015-08-13 | Massachusetts Institute Of Technology | Reducing timing-skew errors in time-interleaved adcs |
CN106817131A (zh) * | 2015-11-30 | 2017-06-09 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
CN107863962A (zh) * | 2017-11-10 | 2018-03-30 | 中国电子科技集团公司第五十八研究所 | 高精度电荷域流水线adc的电容适配误差校准系统 |
US10348319B1 (en) * | 2018-05-18 | 2019-07-09 | Analog Devices Global Unlimited Company | Reservoir capacitor based analog-to-digital converter |
CN110061743A (zh) * | 2019-04-17 | 2019-07-26 | 中国电子科技集团公司第二十四研究所 | 一种流水线模数转换器前台数字校准的误差提取方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6606042B2 (en) * | 2001-05-23 | 2003-08-12 | Texas Instruments Incorporated | True background calibration of pipelined analog digital converters |
KR20120064503A (ko) * | 2010-12-09 | 2012-06-19 | 한국전자통신연구원 | 파이프라인 아날로그 디지털 변환기 |
US8416107B1 (en) * | 2011-09-28 | 2013-04-09 | Hong Kong Applied Science & Technology Research Institute Company Ltd. | Charge compensation calibration for high resolution data converter |
EP3334049B1 (en) * | 2016-12-08 | 2021-04-21 | Stichting IMEC Nederland | A method of digital-to-analog converter mismatch calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter |
-
2019
- 2019-08-30 CN CN201910812779.XA patent/CN110504967B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001313566A (ja) * | 2000-02-21 | 2001-11-09 | Yokogawa Electric Corp | オフセットミスマッチの校正方法及びこれを用いたa/d変換回路 |
US6839009B1 (en) * | 2003-07-18 | 2005-01-04 | Analog Devices, Inc. | Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals |
CN101777917A (zh) * | 2010-01-14 | 2010-07-14 | 上海迦美信芯通讯技术有限公司 | 一种流水线模数转换器及其电容失配的快速校准方法 |
CN102723951A (zh) * | 2012-07-19 | 2012-10-10 | 电子科技大学 | 一种具有平移技术的流水线型adc数字后台校正电路 |
WO2015120315A1 (en) * | 2014-02-06 | 2015-08-13 | Massachusetts Institute Of Technology | Reducing timing-skew errors in time-interleaved adcs |
CN106817131A (zh) * | 2015-11-30 | 2017-06-09 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
CN107863962A (zh) * | 2017-11-10 | 2018-03-30 | 中国电子科技集团公司第五十八研究所 | 高精度电荷域流水线adc的电容适配误差校准系统 |
US10348319B1 (en) * | 2018-05-18 | 2019-07-09 | Analog Devices Global Unlimited Company | Reservoir capacitor based analog-to-digital converter |
CN110061743A (zh) * | 2019-04-17 | 2019-07-26 | 中国电子科技集团公司第二十四研究所 | 一种流水线模数转换器前台数字校准的误差提取方法 |
Non-Patent Citations (6)
Title |
---|
A 13-b linear, 40-MS/s pipelined ADC with self-configured capacitor matching(Article);Sourja Ray 等;《IEEE Journal of Solid-State Circuits》;20070226;第42卷(第3期);463-474 * |
A 75.3-dB SNDR 24-MS/s Ring Amplifier-Based Pipelined ADC Using Averaging Correlated Level Shifting and Reference Swapping for Reducing Errors From Finite Opamp Gain and Capacitor Mismatch;Tsung-Chih Hung 等;《IEEE Journal of Solid-State Circuits》;20190210;第54卷(第5期);1425-1435 * |
A Digital Timing Mismatch Calibration Technique in Time-Interleaved ADCs;jing Li 等;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20140529;第61卷(第7期);486-490 * |
ADC Topology Based on Compressed Sensing for Low Power Brain Monitoring;Heiner Lange 等;《Procedia Engineering》;20151231;1-5 * |
一种基于LMS算法的流水线ADC数字校准算法;张章 等;《微电子学与计算机》;20180905;第35卷(第9期);103-107 * |
一种高精度∑-△A/D转换器的数字滤波器设计;徐双恒 等;《微电子学与计算机》;20130505;第30卷(第5期);92-95 * |
Also Published As
Publication number | Publication date |
---|---|
CN110504967A (zh) | 2019-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110504967B (zh) | 一种流水线adc的级间增益失配校正方法 | |
Li et al. | Background calibration techniques for multistage pipelined ADCs with digital redundancy | |
Ming et al. | An 8-bit 80-Msample/s pipelined analog-to-digital converter with background calibration | |
EP0976198B1 (en) | A method and device to convert an analog current to a digital signal | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
CN112003620B (zh) | 一种流水线逐次逼近型adc位权后台校准系统和方法 | |
CN113114247B (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
US8018370B2 (en) | Time-multiplexed residue amplifier | |
TWI677194B (zh) | 用於類比數位轉換器殘餘放大器的增益校準裝置及方法 | |
Ginés et al. | Background digital calibration of comparator offsets in pipeline ADCs | |
US7248199B2 (en) | Analog-to-digital converter | |
US7570191B2 (en) | Methods and systems for designing high resolution analog to digital converters | |
US11025262B1 (en) | Pipelined analog-to-digital converter | |
Bakhtar et al. | Design and implementation of low power pipeline ADC | |
CN114172516A (zh) | 一种分裂式流水线-逐次逼近型模数转换器 | |
Chen | A 16b 5MSPS two-stage pipeline ADC with self-calibrated technology | |
CN114614822B (zh) | 一种Pipelined-SAR ADC的级间增益非线性校准方法 | |
CN107809243B (zh) | 模数转换器电路 | |
CN111147077B (zh) | 用于模拟数字转换器残余放大器的增益校准装置及方法 | |
CN113839674B (zh) | 一种模数转换电路 | |
Li et al. | A 14-bit pipelined ADC with digital background nonlinearity calibration | |
Meruva et al. | Digital background calibration of higher order nonlinearities in pipelined ADCs | |
Li et al. | High-speed pipelined A/D converter using time-shifted CDS technique | |
CN114050826A (zh) | 一种模数转换器增益校准方法、电路以及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |