CN104518797A - 一种用于高精度模数转换器中的抖动电路 - Google Patents

Abstract

本发明公开一种用于高精度模数转换器中的抖动电路，包括可置位的伪随机序列产生器，产生与模拟输入信号V_i不相关且可置位的伪随机序列信号，取其中的n位信号作为数字抖动信号；修调模块，准确定位控制可修调的DAC电路的修调信号，以对可修调的DAC电路进行校准；可修调的DAC电路，受到修调信号的控制，将接收的数字抖动信号转化为模拟抖动信号；抖动信号引入电路，接收模拟抖动信号和模拟输入信号V_i，处理后输出模拟信号并引入模数转换器输入；抖动信号去除电路，接收数字抖动信号，并将抖动信号在模数转换器的输出中去除，得到最终数据输出结果D_OUT。本发明能够有效降低高精度ADC转换器系统的复杂度，并适用于高精度ADC转换器中改善其动态非线性。

Description

一种用于高精度模数转换器中的抖动电路

技术领域

本发明属于模数转换器领域，具体涉及一种用于高精度模数转换器中的抖动电路。

背景技术

在通信系统中，无论是宽带还是窄带接收机，都需要经常处理远低于满幅度的小信号，且要求模数转换器具有良好的无杂散动态范围(Spurious Free Dynamic Range,SFDR)。

在高速高精度模数转换器(Analog to Digital Converter，ADC)中，SFDR性能主要受两个因素限制：一是前端放大器和采样保持电路产生的失真；另外一个是ADC传递函数的非线性引起的失真，即微分非线性误差(Differential nonlinearity，DNL)。当输入信号幅度较小时，前端放大器和采样保持电路可以达到的很好的线性度，由前端放大器和采样保持电路产生的失真可以忽略。而ADC传递函数即使很小的非线性也会导致谐波的增加，特别地，当输入信号幅度与量化步长在相同数量级时，失真会非常严重，从而降低SFDR。因此，小幅度输入信号时，要提高ADC的SFDR性能，就必须减小DNL误差。

目前，一种已经开发的噪声抖动技术可以降低ADC的DNL误差并提高SFDR性能，具体请参图1所示：在图1中，将ADC转换器系统作为一个“黑匣子”，伪随机序列信号作为抖动信号经过数模转换器(Digital to Analog Converter，DAC)输出模拟抖动信号，该信号与模拟输入信号相加，然后一起送到ADC转换器系统被量化，在最终输出数字码之前，还需将抖动信号在数字域中通过数字减法器去除。

但是，本发明的发明人经过研究发现，在实际电路中，抖动信号的有效去除是非常困难的，要求被送入模拟前端的抖动信号，即经过DAC转换后的模拟量，与数字域去除的抖动信号相当；否则，输出结果就会含有大量关于抖动信号的信息，会增加ADC的噪底。这无疑提高了对DAC精度的要求，需要DAC转换器具有与ADC转换器相同的量化位数，相当于在ADC转换器内集成一个与ADC转换器相同分辨率的DAC转换器，当ADC转换器具有很高的量化位数时，会大大增加ADC转换器系统的复杂度，因此该技术在高精度模数转换器中应用中受到限制。

发明内容

针对现有技术存在的技术问题，本发明提供一种用于高精度模数转换器中的抖动电路，该抖动电路能改善高精度模数转换器的动态非线性，解决常规噪声抖动技术在高精度模数转换器应用中的瓶颈，并降低了ADC转换器系统的复杂度。

为了实现上述目的，本发明采用如下技术方案：

一种用于高精度模数转换器中的抖动电路，包括可置位的伪随机序列产生器、修调模块、可修调的DAC电路、抖动信号引入电路和抖动信号去除电路；其中，

所述可置位的伪随机序列产生器，用于产生与模拟输入信号V_i不相关且可置位的伪随机序列信号，取其中的n位信号作为数字抖动信号D_d，且位数n小于等于模数转换器的量化位数N，并将所述数字抖动信号D_d分别输出至所述可修调的DAC电路和抖动信号去除电路；

所述修调模块，用于准确定位控制所述可修调的DAC电路的修调信号X₁、X₂、…、X_m，以对所述可修调的DAC电路进行校准；

所述可修调的DAC电路，受到所述修调信号X₁、X₂、…、X_m的控制，将接收的所述数字抖动信号D_d转化为模拟抖动信号A_d并输出至所述抖动信号引入电路；

所述抖动信号引入电路，用于接收所述模拟抖动信号A_d和模拟输入信号V_i，处理后输出模拟信号并引入模数转换器输入；

所述抖动信号去除电路，用于接收所述数字抖动信号D_d，并将抖动信号在模数转换器的输出中去除，得到最终数据输出结果D_OUT。

本发明提供的用于高精度模数转换器中的抖动电路中，包括可置位的伪随机序列产生器，可以产生n位数字抖动信号D_d，且位数n小于等于模数转换器的量化位数N(即n≤N)，因而可以采用低分辨率DAC转换器代替传统结构中具有与ADC转换器相同量化位数的DAC转换器，能够有效降低ADC转换器系统的复杂度；同时还包括修调模块和可调修的DAC电路，通过所述修调模块，可以对可调修DAC电路的修调信号X₁、X₂、…、X_m进行准确定位，以对所述可修调的DAC电路进行校准，从而保证模拟域中添加的抖动电压信号与数字域中的抖动数字信号相匹配，且抖动信号在模数转换器的输出中能够被准确地去除，而这些模块额外功能的实现不会提升电路的复杂度，但能够提高模数转换器的SFDR性能达到10dB，因而本发明提供的抖动电路能够适用于高精度的模数转换器中改善其动态非线性。

进一步，所述可置位的伪随机序列产生器包括对产生的伪随机序列信号进行置位的信号产生控制模块。

进一步，所述信号产生控制模块包括n个控制单元，每个控制单元包括一个与非门和一个2选1选择器，每个所述与非门的一端均连接控制信号Z1，另一端连接伪随机序列产生器的一位输出，与非门的输出连接到对应所述选择器的一个输入端，所述选择器的另一个输入端连接低电平＂0＂，所述选择器的控制信号为Z2，选择器的输出作为所述可置位的伪随机序列产生器的最终输出。

进一步，所述可修调的DAC电路包括第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收所述数字抖动信号D_d，所述第二输入端接收外部输入的修调信号X₁、X₂、…、X_m，所述第三输入端接收模数转换器的基准电压V_ref，所述输出端输出转化后的模拟抖动信号A_d，且A_d＝V_ref×D_d×f(T_X)；

其中，T_X表示修调信号X₁、X₂、…、X_m的值；f(T_X)为一次线性函数，且会随着修调信号的值T_X线性地增加或减小。

进一步，所述可修调的DAC电路包括基准电流产生模块、基准电压修调模块和DAC模块，所述基准电流产生模块用于产生与模数转换器基准电压V_ref相关的基准电流I_ref，所述基准电压修调模块用于根据所述基准电流I_ref和修调信号X₁、X₂、…、X_m产生DAC电路的基准电压V_F，所述DAC模块用于根据所述DAC电路的基准电压V_F和数字抖动信号D_d产生模拟抖动信号A_d。

进一步，所述基准电流产生模块包括第一分压电阻和第二分压电阻、负载电阻、运算放大器和NMOS晶体管，所述运算放大器的正向输入端连接于串联的第一分压电阻和第二分压电阻之间，所述运算放大器的输出端连接NMOS晶体管的栅极，所述NMOS晶体管的漏极连接基准电压修调模块，所述NMOS晶体管的源极和运算放大器的负向输入端连接于负载电阻的一端，所述负载电阻的另一端接地。

进一步，所述基准电压修调模块包括电流基准源、电流镜模块和第四电阻，所述电流镜模块包括第一PMOS晶体管以及多组并联的电流镜子电路，每组电流镜子电路包括若干组并联的电流镜子单元，所述每组并联的电流镜子单元包括一个第二PMOS晶体管和第三PMOS晶体管；所述电流基准源与第一PMOS晶体管的栅极和漏极连接，所述第二PMOS晶体管的栅极与第一PMOS晶体管的栅极连接，所述第二PMOS晶体管的源极与第一PMOS晶体管的源极连接，所述第二PMOS晶体管的漏极与第三PMOS晶体管的源极连接，所述第三PMOS晶体管的栅极连接对应的修调信号X₁、X₂、…、X_m，所述第三PMOS晶体管的漏极连接第四电阻的一端，第四电阻的另一端接地。

进一步，所述电流镜模块包括m组并联的电流镜子电路，其第1组电流镜子电路包括1组并联的电流镜子单元，并受到修调信号X₁控制；第2组电流镜子电路包括2组并联的电流镜子单元，并受到修调信号X₂控制；第3组电流镜子电路包括4组并联的电流镜子单元，并受到修调信号X₃控制；依次类推，第m组电流镜子电路包括2^m-1组并联的电流镜子单元，并受到修调信号X_m控制。

进一步，所述抖动信号引入电路为加法电路，所述抖动信号去除电路为减法电路；或者，所述抖动信号引入电路为减法电路，所述抖动信号去除电路为加法电路。

进一步，所述修调模块包括以下修调步骤：

S21、将N位模数转换器的模拟输入信号V_i置固定电平或断开模拟输入；

S22、将所述可置位的伪随机序列产生器的输出置全0，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₀；

S23、将所述可置位的伪随机序列产生器的输出置固定输出D_T；

S24、设置修调信号的值T_X＝T₁，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₁；

S25、设置修调信号的值T_X＝T₂，T₂≠T₁，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₂；

S26、根据比例关系，通过D₀、D₁、D₂、T₁、和T₂确定修调码T_C的值，其中所述比例关系为：

附图说明

图1是现有技术提供的一种常规噪声抖动技术原理示意图。

图2是本发明提供的用于高精度模数转换器中的抖动电路原理示意图。

图3是图2中可置位的伪随机序列产生器的原理示意图。

图4是图2中可修调的DAC电路的原理示意图。

图5是图3中基准电流产生模块的电路结构示意图。

图6是图3中基准电压修调模块的电路结构示意图。

图7是图2中修调模块的修调流程示意图。

图8是本发明提供的最终数字输出结果D_OUT与修调信号值T_X的关系示意图。

图中，1、可置位的伪随机序列产生器；10、N位模数转换器；11、信号产生控制模块；111、与非门；112、2选1选择器；2、修调模块；3、可修调的DAC电路；31、基准电流产生模块；32、基准电压修调模块；320、电流基准源；321、电流镜模块；3210、第一PMOS晶体管；3211～321m、电流镜子电路；32111、第二PMOS晶体管；32112、第三PMOS晶体管；33、DAC模块；4、抖动信号引入电路；5、抖动信号去除电路。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

请参考图2所示，将N位的ADC转换器10作为一个“黑匣子”系统，并认为该系统是单调性的。具体地，本发明提供一种用于高精度模数转换器中的抖动电路，包括可置位的伪随机序列产生器1、修调模块2、可修调的DAC电路3、抖动信号引入电路4和抖动信号去除电路5；其中，

所述可置位的伪随机序列产生器1，用于产生与模拟输入信号V_i不相关且可置位的伪随机序列信号，取其中的n位信号作为数字抖动信号D_d，且位数n小于等于模数转换器的量化位数N，并将所述数字抖动信号D_d分别输出至所述可修调的DAC电路3和抖动信号去除电路5；

所述修调模块2，用于准确定位控制所述可修调的DAC电路3的修调信号X₁、X₂、…、X_m，以对所述可修调的DAC电路3进行校准；

所述可修调的DAC电路3，受到所述修调信号X₁、X₂、…、X_m的控制，将接收的所述数字抖动信号D_d转化为模拟抖动信号A_d并输出至所述抖动信号引入电路4；

所述抖动信号引入电路4，用于接收所述模拟抖动信号A_d和模拟输入信号V_i，处理后输出模拟信号并引入模数转换器10输入；

所述抖动信号去除电路5，用于接收所述数字抖动信号D_d，并将抖动信号在模数转换器10的输出中去除，得到最终数据输出结果D_OUT。

本发明提供的用于高精度模数转换器中的抖动电路中，包括可置位的伪随机序列产生器，可以产生n位数字抖动信号D_d，且位数n小于等于模数转换器的量化位数N(即n≤N)，因而可以采用低分辨率DAC转换器代替传统结构中具有与ADC转换器相同量化位数的DAC转换器，能够有效降低ADC转换器系统的复杂度；同时还包括修调模块和可调修的DAC电路，通过所述修调模块，可以对可调修DAC电路的修调信号X₁、X₂、…、X_m进行准确定位，以对所述可修调的DAC电路进行校准，从而保证模拟域中添加的抖动电压信号与数字域中的抖动数字信号相匹配，且抖动信号在模数转换器的输出中能够被准确地去除，而这些模块额外功能的实现不会提升电路的复杂度，但能够提高模数转换器的SFDR性能达到10dB，因而本发明提供的抖动电路能够适用于高精度的模数转换器中改善其动态非线性。

作为具体实施例，请参考图2所示，所述可置位的伪随机序列产生器1，意思是除了伪随机序列产生器的常规功能外，伪随机序列产生器的输出可以根据控制信号进行置位：一种状态是全0输出，一种状态是一个非全0的固定输出，比如全1输出；其中，该控制信号为数字信号。为了实现对伪随机序列产生器输出信号进行置位的功能，所述可置位的伪随机序列产生器1包括对产生的伪随机序列信号进行置位的信号产生控制模块。具体地，所述可置位的伪随机序列产生器1产生与模拟输入信号V_i不相关且可置位的伪随机序列信号，取其中的n位作为数字抖动信号D_d，一方面送到所述可修调的DAC电路3进行数模转换；另一方面送到所述抖动信号去除电路5，以消除抖动信号对模数转换器输出的影响。其中，所述数字抖动信号D_d的位数n小于等于模数转换器的量化位数N，即n≤N，意思是可以采用低分辨率DAC转换器代替传统结构中具有与ADC转换器相同量化位数的DAC转换器，因而能有效降低ADC转换器系统的复杂度。注意的是，当n<N时，要将n位抖动信号转换为模拟信号，则DAC电路的基准电压就不再是N位模数转换器10的基准电压V_ref了，需要对DAC电路的基准电压进行校准。

所述可置位的伪随机序列产生器1在常规的伪随机序列产生器结构基础上，增加信号产生控制模块就能实现其可置位的功能。作为一种具体实施方式，请参考图3所示，所述信号产生控制模块11包括n个控制单元，每个控制单元包括一个与非门111和一个2选1选择器112，每个所述与非门111的一端均连接控制信号Z1，另一端连接伪随机序列产生器的一位输出，与非门的输出连接到对应所述选择器112的一个输入端，所述选择器112的另一个输入端连接低电平＂0＂，所述选择器112的控制信号为Z2，选择器的输出作为所述可置位的伪随机序列产生器1的最终输出。由于需要n位的数字抖动信号，因此需要将n位的伪随机序列产生器输出信号连接到所述信号产生控制模块，该n个信号的连接方式完全一致。

作为一种实施方式，所述控制信号Z1和Z2为二进制信号。具体地，所述控制信号Z1为高电平时，与非门111输出为低电平；所述控制信号Z1为低电平时，与非门111的输出为伪随机序列产生器的输出信号的反向信号。所述控制信号Z2为高电平时，选择器112输出为低电平＂0＂；所述控制信号Z2为低电平时，选择器112输出为与非门111的输出信号。因此，从图3所示的具体实施方式可以得到：当所述控制信号Z1为高电平且控制信号Z2为低电平时，所述可置位的伪随机序列产生器1的输出为伪随机序列信号；当所述控制信号Z1为低电平且控制信号Z2为低电平时，所述可置位的伪随机序列产生器1的输出为全1输出；当所述控制信号Z2为高电平时，所述可置位的伪随机序列产生器1的输出为全0输出，由此实现了所述可置位的伪随机序列产生器1的可置位功能。当然，所述信号产生控制模块11的结构原理并不局限于此，本领域技术人员在前述实施方式的基础上，还可以采用其它的结构原理来实现，只要能够有效实现可置位功能即可。

作为具体实施例，请参考图2所示，所述可修调的DAC电路3，意思是DAC电路的输出不仅与其输入相关，而且受到修调信号X₁、X₂、…、X_m的控制；当修调信号X₁、X₂、…、X_m被所述修调模块2准确定位以后，可对所述可修调的DAC电路3进行校准，由此DAC电路能够准确地将数字信号转化为模拟信号。为了实现所述功能，所述可修调的DAC电路3包括第一输入端、第二输入端、第三输入端和输出端；所述第一输入端接收所述数字抖动信号D_d；所述第二输入端接收外部输入的修调信号X₁、X₂、…、X_m，所述修调信号为二进制信号，即数字信号，该修调信号可以通过所述修调模块2准确定位；所述第三输入端接收N位模数转换器10的基准电压V_ref，所述输出端输出转化后的模拟抖动信号A_d至所述抖动信号引入电路4。其中，所述输入-输出关系满足以下特征：

1)、可修调的DAC电路3的输出A_d与输入的修调信号X₁、X₂、…、X_m成线性地增加或减小的关系，因而对于同一数字抖动信号D_d，通过调节修调信号X₁、X₂、…、X_m，则可以改变对应的模拟抖动信号A_d，可以使其准确地与数字抖动信号D_d相对应；

2)、可修调的DAC电路3的输出A_d与输入数字抖动信号D_d成线性关系；

3)、可修调的DAC电路3的输出A_d与模数转换器10的基准电压V_ref相关。

由此，所述可修调的DAC电路3的输入-输出关系可以表示为：

A_d＝V_ref×D_d×f(T_X)         (1)

在式(1)中，T_X表示修调信号X₁、X₂、…、X_m的值。例如，假设X₁为最低位，X_m为最高位，那么修调信号的值T_X可以表示为2^m-1X_m+…+2¹X₂+2⁰X₁；当然，所述修调信号的值T_X也可以表示为2^m-2X_m+…+2⁰X₂+2^-1X₁；这里仅列出了两种可能的修调信号值的表达方式，但不局限于此。在式(1)中，f(T_X)为一次线性函数，且会随着修调信号的值T_X线性地增加或减小。

作为具体实施例，请参考图4所示，所述可修调的DAC电路3包括基准电流产生模块31、基准电压修调模块32和DAC模块33，所述基准电流产生模块31用于产生与模数转换器10基准电压V_ref相关的基准电流I_ref，所述基准电压修调模块32用于根据所述基准电流I_ref和修调信号X₁、X₂、…、X_m产生DAC电路的基准电压V_F，所述DAC模块33用于根据所述DAC电路的基准电压V_F和数字抖动信号D_d产生模拟抖动信号A_d。具体地，在所述基准电流产生模块31中，所述基准电流I_ref可以表示为：

I_ref＝k₁×V_ref         (2)

在式(2)中，K₁表示比例因子。

所述基准电流I_ref与修调信号X₁、X₂、…、X_m一起被传输至所述基准电压修调模块32，用于产生所述可修调的DAC电路的基准电压V_F，所述基准电压V_F可以表示为：

V_F＝k₂×I_ref×T_X×R         (3)

在式(3)中，K₂表示比例因子，T_X表示修调信号的值，R表示电阻。

所述基准电压V_F与数字抖动信号D_d一起被传输至所述DAC模块33，用于产生模拟抖动信号A_d输出。

一个典型的DAC电路的输出抖动模拟信号A_d可以表示为：

A_d＝k₃×V_F×D_d         (4)

在式(4)中，K₃表示比例因子，D_d表示数字抖动信号。

由式(2)～(4)可以得到：

A_d＝V_ref×D_d×k₁×k₂×k₃×R×T_X       (5)

显然，式(5)满足所述可修调的DAC电路3的输入-输出关系，可写成式(1)所示，这里f(T_X)＝k₁×k₂×k₃×R×T_X。

作为具体实施例，请参考图5所示，所述基准电流产生模块31包括第一分压电阻R₁和第二分压电阻R₂、负载电阻R₃、运算放大器Amp和NMOS晶体管，所述运算放大器Amp的正向输入端(+)连接于串联的第一分压电阻R₁和第二分压电阻R₂之间，所述运算放大器Amp的输出端连接NMOS晶体管的栅极，所述NMOS晶体管的漏极连接基准电压修调模块32，所述NMOS晶体管的源极和运算放大器Amp的负向输入端(-)连接于负载电阻R₃的一端，所述负载电阻R₃的另一端接地。具体地，所述模数转换器10的基准电压V_ref经过电阻R₁和R₂分压，然后连接到所述运算放大器Amp的正向输入端，使得运算放大器Amp正向输入端电压为基准电压V_ref的分压；所述NMOS晶体管的栅极与运算放大器Amp的输出端连接，源极与运算放大器Amp的负向输入端相连，并且连接到负载电阻R₃的一端，该电路结构通过运算放大器Amp使得NMOS晶体管的栅源电压固定，从而可以产生稳定的基准电流I_ref，且该基准电流I_ref可以通过与NMOS晶体管漏极相连的基准电压修调模块32电路结构，提供其作为基准电流。在本实施例提供的基准电流产生模块31电路结构中，由于运算放大器Amp虚地，因此运算放大器Amp的负向输入端电压近似等于正向输入端电压，即基准电压的分压，该电压被加在负载电阻R₃的两端，产生基准电流I_ref，因而基准电流I_ref可以表示为：

$I_{\mathrm{ref}}=\frac{R_2}{(R_1+R_2)\&times;R_3}\&times;V_{\mathrm{ref}}---\left(6\right)$

显然，式(6)满足所述基准电流产生模块31的要求如式(2)所示，这里，表示了比例因子K₁。

作为具体实施例，请参考图6所示，所述基准电压修调模块32包括电流基准源320、电流镜模块321和第四电阻R₄；其中，所述电流基准源320由前面所述基准电流产生模块31产生；所述电流镜模块321包括第一PMOS晶体管3210以及多组并联的电流镜子电路3211～321m，所述每组电流镜子电路包括若干组并联的电流镜子单元，即从电路结构整体上看，所有电流镜子电路中的所有电流镜子单元都是并联的，且所述每组并联的电流镜子单元包括一个第二PMOS晶体管32111和第三PMOS晶体管32112，所述第一PMOS晶体管3210为栅极和漏极直接相连的二极管连接形式，所述电流基准源320与第一PMOS晶体管3210的栅极和漏极连接，所述第二PMOS晶体管32111的栅极与第一PMOS晶体管3210的栅极连接，所述第二PMOS晶体管32111的源极与第一PMOS晶体管3210的源极连接，所述第二PMOS晶体管32111的漏极与第三PMOS晶体管32112的源极连接，所述第三PMOS晶体管32112的栅极连接对应的修调信号X₁、X₂、…、X_m，所述第三PMOS晶体管32112的漏极连接第四电阻R₄的一端，第四电阻R₄的另一端接地。当然，本领域技术人员在本实施例的基础上，还可以采用类似的电路结构来实现所述基准电压修调模块32的功能，例如将PMOS晶体管替换为NMOS晶体管，并对相应电流镜模块321的结构作对应变化即可。

作为一种优选实施例，请参考图6所示，所述电流镜模块321包括m组并联的电流镜子电路3211～321m，其第1组电流镜子电路3211包括1组并联的电流镜子单元，并受到修调信号X₁控制；第2组电流镜子电路3212包括2组并联的电流镜子单元，并受到修调信号X₂控制；第3组电流镜子电路3212包括4组并联的电流镜子单元，并受到修调信号X₃控制；依次类推，第m组电流镜子电路321m包括2^m-1组并联的电流镜子单元，并受到修调信号X_m控制。在本实施例中需要特别说明的是，当某一组电流镜子电路中包括有2组以上的电流镜子单元时，每一组电流镜子单元中所述第三PMOS晶体管32112的栅极均要连接至对应的修调信号X₁、X₂、…、X_m，并受到该修调信号的控制。

对于图6所示的基准电压修调模块32电路结构示意图，当修调信号为高电平时，所述电流镜子单元中的第三PMOS晶体管32112关断，没有电流流过；当修调信号为低电平时，所述电流镜子单元中的第二PMOS晶体管32111导通，电流经过该组电流镜子电路流向第四电阻R₄，并产生所述可修调的DAC电路的基准电压V_F，其电压V_F可以表示为：

V_F＝I_ref×(2^m-1X_m+…+2¹X₂+2⁰X₁)×R₄

＝I_ref×T_X×R₄              (7)

显然，式(7)满足所述基准电压修调模块32的要求如式(3)所示，这里比例因子K₂为1，且第四电阻R₄对应式(3)中的电阻R。

作为具体实施例，请参考图2所示，所述抖动信号引入电路4，用于接收所述模拟抖动信号A_d和模拟输入信号V_i，处理后输出模拟信号S并引入模数转换器10输入；其中，所述抖动信号引入电路4可以是将输入的模拟输入信号V_i和模拟抖动信号A_d相加，也可以相减，因此所述抖动信号引入电路4可以为加法电路或者减法电路，具体可以通过常规的开关电容电路来实现。而所述抖动信号去除电路5用于接收所述数字抖动信号D_d，并将抖动信号在模数转换器10的输出中去除，得到最终数据输出结果D_OUT；其中，当所述抖动信号引入电路4为加法电路时，所述抖动信号去除电路5为减法电路，当所述抖动信号引入电路4为减法电路时，所述抖动信号去除电路5为加法电路，而所述抖动信号去除电路5具体可以通过常规的数字加法器电路实现。

本发明所述可修调的DAC电路3能够采用低分辨率DAC转换器代替传统结构中具有与ADC转换器相同量化位数的DAC转换器，即DAC转换器的量化位数n小于ADC转换器的量化位数N；那么，要将n位抖动数字信号D_d转换为抖动模拟信号A_d，所述可修调的DAC电路3的基准电压V_F就不再是N位模数转换器10的基准电压V_ref了，此时需要对可修调的DAC电路的基准电压V_ref进行校准。当所述可修调的DAC电路3被准确校准后，抖动信号才能够在数字域被准确去除，意味着引入抖动信号后的最终数据输出结果D_OUT，等同于没有引入抖动信号时的数据输出结果。本申请中测试修调模块2的目的就是要寻找准确的修调码T_C，使得当T_X＝T_C时，在模数转换器的模拟输入信号不变的情况下，抖动信号引入后的最终数据输出结果D_OUT与不引入抖动信号时的最终数据输出结果相同。

假设所述抖动信号引入电路4为加法式电路，所述抖动信号去除电路5为减法式电路，考虑ADC系统的等效输入噪声V_noise和等效输入失调电压V_offset，输入到N位ADC10的信号S为：

S＝V_i+A_d+V_noise+V_offset

＝V_i+V_ref×D_d×f(T_X)+V_noise+V_offset    (8)

图7是所述修调模块2的修调流程示意图，具体包括以下修调步骤：

S21：将N位模数转换器10的模拟输入信号V_i置固定电平或断开模拟输入；比如，可以将模拟输入信号V_i置交流零。

S22：将所述可置位的伪随机序列产生器1的输出置全0，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₀；所述可置位的伪随机序列产生器1置全0，意味着D_d为0；那么，当模拟输入信号V_i为交流零时，信号输入到N位ADC10的信号S₀为：

S₀＝V_noise+V_offset         (9)

由于噪声等影响，每次的数字量化结果不完全一致，因此需要对数据输出结果D_OUT进行多次统计求平均值，从而得到信号S₀对应的数字量化结果D₀，即噪声和失调电压的数字量化结果为D₀。

S23：将所述可置位的伪随机序列产生器1的输出置固定输出D_T；

S24：设置修调信号的值T_X＝T₁，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₁；当模拟输入信号V_i为交流零时，信号输入到N位ADC10的信号S₁为：

S₁＝V_ref×D_T×f(T₁)+V_noise+V_offset  (10)

与步骤22类似，由于噪声等影响，每次的数字量化结果不完全一致，因此需要对数据输出结果D_OUT进行多次统计求平均值，从而得到信号S₁对应的数字量化结果D₁。

S25：设置修调信号的值T_X＝T₂，T₂≠T₁，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₂；当模拟输入信号V_i为交流零时，信号输入到N位ADC10的信号S₂为：

S₂＝V_ref×D_T×f(T₂)+V_noise+V_offset   (11)

与步骤22类似，由于噪声等影响，每次的数字量化结果不完全一致，因此需要对数据输出结果D_OUT进行多次统计求平均值，从而得到信号S₂对应的数字量化结果D₂。

S26：根据比例关系，通过D₀、D₁、D₂、T₁、和T₂确定修调码T_C的值，其中所述比例关系为：具体地，所述比例关系是指数字量化结果之差的比值等于对应修调信号值之差的比值，其中数字量化结果D₁对应修调信号值T₁，数字量化结果D₂对应修调信号值T₂，D₀对应准确的修调码T_C。

下面以图8为例来说明步骤26的具体实施方式：

由于f(T_X)是T_X的一次线性方程，也就是说，f(T_X)随着T_X的增加呈线性地增加或减小，那么输入到模数转换器输入端的模拟信号S也随着T_X的增加呈线性地增加或减小。由于该ADC系统是单调的，所以认为最终数字输出结果D_OUT随着T_X也是呈线性地增加或减小。图8是最终数字输出结果D_OUT与修调信号值T_X的示例图，表示了D_OUT随着T_X呈线性增加的关系。修调信号值T₁对应的数字输出结果为D₁，修调信号值T₂对应的数字输出结果为D₂，修调码T_C对应的数字输出结果应该等同于不引入抖动信号时的最终数字结果，即D₀。因而，从图8中可以容易得出如下比例关系，

$\frac{D_2-D_1}{D_0-D_1}=\frac{T_2-T_1}{T_C-T_1}---\left(12\right)$

由式(12)可以确定修调码T_C，当然最终数字输出结果D_OUT与修调信号值T_X的示例图不局限于如图8所示，但方法类似。另外，当所述抖动信号引入电路4为减法式电路，所述抖动信号去除电路5为加法式电路时，其推导过程相同，在此也不再重复。

以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。

Claims (10)

1.一种用于高精度模数转换器中的抖动电路，其特征在于，包括可置位的伪随机序列产生器、修调模块、可修调的DAC电路、抖动信号引入电路和抖动信号去除电路；其中，

所述可置位的伪随机序列产生器，用于产生与模拟输入信号V_i不相关且可置位的伪随机序列信号，取其中的n位信号作为数字抖动信号D_d，且位数n小于等于模数转换器的量化位数N，并将所述数字抖动信号D_d分别输出至所述可修调的DAC电路和抖动信号去除电路；

所述修调模块，用于准确定位控制所述可修调的DAC电路的修调信号X₁、X₂、…、X_m，以对所述可修调的DAC电路进行校准；

所述可修调的DAC电路，受到所述修调信号X₁、X₂、…、X_m的控制，将接收的所述数字抖动信号D_d转化为模拟抖动信号A_d并输出至所述抖动信号引入电路；

所述抖动信号引入电路，用于接收所述模拟抖动信号A_d和模拟输入信号V_i，处理后输出模拟信号并引入模数转换器输入；

所述抖动信号去除电路，用于接收所述数字抖动信号D_d，并将抖动信号在模数转换器的输出中去除，得到最终数据输出结果D_OUT。

2.根据权利要求1所述的用于高精度模数转换器中的抖动电路，其特征在于，所述可置位的伪随机序列产生器包括对产生的伪随机序列信号进行置位的信号产生控制模块。

3.根据权利要求2所述的用于高精度模数转换器中的抖动电路，其特征在于，所述信号产生控制模块包括n个控制单元，每个控制单元包括一个与非门和一个2选1选择器，每个所述与非门的一端均连接控制信号Z1，另一端连接伪随机序列产生器的一位输出，与非门的输出连接到对应所述选择器的一个输入端，所述选择器的另一个输入端连接低电平＂0＂，所述选择器的控制信号为Z2，选择器的输出作为所述可置位的伪随机序列产生器的最终输出。

4.根据权利要求1所述的用于高精度模数转换器中的抖动电路，其特征在于，所述可修调的DAC电路包括第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收所述数字抖动信号D_d，所述第二输入端接收外部输入的修调信号X₁、X₂、…、X_m，所述第三输入端接收模数转换器的基准电压V_ref，所述输出端输出转化后的模拟抖动信号A_d，且A_d＝V_ref×D_d×f(T_X)；

其中，T_X表示修调信号X₁、X₂、…、X_m的值；f(T_X)为一次线性函数，且会随着修调信号的值T_X线性地增加或减小。

5.根据权利要求4所述的用于高精度模数转换器中的抖动电路，其特征在于，所述可修调的DAC电路包括基准电流产生模块、基准电压修调模块和DAC模块，所述基准电流产生模块用于产生与模数转换器基准电压V_ref相关的基准电流I_ref，所述基准电压修调模块用于根据所述基准电流I_ref和修调信号X₁、X₂、…、X_m产生DAC电路的基准电压V_F，所述DAC模块用于根据所述DAC电路的基准电压V_F和数字抖动信号D_d产生模拟抖动信号A_d。

6.根据权利要求5所述的用于高精度模数转换器中的抖动电路，其特征在于，所述基准电流产生模块包括第一分压电阻和第二分压电阻、负载电阻、运算放大器和NMOS晶体管，所述运算放大器的正向输入端连接于串联的第一分压电阻和第二分压电阻之间，所述运算放大器的输出端连接NMOS晶体管的栅极，所述NMOS晶体管的漏极连接基准电压修调模块，所述NMOS晶体管的源极和运算放大器的负向输入端连接于负载电阻的一端，所述负载电阻的另一端接地。

7.根据权利要求5所述的用于高精度模数转换器中的抖动电路，其特征在于，所述基准电压修调模块包括电流基准源、电流镜模块和第四电阻，所述电流镜模块包括第一PMOS晶体管以及多组并联的电流镜子电路，每组电流镜子电路包括若干组并联的电流镜子单元，所述每组并联的电流镜子单元包括一个第二PMOS晶体管和第三PMOS晶体管；所述电流基准源与第一PMOS晶体管的栅极和漏极连接，所述第二PMOS晶体管的栅极与第一PMOS晶体管的栅极连接，所述第二PMOS晶体管的源极与第一PMOS晶体管的源极连接，所述第二PMOS晶体管的漏极与第三PMOS晶体管的源极连接，所述第三PMOS晶体管的栅极连接对应的修调信号X₁、X₂、…、X_m，所述第三PMOS晶体管的漏极连接第四电阻的一端，第四电阻的另一端接地。

8.根据权利要求7所述的用于高精度模数转换器中的抖动电路，其特征在于，所述电流镜模块包括m组并联的电流镜子电路，其第1组电流镜子电路包括1组并联的电流镜子单元，并受到修调信号X₁控制；第2组电流镜子电路包括2组并联的电流镜子单元，并受到修调信号X₂控制；第3组电流镜子电路包括4组并联的电流镜子单元，并受到修调信号X₃控制；依次类推，第m组电流镜子电路包括2^m-1组并联的电流镜子单元，并受到修调信号X_m控制。

9.根据权利要求1所述的用于高精度模数转换器中的抖动电路，其特征在于，所述抖动信号引入电路为加法电路，所述抖动信号去除电路为减法电路；或者，所述抖动信号引入电路为减法电路，所述抖动信号去除电路为加法电路。

10.根据权利要求1所述的用于高精度模数转换器中的抖动电路，其特征在于，所述修调模块包括以下修调步骤：

S21、将N位模数转换器的模拟输入信号V_i置固定电平或断开模拟输入；

S22、将所述可置位的伪随机序列产生器的输出置全0，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₀；

S23、将所述可置位的伪随机序列产生器的输出置固定输出D_T；

S24、设置修调信号的值T_X＝T₁，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₁；

S25、设置修调信号的值T_X＝T₂，T₂≠T₁，统计多次最终数据输出结果D_OUT并进行平均值计算，得到数字量化结果D₂；

S26、根据比例关系，通过D₀、D₁、D₂、T₁、和T₂确定修调码T_C的值，其中所述比例关系为：