CN110460333A - 在产生模数转换器的连续时间残差中的阻断器容差 - Google Patents

在产生模数转换器的连续时间残差中的阻断器容差 Download PDF

Info

Publication number
CN110460333A
CN110460333A CN201910377655.3A CN201910377655A CN110460333A CN 110460333 A CN110460333 A CN 110460333A CN 201910377655 A CN201910377655 A CN 201910377655A CN 110460333 A CN110460333 A CN 110460333A
Authority
CN
China
Prior art keywords
output
residual error
tap
filter
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910377655.3A
Other languages
English (en)
Other versions
CN110460333B (zh
Inventor
S·P·帕蒂尔
H·施巴塔
董韵之
D·N·奥尔里德
F·默登
L·A·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Adi Semiconductor Unlimited Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adi Semiconductor Unlimited Co filed Critical Adi Semiconductor Unlimited Co
Publication of CN110460333A publication Critical patent/CN110460333A/zh
Application granted granted Critical
Publication of CN110460333B publication Critical patent/CN110460333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H03M1/0629—Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开涉及在产生模数转换器的连续时间残差中的阻断器容差。本公开的实施方案提供用于连续时间和混合ADC的残差产生系统。示例性系统包括：滤波器，例如FIR滤波器，用于基于模拟输入产生滤波的模拟输出；量化器，用于基于由滤波器产生的滤波的模拟输出产生到前馈DAC的数字输入；前馈DAC，用于基于由量化器产生的数字输入产生前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出产生残差信号。提供在量化之前对模拟输入进行滤波的滤波器有利地允许阻断器在被量化器采样和混叠之前被衰减。本文描述的至少一些残差产生系统可以使用相对小的设计和功耗开销来实现。

Description

在产生模数转换器的连续时间残差中的阻断器容差
技术领域
本发明一般涉及模数转换器，更具体地说，涉及采用连续时间残差产生的模数转换器。
背景技术
诸如温度、压力、声音或光之类的真实模拟信号通常被转换为数字表示，可以在现代数字信号处理系统中轻松处理。执行模拟输入信号到数字输出信号的这种转换的电路称为模数转换器(ADC)。ADC可以将表示真实世界现象(如温度、压力、声音或光)的模拟电信号转换为数字信号，以进行数据处理。
ADC可以在许多地方找到，例如宽带通信系统、音频系统、接收器系统等，并且用于广泛的应用，包括通信、能源、医疗保健、仪器和测量、电机和电源控制、工业自动化和航空航天/国防。例如，在精密测量系统中，可以为电子设备提供一个或多个传感器以进行测量，并且这些传感器可以产生模拟信号。然后将模拟信号作为输入提供给ADC，以产生数字输出信号以供进一步处理。在另一例子中，天线可以基于携带空中信息/信号的电磁波生成模拟信号。然后，由天线产生的模拟信号作为输入提供给ADC，以产生数字输出信号，以便进一步处理。
设计ADC是一项非常重要的任务，因为每个应用可能在速度、性能、功耗、成本和尺寸方面有不同的需求。随着需要ADC的应用的增长，对准确可靠的转换性能的需求也在增长。
发明内容
根据本公开的一个方面，提供有一种用在模数转换器ADC的连续时间级中的残差产生系统，所述系统包括：用于基于模拟输入产生滤波的模拟输出的滤波器；量化器，用于基于所述滤波的模拟输出产生到前馈数模转换器DAC的数字输入；前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出产生残差信号。
根据本公开的另一个方面，提供有一种模数转换器ADC，包括：包括残差产生电路的第一级，所述残差产生电路包括：用于基于模拟输入产生滤波的模拟输出的滤波器，量化器，用于基于所述滤波的模拟输出产生到前馈数模转换器DAC的数字输入，前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出，和减法器，用于基于所述前馈路径模拟输出产生残差信号；以及第二级，被配置为处理从所述第一级接收的残差信号。
根据本公开的再一个方面，提供有一种在残差产生模数转换器中产生残差信号的方法，包括：应用滤波器以基于模拟输入产生滤波的模拟输出，所述滤波器被配置为衰减目标带宽之外的信号；基于所述滤波的模拟输出产生数字输入；基于所述数字输入产生前馈路径模拟输出；和基于所述前馈路径模拟输出产生所述残差信号。
附图说明
为了更完整地理解本公开及其特征和优点，结合附图参考以下描述，其中相同的参考数字代表相同的部分，其中：
图1A是常规连续时间残差产生系统的示意性系统图；
图1B是不归零的数模转换器(DAC)脉冲的描述；
图1C是具有正弦滤波器和理想的低通滤波器幅度响应的示例性DAC输出频谱的描述；
图2A是用于带内输入的常规残差产生系统中的不同点处的示例性光谱的描述。
图2B是用于带外输入的常规残差产生系统中的不同点处的示例性光谱的描述。
图3是根据本公开的一些实施方案具有滤波器的残差产生系统的示意性系统图；
图4是根据本公开的一些实施方案具有一般有限脉冲响应(FIR)滤波器的残差产生系统的示意性系统图；
图5A是根据本公开的一些实施方案具有2-抽头FIR滤波器的残差产生系统的示意性系统图；
图5B是根据本公开的一些实施方案图5A的2-抽头FIR滤波器的幅度响应的描述；
图6是根据本公开的一些实施方案具有重新使用前向路径的延迟元件的滤波器的残差产生系统的示意性系统图；
图7是根据本公开的一些实施方案具有在比较器片内实现乘法器的滤波器的残差产生系统的示意性系统图；
图8是根据本公开的一些实施方案具有在缓冲器内实现乘法器的滤波器的残差产生系统的示意性系统图；
图9是根据本公开的一些实施方案具有2-抽头离散时间FIR滤波器的残差产生系统的示意性系统图；和
图10是根据本公开的一些实施方案描述用于产生残差信号的方法的流程图。
具体实施方式
综述
连续时间(CT)残差产生系统在高性能和高速ADC中越来越受欢迎，部分原因在于其固有的抗混叠性以及实现高采样率的潜力。然而，这种系统中的抗混叠性能取决于所应用的带外阻断器的幅度水平低(其中，如本领域所使用的，术语“阻断器”是指存在于所需信号所在的带宽之外的任何信号)。大阻断可能导致残差信号(或简称“残差”)超过ADC的满量程，使ADC过载并使其性能恶化。因此，这种ADC的阻断器容差(例如根据ADC能够支持的最大阻断振幅量化而不会产生负面后果)仅限于低值。
本公开的实施方案提供了使用过滤器来改善采用CT残差产生系统的ADC的阻断器容差的机制。这里描述的机制可以适用于CT以及混合(即部分CT、部分离散时间(DT))ADC，并且可以在各种类型的架构的ADC中实现，例如，流水线ADC、多级噪声整形(MASH)ADC、电压控制器振荡器(VCO)ADC和其他利用残差信号生成和处理的ADC。这里描述的一些机制对于高性能和高速转换器应用可能特别有吸引力。本公开的一个方面提供了一种用于ADC的CT级的残差产生系统，该系统包括滤波器，例如FIR滤波器，用于基于模拟输入生成滤波的模拟输出；以及量化器，用于基于滤波器生成的滤波的模拟输出生成到前馈DAC的数字输入。系统还可包括：前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出产生残差信号。提供在量化之前对模拟输入进行滤波的滤波器有利地允许阻断器在被采样之前被衰减并且被量化器混叠。另外，本文描述的至少一些残差产生系统可以用相对小的设计和功耗开销来实现。
本公开的系统、方法和设备各自具有若干创新方面，其中没有一个方面单独负责本文公开的所有期望属性。在下面的描述和附图中阐述了本说明书中描述的主题的一个或多个实施方式的细节。
如本领域技术人员将理解的，本公开的至少一些方面，特别是在如本文所述的量化之前使用滤波器产生残差的至少一些方面，可以以各种方式实施-例如，作为方法、系统、计算机程序产品或计算机可读存储介质。因此，本公开的各方面可以采取完全硬件实施例、完全软件实施例(包括固件、常驻软件、微代码等)或组合软件和硬件方面的实施例(这些实施例在本文中通常可称为“电路”、“模块”或“系统”)的形式。本公开中描述的至少一些功能可以实现为由一个或多个计算机的一个或多个硬件处理单元(例如，一个或多个微处理器)执行的算法。在各种实施方案中，本文所述的每种方法的不同步骤和步骤的部分可以由不同的处理单元执行。此外，本公开的各方面可以采取体现在一个或多个计算机可读介质中的计算机程序产品的形式，优选地是非暂时性的，具有在其上体现(例如，存储)的计算机可读程序代码。在各种实施方案中，这样的计算机程序可以例如下载(更新)到现有的设备和系统(例如，到现有的ADC和/或它们的控制器等)，或者在制造这些设备和系统时存储。
以下详细描述呈现了特定某些实施例的各种描述。然而，这里描述的创新可以以多种不同的方式体现，例如，如权利要求或选择的示例所定义和覆盖的。在以下描述中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。应该理解，附图中示出的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比图中所示的元件更多的元件和/或图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适组合。
描述可以使用短语“在实施例中”或“在实施例中”，其可以各自指代相同或不同实施例中的一个或多个。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同的对象，仅仅表示相同对象的不同实例被引用，并且并不意味着所描述的对象必须在给定的顺序中，无论是在时间上、空间上、排名中还是以任何其他方式。使用本领域技术人员通常采用的术语来描述说明性实施例的各个方面，以将他们工作的实质传达给本领域其他技术人员。术语“基本上”、“大约”、“大概”等可以用于通常指基于如本文所述或本领域已知的特定值的上下文在目标值的+/-20％内。
根据以下描述和权利要求，本公开的其他特征和优点将显而易见。
ADC的基础知识和残差信号的挑战
ADC是将模拟信号携带的连续物理量转换为表示数量幅度的数字数字(或携带该数字数字的数字信号)的电子设备。转换涉及模拟输入信号的量化，即将来自连续模拟值组的输入值映射到可计数的较小数字值组中的输出值的过程，因此它将引入少量误差。通常，量化通过模拟输入信号的周期性采样而发生。结果是一系列数字值(即数字信号)，它表示CT和连续幅度模拟输入信号到DT和离散幅度数字信号的转换。ADC可以通过以下应用要求来定义：其带宽(可以正确转换为数字信号的模拟信号的频率范围)及其分辨率(离散电平的数量、最大模拟信号可以分成数字信号并在数字信号中表示)。ADC还具有各种规格来量化ADC动态性能，包括信噪比(SNR)、信噪比(SINAD)、有效位数(ENOB)、总谐波失真(THD)、总谐波失真加噪声(THD+N)和无杂散动态范围(SFDR)。ADC具有许多不同的设计，可根据应用要求和性能规格进行选择。
基于CT残差产生系统的ADC在高性能和高速数据转换器中越来越受欢迎，这要归功于其固有的抗混叠能力以及实现高采样率的潜力。图1A中示出了常规CT残差产生系统100的一个例子。如图1A所示，CT模拟输入x(t)，102被发送到两个不同的路径。可以被描述为“前馈”路径的第一路径包括量化器104和前馈DAC 106的级联。可以被描述为“前向”路径的第二路径包括CT模拟传递函数，H(s)，108。CT模拟输入x(t)102被应用于前向路径中的CT模拟传递函数H(s)108以及实现量化器104的N位ADC和实现前馈DAC 106的N位DAC的级联，在前馈路径中以fck的采样率计时。然后，减法器110从DAC 106的输出xq(t)，114中减去传递函数H(s)108的输出112，以产生残差信号，xr(t)，116。然后该残差信号可以是处理过的，例如由放大器AMP1，118滤波和放大，并且处理后的残差信号120可以提供给ADC中的后续级(图1A中未示出)。
通常，例如，在CT流水线ADC的情况下，传递函数H(s)108是CT模拟延迟的传递函数。前馈DAC 106通常是不归零(NRZ)DAC，并且可以处于电压或电流模式，但通常是后者。在这种情况下，DAC 106输出NRZ电流脉冲，其示例在图1B中示为DAC脉冲122，其持续时钟周期Tck，并且具有与最低有效位(LSB)的电流ILSB成比例的幅度(电流ILSB也在DAC 106上方的图1A中指示)。
DAC 106的输出处的示例频谱被示为图1C的频谱130。这种频谱可以例如通过以频率fin＝0.125Hz(fck＝1Hz)将单音输入应用于图1A的系统而获得，其量化器分辨率为4比特。如图1C所示，输出频谱130包括信号分量132、宽带量化误差134、以及由量化器104中的采样操作产生的nfck±fin(其中n是整数)的图像/别名136。DAC 106的NRZ脉冲形状122，如图1B所示，提供正弦滤波器传递函数，通过sinc(fTck)138对频谱进行整形，如图1C中的细虚线所示。这在一定程度上衰减了图像136和量化误差134的高频分量。sinc传递函数在fck的整数倍处具有零值，因此，与没有的情况相比，它更强地衰减更接近零点的DAC图像136。如果图像没有被充分衰减，则图1A中的减法器110的输出处的残差xr(t)116的幅度可能使后续ADC级过载。例如，在示例CT流水线ADC具有8的低频增益(也称为“DC增益”)的一阶低通残差放大器AMP1118的情况下，DAC图像136必须相对于信号分量132衰减至少17dB，以将处理后的输出残差信号120的幅度保持在合理的限度内。对于NRZDAC脉冲(带sinc滤波器)的情况，此要求将最大输入频率和ADC输入带宽限制为fck/8。相反，对于给定的输入带宽fBW，ADC需要采用至少为4的过采样率(OSR)进行过采样。数字输出的过采样特性会对后端数字处理模块造成显着的功率损失。
可以参考图2A和2B解释阻断器带来的挑战，提供分别用于带内输入和带外输入的常规残差产生系统(例如图1中所示的系统)中的不同点处的示例性光谱的图示。
当输入信号102是接近DC的频率的满量程单音输入时，如图2A中的图202A所示，图像/别名接近fck的整数倍，并且由于DAC 106的sinc幅度响应而显着衰减。DAC输出xq(t)114然后主要由宽带量化误差和输入信号频率处的分量(其再次接近DC)组成，如图2A中的图214A所示。在残差产生系统100的前向路径中的前向路径传递函数H(s)的输出(其传递函数可以是模拟延迟)(图2A中的图212A中所示的所述输出)仅包含输入信号频率的分量，并且在减法器110中，它取消DAC输出端的相应分量。残差信号xr(t)116，如图2A中的216A所示，然后主要由宽带量化误差组成。另一方面，对于接近fck的频率的全尺寸单音输入阻断器，如图2B中的图202B所示，或其整数倍，图像/别名接近DC和fck的整数倍(≠1)。由于DAC 106的sinc幅度响应，在DAC输出114处，DC附近的别名被保留，而所有其他混叠和输入信号频率(接近fck)的分量被显着衰减。DAC输出，如图2B中的图214B所示，因此主要由宽带量化误差和DC附近的别名组成。如图2B中的图212B所示，级的前向路径中的H(s)的输出仅包含输入阻断频率处的分量。后者在减法器110中没有被消除，因为在DAC输出114中没有相应的分量。因此，图2BB中的图216B中所示的残差信号xr(t)116由满量程输入阻断器和DC附近的满量程别名组成，除宽带量化误差外。虽然图202B中所示的阻断器(带外)将在(有限带宽)放大器118中衰减，但DC附近的大别名将不会，并且放大器118中的放大后(即在信号120中)，它将超过ADC满量程范围并使后端级过载。
如前所述，期望关于产生残差信号的改进。
改善的残差产生系统
本公开的实施方案提出了用于基于在前馈路径中处理模拟输入之前对模拟输入进行滤波的滤波器的使用来生成ADC的CT残差产生级的残差信号的系统和方法，使得阻断器可以在它们在前馈路径中被采样和量化之前被衰减，从而增加阻断器容差，对于具有fck周围频率的阻断器尤其重要。当使用这种滤波器时产生的残差信号可以简化处理残差信号的ADC的后续块的设计，并且可以降低后端数字处理块的功耗以及CT残差产生系统本身的功耗。
图3是根据本公开的一些实施方案具有滤波器的残差产生系统的示意性系统图。系统300可以用作任何合适的多级ADC的CT级中的残差产生器，例如，CT以及混合ADC，以各种类型的体系结构实现，例如，流水线ADC、MASHADC、VCOADC和其他利用残差信号的ADC。
如图3所示，CT模拟输入x(t)，302被发送到两个不同的路径-用实线箭头表示的前向路径和用虚线箭头表示的前馈路径。在下面的图中，前馈路径用实线箭头表示，因为图3阐明了所有显示其中哪条路径是前向路径，哪条路径是前馈路径的图。如图3中进一步所示，系统300类似于图1中所示的系统100，因为它可以包括量化器304(在图3中标记为“A/D”以指示发生了模数转换)、前馈DAC 306(在图3中标记为“D/A”以指示发生了数模转换)、前向路径传递函数H(s)308(例如可以是延迟)，减法器310和放大器318。除非另外描述，否则在本公开的各种实施例中，这些元件可以类似于量化器104、前馈DAC 106、前向路径传递函数108、减法器110和放大器118，分别如参考图1所述。类似地，图3还示出了前向路径传递函数308的输出312、DAC 306的输出xq(t)314、残差信号xr(t)316和放大的残差信号320，分别类似于前向路径传递函数108的输出112、DAC 106的输出xq(t)114、残差信号xr(t)116和放大的残差信号120，参考图1描述。除非另有说明，否则假设图1中与图3中所示的相应元件类似的元件的描述适用于图3，因此，为了简洁起见，这里不再重复。在图1中没有具体标记，但在图3中标记的是从量化器304提供给DAC 306的数字输出328。
与图1相反，图3中所示的系统300还包括滤波器322，用虚线示出以示意性地示出在一些实施例中，可以认为滤波器322部分地在前馈路径中实现并且部分地在前向路径中实现。图3还示出了滤波器322可以提供在前馈路径中使用的输出324，以及在前向路径中使用的输出326。如下面更详细描述的，在前向路径中使用的输出324是滤波的模拟输出，滤波器322被配置为基于模拟输入302生成，量化器304使用该滤波的输出来生成提供给前馈DAC306的数字输入328(N比特fck-rate输出数据)，量化器304和DAC 306都用时钟信号fck计时，如图3中示意性所示。接着，前馈DAC 306将基于由量化器304生成的数字输入328产生前馈路径模拟输出314，并且减法器310将基于前馈路径模拟输出314生成残差信号316。
本公开的实施例基于以下实现：为了改善CT残差产生系统的阻断器容差，特别是对于具有频率fck附近的分量的输入302，输入302(具有阻断器)可以在对输入进行采样和混叠的过程中进行量化之前进行衰减。滤波器322可以是被配置为实现该滤波器的滤波器-即，衰减输入信号302中的带外内容。为此，有几种方式可以实现滤波器322，这里参考如图4、5A和6-9所示的系统300的各种示例性实施方式示出。在这些图中，具有与图3中所示相同的附图标记的元件旨在示出与图3中所示的元件类似的元件，使得对于图4、5A和6-9中的每一个，不必重复参考图3为这些元件提供的描述。
通常，在各种实施例中，滤波器322可以是CT滤波器或DT滤波器。在一些实施例中，滤波器322可以实现为N阶FIR滤波器(其中N是等于或大于0的整数)，具有M个抽头(其中M是等于或大于1的整数，并且M＝N+1)。图4中示出了这种过滤器的一个例子，示出了残差产生系统400，其是残差产生系统300的一个例子。
如图4所示，在一些实施方式中，滤波器322可以是实现为M-抽头延迟线的FIR滤波器，通常在每对抽头之间具有任意合适的抽头延迟。这样的滤波器可以包括M个抽头423和M个乘法器425，如图4所示，其中每个抽头423是一个交叉点，从该点到一条线被绘制到与该抽头一对一的通信相关联的相应乘法器425的输入(即，M个乘法器425中的每一个与M个抽头423中的不同的一个相关联)。从图4中可以看出，每个抽头延迟被示为抽头延迟τi427(其中i是抽头延迟427的不同实例的索引，1和N之间的整数)，并且M个抽头423将需要M-1个延迟427。如图4中进一步所示，M个抽头的每个抽头423的输出可以使用M个乘法器425中的相关联的一个乘以乘法器425的相应抽头系数aj(其中j是乘法器425的抽头系数的不同实例的索引，1和M之间的整数)。还如图4所示，M个乘法器425的输出可以由加法器429求和，以产生滤波的FIR滤波器输出324，然后可以由量化器304对其进行数字化。
图4中所示的示例性实现还示出了可以在输出326处提供由滤波器322产生的输出的至少一部分，以在前向路径中处理。即，图4示出了在一些实施例中，可以将最后延迟元件τN的输出作为信号326提供给前向路径传递函数308，然后前向路径传递函数308产生前向路径模拟输出312。这样的实施例有利地允许实现由设计假定由前向路径传递函数308引入的延迟的至少一部分，以便与滤波器322的功能共享。在其他实施例中，M-1个抽头延迟427中的一个或多个的输入或输出可以用作提供给前向路径传递函数308的信号326，例如，在一些实施例中，模拟输入302可以直接作为信号326提供(即省略抽头延迟427)。
在一些实施方案中，M个抽头423的任何两个连续抽头423之间的延迟(即抽头延迟)可以对于所有抽头是相同的，并且例如可等于1/(2·fck)。在其他实施方案中，任何两个连续抽头之间的延迟可以是任何任意延迟，被选择用于实现滤波器的模拟输出324所需的输入信号302的衰减。
尽管未在图4中具体示出，但是在一些实施例中，假定由前向路径传递函数308引入的模拟输入302的所有延迟可以在用于实现滤波器322的M-1个抽头延迟427中的一个或多个中实现，在这种情况下，可以省略图4中所示的单独的前向路径传递函数308，并且输出326将是前向路径模拟输出312。虽然在图4中没有具体示出，但在一些实施例中，可以使用少于所有M-1个抽头延迟427来提供延迟的模拟信号326或312。
更进一步，虽然未在图4中具体示出，但是在一些实施例中，滤波器322的抽头延迟427都不能在前向路径中实现，在这种情况下，模拟输入302被提供给前向路径传递函数308，而不被任何抽头延迟427延迟。这在图5A中示出，其示出了残差产生系统500，其实现了滤波器322，使得没有抽头延迟427形成前向路径的一部分。残差产生系统500提供残差产生系统300的示例，其中滤波器322被实现为类似于参考图4描述的双抽头FIR滤波器322，其中M＝2(在其他实施例中，任何其他数量的抽头都是可能的)，除了没有抽头延迟427形成前向路径的一部分之外。对于M＝2，FIR滤波器将包括2个抽头523(其是上述抽头423的示例)、2个乘法器525(其是上述乘法器425的示例)，以及1个抽头延迟527(其是如上所述的抽头延迟427的示例)。如图5中所示，在抽头延迟527内具有符号，抽头延迟可以是ADC时钟周期(Tck)的一半，即Tck/2。
如图5A所示的滤波器322的幅度响应由函数给出，如图5B所示。如图5B所示，这种幅度响应550在fck的奇数整数倍处具有零值。然后，残差产生系统500的滤波器322可以在它们在残差产生系统的量化器304中被采样并且混叠之前衰减fck的奇数倍周围的阻断，这将降低DAC输出314处的混叠/图像的幅度。结果，对于频率接近fck(或其奇数整数倍)的单音输入阻断器，DAC输出314可主要仅包括宽带量化误差。残差产生系统500的前向路径中的前向路径传递函数308的输出将仅包含带外阻断频率的分量，并且后者在减法器310中不被取消，因为DAC输出314不包含相应的分量。然后，放大器318的输入处的信号316可以基本上仅包括量化误差和来自前向路径的带外阻断。后者可以被放大器318衰减，因此放大器318的输出320可以保持在ADC满量程范围内。以这种方式，实现图5A的示例所示的滤波器322可以允许围绕fck(或其奇数整数倍)的阻断器不会使系统过载至少一些阻断器振幅，如果不使用滤波器322则会发生过载。
如图5A所示的滤波器可以将Tck/4的群延迟引入前馈路径，该群延迟可以在前向路径延迟中得到补偿。这在图5A中示出，其中前向路径传递函数示出了1.75Tck而不是1.5Tck的延迟，因为它可能没有滤波器322(即，增加约17％)。对于OSR分别为2、3和4，图5A中所示的滤波器322的幅度响应550中的带边下垂可以是0.6877dB、0.3dB和0.1685，并且可能需要在重建后进行均衡。
在本公开的各种实施例中，滤波器322的输入302是CT模拟的。因此，滤波器322中的延迟也可以实现为模拟延迟。因此，本公开的一些实施例受益于以下认识：由于可以实现以在残差产生系统的前向路径中实现前向路径传递函数308的延迟已经是模拟的，所以可以重新使用延迟308的至少一部分来实现滤波器322。所得残差产生级如图6所示，其中残差物产生系统600说明了残差产生系统300的另一个例子。更具体地说，残差产生系统600是残差产生系统400的一个例子，其中图4的过滤器322现在实现为类似于图5A中所示的双抽头FIR滤波器，不同之处在于图6中所示的抽头延迟627在残差产生系统600的前向路径中实现。因此，图6中所示的双抽头FIR滤波器322类似于参考图4所描述的那个，其中M＝2，包括2个抽头623(其是上述抽头423的示例)、2个乘法器625(其是上述乘法器425的示例)，以及1个抽头延迟627(其是上述抽头延迟427的示例)。如图6中用抽头延迟627内的符号所示，抽头延迟可以是ADC时钟周期(Tck)的一半，即0.5Tck。
如图6所示，与图5相反，现在1.75Tck的总前向路径模拟延迟(其值参照图5解释，示出了类似的双抽头滤波器)可以分成两个值的延迟：在抽头延迟627内实现的0.5Tck和在前向路径传递函数308中实现的1.25Tck。前者的输出被抽头，乘以(在图6的示例中由等于1/2的系数)并且通过加法器429添加到输入302的缩放(在图6的例子中也乘以等于1/2的系数)版本。然后可以将得到的和(其是滤波的模拟输出324)提供给残差产生系统的量化器304。在前向路径中重复使用模拟延迟可以确保减小/最小化面积开销(即，实现滤波器322所需的芯片上的附加区域)。在其他实施例中，可以在滤波器322中重用前向路径的总延迟的其他部分。
在一些实施例中，如果使用LC晶格的多个部分实现前向路径中的延迟，则如上所述的解决方案可以特别好地工作。然后可以从适当的部分抽取抽头。因此，残差产生系统600仅示出了一般原理，并且细节可以变化。
在图7和8中示出了在如图6所示的残差产生系统中实现示例性双抽头FIR滤波器322的一些示例。在图7和8的每一个中，滤波器322包括实现0.5Tck延迟的一个抽头延迟627(具有前向路径延迟的剩余部分，1.25Tck，在前向路径传递函数308中实现)和两个抽头623，如参考图6所述。
图7和8中的每一个分别进一步示出了与抽头623中的不同抽头相关联的缓冲器730和830。图7示出了具有两个缓冲器730的实施例，这仅仅是因为图7的示例中所示的滤波器322是双抽头滤波器，并且类似地，例如，图8示出了具有两个缓冲器830的实施例，这仅仅是因为图8的示例中所示的滤波器322是双抽头滤波器。通常，参考这些附图描述的滤波器322可以是任何顺序滤波器，其中将包括M个缓冲器730、830，使得M个缓冲器中的每一个将与M个抽头623中的不同的一个相关联，使得缓冲器730、830中的每个可以被配置为缓冲M个抽头623中的相关联的一个的输出。在一些实施例中，缓冲器730、830可以是闪存缓冲器，并且参考这样的缓冲器提供以下解释；然而，在其他实施例中，也可以使用除闪存缓冲器之外的其他类型的缓冲器。
图7和8中的每一个还分别示出了多个比较器或比较器片732、832，用于基于M个缓冲器730、830的总和产生数字输入328到DAC 306的各个位。现在将更详细地描述图7和8。
在一些实施方案中，使用缓冲器可能是有利的，例如，闪存缓冲器，用于将输入驱动到N位闪存ADC，特别是N位量化器304。后者可以使用称为“比较器片”或“比较器”的2N器件来实现。每个比较器片可以包括前置放大器，其特征在于其跨导Gm级，其将比较器片的模拟输入与参考电压vref进行比较，参考电压vref也可以提供给比较器片，然后是锁存器。图7中示出了一个这样的实施例的一个示例性潜在实现。
如图7的底部所示的闪存缓冲器730可以是常规用于驱动量化器304的输入的闪存缓冲器，如上所述，使用2N比较器片732来实现。图7中所示的另一个闪存缓冲器可以基本上是第一缓冲器730的复制品，现在用于抽取0.5Tck抽头延迟627的输出。图7的示例说明，在一些实施例中，FIR滤波器的乘法器可以在比较器片内实现。为此，图7示出了每个比较器片732可以包括两个前置放大器级734，每个前置放大器级具有跨导的一半，即Gm/2，从而如上所述实现乘数系数1/2。两个闪存缓冲器730的输出驱动每个比较器片732中的相应前置放大器级734(因此，缓冲器730和前置放大器级734之间存在一对一的对应关系，并且在具有M个抽头的FIR滤波器中，将使用M个缓冲器730和M个前置放大器级734)。将每个前置放大器级734中的跨导Gm乘以相应的抽头系数aj，在这种情况下乘以1/2，实现所需的FIR抽头系数aj。如果前置放大器734的Gm与电流I的比率保持恒定，则在每个比较器片734中引入具有一半Gm的两个前置放大器级734将基本上不增加功率耗散开销，因为总电流是恒定的。锁存器736然后将前置放大器734的输出相加以产生提供给DAC 306的数字输出328。因此，在图7的实施例中，滤波器322与量化器304组合。
图8中示出了可替代图7中所示的解决方案并且可进一步帮助减小或最小化前置放大器的输入参考噪声和偏移的增加的解决方案。图8中所示的实施例与图7所示的实施例不同，在图8的滤波器322中，可以使用加法器829直接添加两个缓冲器830的输出，如果缓冲器输出是电流模式，则在将它们提供给量化器304的比较器片832之前可能是特别有利的。图8示出了在这种情况下，可以在每个比较器片832中使用单个前置放大器级834。两个缓冲器830中的每一个的输出电流必须减半以实现FIR滤波器系数1/2(对于所示的例子)，因此包括缓冲器内的FIR滤波器的乘法器。因此，额外缓冲器的功率开销可能降低，因为净输出电流是恒定的。
如上所述，这里描述的所有示例性实施例可以扩展为包括具有任意系数和任意抽头延迟的任意数量的抽头，所有这些都在本公开的范围内。实现更高阶滤波器可以允许更高阶滤波器具有更清晰的滚降和更好的阻断容差。另一方面，如本文所述的两抽头示例所示的低阶滤波器可以提供更简单实现的优点。此外，可以扩展这里描述的所有示例性实施例以实现DT滤波器，如图9所示的残差产生系统900所示，其示出了一个例子，其中，以2fck的时钟频率工作，通过提供开关952，类似于图5A所示的滤波器322适合于DT滤波器。如图9所示，在一些实施例中，可以以2fck速率对模拟输入302进行采样，然后可以将采样值应用于DTFIR滤波器，在图9中示出了作为具有1/(2fck)延迟(由图9中所示的块“z-1/2”表示)的双抽头滤波器(在其他实施方案中，任何其他数量的抽头都是可能的)和具有1/2系数的DT乘法器的示例，也如图9所示。两个乘法器的DT输出可以相加，然后最终的DT输出324可以应用于量化器304。这样的滤波器也可以fck的奇数倍衰减阻断器。
用于产生残差信号的示例性方法
图10是根据本公开的一些实施方案描述用于产生残差信号的方法1000的流程图。该方法可以用于任何产生残差的ADC，其实现在量化之前实现滤波器的至少一个CT残差产生级，如本文所述。针对特定的残差产生元件/系统描述了概述的方法。本公开内容设想，相同的方法可以应用于可以存在于ADC内的其他残差产生系统，例如其他转换阶段的残差产生系统，以减少具有高振幅的阻断器的负面影响，如本文所述。
如图10所示，方法1000可以从步骤1002开始，其中应用滤波器以基于模拟输入生成滤波的模拟输出。在步骤1002中应用的滤波器可以是本文所述的任何滤波器322，可能与量化器304组合，其将基于模拟输入302生成滤波的模拟输出324。
在步骤1004中，可以基于在步骤1002中生成的滤波的模拟输出生成数字输入。可以使用这里描述的任何量化器304来实现步骤1004，其中量化器304将通过量化滤波器322的滤波的模拟输出324为前馈DAC 306生成数字输入328。
在步骤1006中，可以基于在步骤1004中生成的数字输入生成前馈路径模拟输出。可以使用这里描述的任何DAC 306来实现步骤1006，其中DAC 306将基于由量化器304生成的数字输入328生成前馈路径模拟输出314。
在步骤1008中，可以基于在步骤1006中生成的前馈路径模拟输出生成残差信号。在步骤1008中生成的残差信号可以是如本文所述的残差信号316(由减法器310基于前馈路径模拟输出314以及前向路径模拟输出312生成)或这种残差信号的放大版本(即由放大器318产生的残差信号320)。
示例性残差产生设备
在一些实施方案中，残差产生设备可包括：第一级，包括至少残差产生电路或系统，被配置为产生残差信号；和第二级，被配置为处理从所述第一级接收的残差信号。第一级的残差信号可以注入第二级进行进一步处理。例如，残差信号可以由第二级数字化。
第一级的残差产生电路可以包括用于数字化模拟输入以产生数字输出的装置。这种装置的例子包括这里描述的量化器，其中提供给量化器的模拟输入是任何滤波器的滤波的模拟输出，例如，本文描述的FIR滤波器。第一级还可以包括用于在将残差信号提供给第二级之前放大和/或滤波残差信号的装置。这种装置的例子包括这里描述的级间放大器，例如，如图3-9所示的放大器。
该设备可以是CT或混合ADC，实现至少一个如参考图3-9中任一个所述实现的残差产生级/系统。
选择例子
以下段落提供了本文公开的实施方案的各种选择例子。
例子1提供用于ADC的CT级中的残差产生系统。所述系统包括：用于基于模拟输入产生滤波的模拟输出的滤波器(其中滤波器可以被配置为衰减目标带宽之外的信号)；量化器，用于基于滤波器产生的滤波的模拟输出产生到前馈DAC的数字输入；前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出产生残差信号。
例子2提供根据例子1的残差产生系统，其中所述滤波器包括包含M个抽头和M个乘法器的延迟线，其中M是等于或大于1的整数，M个乘法器中的每一个与M个抽头中的不同一个相关联，使得M个乘法器中的每一个被配置为将M个抽头中的相关联的一个的输出乘以乘法器的相应抽头系数ai，并且由所述滤波器产生的滤波的模拟输出包括M个乘法器的输出之和。
例子3提供根据例子2的残差产生系统，还包括M个缓冲器，其中M个缓冲器中的每一个与M个抽头中的不同一个相关联，使得M个缓冲器中的每一个被配置为缓冲M个抽头中的相关联的一个的输出。
例子4提供根据例子3的残差产生系统，其中所述M个缓冲器包括闪存缓冲器。
例子5提供根据例子3或4的残差产生系统，其中M个乘法器中的每一个都在M个缓冲器中的不同一个中实现，并且其中由滤波器产生的滤波的模拟输出包括M个缓冲器的输出之和。
例子6提供根据例子5的残差产生系统，其中量化器包括多个比较器(本文也称为“比较器片”)，用于基于M个缓冲器的输出之和产生到前馈DAC的数字输入的不同比特。
例子7提供根据例子3或4的残差产生系统，其中M个缓冲器中的每一个被配置为在使用所述M个乘法器中的相关联的不同一个乘以M个抽头的相关联的一个的输出之前缓冲M个抽头中的相关联的一个的输出。
例子8提供根据例子7的残差产生系统，其中量化器包括多个比较器(本文也称为“比较器片”)，用于基于M个缓冲器的输出产生到前馈DAC的数字输入的不同比特，并且其中多个比较器件中的每一个包括M个乘法器。
例子9提供根据例子8的残差产生系统，其中对于所述多个比较器件中的每一个，所述M个乘法器中的每一个都在相应的跨导器中实现(即，被配置为将接收的电压转换为电流的元件)。
例子10提供根据例子2-9中任一项的残差产生系统，其中所述延迟线包括M-1个抽头延迟，并且其中滤波器的M-1个抽头延迟中的一个或多个的输出用于产生前向路径模拟输出(换句话说，在残差产生系统的前向路径中使用滤波器的一个或多个抽头延迟)，并且其中减法器用于基于所述前馈路径模拟输出和所述前向路径模拟输出产生残差信号。
例子11提供根据例子2-10中任一项的残差产生系统，其中所述M个抽头的至少一对两个连续抽头之间的延迟不同于所述M个抽头的至少另一对两个连续抽头之间的延迟。因此，滤波器可以有利地在两个连续抽头对之间具有任何任意延迟。
例子12提供根据例子2-10中任一项的残差产生系统，其中所述M个抽头的任意两个连续抽头之间的延迟等于1/(2fck)。
例子13提供根据前面例子中任一项的残差产生系统，其中滤波器是FIR滤波器。
例子14提供根据例子1-13中任一项的残差产生系统，其中滤波器是CT滤波器。
例子15提供根据例子1-13中任一项的残差产生系统，其中滤波器是DT滤波器。
例子16提供根据前面例子中任一项的残差产生系统，其中系统是CT或混合ADC中的残差产生器。
例子17提供ADC，包括：第一级，包括残差产生电路；和第二级，被配置为处理从所述第一级接收的残差信号。残差产生电路包括：用于基于模拟输入产生滤波的模拟输出的滤波器(其中滤波器可以被配置为衰减目标带宽之外的信号)；量化器，用于基于滤波器产生的滤波的模拟输出，产生到前馈DAC的数字输入；前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出产生残差信号。
例子18提供根据例子17的ADC，其中第一级是CT级。
例子19提供根据例子17的ADC，其中第二级是DT级。
在各种其他例子中，根据例子17-19中任一项的ADC的第一级的残差产生电路可以包括根据前述例子中的任一项的残差产生系统。
例子20提供一种在残差产生模数转换器中产生残差信号的方法，该方法包括：应用滤波器以基于模拟输入产生滤波的模拟输出，所述滤波器被配置为衰减目标带宽之外的信号；基于所述滤波的模拟输出产生数字输入；基于所述数字输入产生前馈路径模拟输出；和基于所述前馈路径模拟输出产生所述残差信号。
在各种其他例子中，根据例子20的方法可以包括根据例子1-16中的任一项的残差产生系统或/和根据例子17-19中任一项的ADC的第一级的残差产生电路的特征、或者可以在其中实现。
另外，本公开的实施方式还可以包括以下示例：
示例1.一种用在模数转换器ADC的连续时间级中的残差产生系统，所述系统包括：用于基于模拟输入产生滤波的模拟输出的滤波器；量化器，用于基于所述滤波的模拟输出产生到前馈数模转换器DAC的数字输入；前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出；和减法器，用于基于所述前馈路径模拟输出产生残差信号。
示例2.根据示例1所述的残差产生系统，其中：所述滤波器包括包含M个抽头和M个乘法器的延迟线，所述M个乘法器中的每一个乘法器与所述M个抽头中的一个抽头相关联，使得所述M个乘法器中的每一个乘法器被配置为将所述M个抽头中的相关联的一个抽头的输出乘以该乘法器的相应抽头系数，和由所述滤波器产生的滤波的模拟输出包括M个乘法器的输出之和。
示例3.根据示例2所述的残差产生系统，还包括：M个缓冲器，其中所述M个缓冲器中的每一个缓冲器与所述M个抽头中的一个抽头相关联，使得所述M个缓冲器中的每一个缓冲器被配置为缓冲所述M个抽头中的相关联的一个抽头的输出。
示例4.根据示例3所述的残差产生系统，其中所述M个缓冲器包括闪存缓冲器。
示例5.根据示例3或示例4所述的残差产生系统，其中所述M个乘法器中的每一个乘法器都在所述M个缓冲器中的一个缓冲器中实现，并且其中由所述滤波器产生的滤波的模拟输出包括所述M个缓冲器的输出之和。
示例6.根据示例5所述的残差产生系统，其中所述量化器包括多个比较器，用于基于所述M个缓冲器的输出之和产生到前馈DAC的数字输入的比特。
示例7.根据示例3或示例4所述的残差产生系统，其中所述M个缓冲器中的每一个缓冲器被配置为在使用所述M个乘法器中的相关联的一个乘法器来乘以所述M个抽头中的相关联的一个抽头的输出之前缓冲所述M个抽头中的相关联的一个抽头的输出。
示例8.根据示例7所述的残差产生系统，其中所述量化器包括多个比较器，用于基于所述M个缓冲器的输出产生到前馈DAC的数字输入的比特，并且其中所述多个比较器中的每一个比较器包括M个乘法器。
示例9.根据示例8所述的残差产生系统，其中对于所述多个比较器中的每一个比较器，所述M个乘法器中的每一个乘法器都在相应的跨导器中实现。
示例10.根据示例2-9中任一项所述的残差产生系统，其中所述延迟线包括M-1个抽头延迟，并且其中M-1个抽头延迟中的一个或多个的输出用于产生前向路径模拟输出，并且其中所述减法器用于基于所述前馈路径模拟输出和所述前向路径模拟输出产生残差信号。
示例11.根据示例2-10中任一项所述的残差产生系统，其中所述M个抽头中的至少一对两个连续抽头之间的延迟不同于所述M个抽头中的至少另一对两个连续抽头之间的延迟。
示例12.根据示例2-10中任一项所述的残差产生系统，其中所述M个抽头中的任意两个连续抽头之间的延迟等于1/(2fck)。
示例13.根据前述中任一示例所述的残差产生系统，其中所述滤波器是有限脉冲响应(FIR)滤波器。
示例14.根据示例1-13中任一示例所述的残差产生系统，其中所述滤波器是连续时间滤波器。
示例15.根据示例1-13中任一项所述的残差产生系统，其中所述滤波器是离散时间滤波器。
示例16.根据前述中任一示例所述的残差产生系统，其中所述系统是连续时间或混合ADC中的残差产生器。
示例17.一种模数转换器ADC，包括：包括残差产生电路的第一级，所述残差产生电路包括：用于基于模拟输入产生滤波的模拟输出的滤波器，量化器，用于基于所述滤波的模拟输出产生到前馈数模转换器DAC的数字输入，前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出，和减法器，用于基于所述前馈路径模拟输出产生残差信号；以及第二级，被配置为处理从所述第一级接收的残差信号。
示例18.根据示例17所述的ADC，其中所述第一级是连续时间级。
示例19.根据示例17所述的ADC，其中所述第二级是离散时间级。
示例20.根据示例17所述的ADC，其中：所述滤波器包括包含M个抽头和M个乘法器的延迟线，所述M个乘法器中的每一个乘法器与所述M个抽头中的一个抽头相关联，使得所述M个乘法器中的每一个乘法器被配置为将所述M个抽头中的相关联的一个抽头的输出乘以该乘法器的相应抽头系数，和由所述滤波器产生的滤波的模拟输出包括M个乘法器的输出之和。
示例21.根据示例20所述的ADC，其中所述第一级还包括：M个缓冲器，其中所述M个缓冲器中的每一个缓冲器与所述M个抽头中的一个抽头相关联，使得所述M个缓冲器中的每一个缓冲器被配置为缓冲所述M个抽头中的相关联的一个抽头的输出。
示例22.根据示例20所述的ADC，其中：所述延迟线包括M-1个抽头延迟，所述M-1个抽头延迟中的一个或多个抽头延迟的输出用于产生前向路径模拟输出，和所述减法器用于基于所述前馈路径模拟输出和所述前向路径模拟输出产生残差信号。
示例23.一种在残差产生模数转换器中产生残差信号的方法，包括：应用滤波器以基于模拟输入产生滤波的模拟输出，所述滤波器被配置为衰减目标带宽之外的信号；基于所述滤波的模拟输出产生数字输入；基于所述数字输入产生前馈路径模拟输出；和基于所述前馈路径模拟输出产生所述残差信号。
示例24.根据示例23所述的方法，其中：所述滤波器包括包含M个抽头和M个乘法器的延迟线，所述M个乘法器中的每一个乘法器与所述M个抽头中的一个抽头相关联，使得所述M个乘法器中的每一个乘法器被配置为将所述M个抽头中的相关联的一个抽头的输出乘以该乘法器的相应抽头系数，和由所述滤波器产生的滤波的模拟输出包括M个乘法器的输出之和。
示例25.根据示例24所述的方法，其中：所述延迟线包括M-1个抽头延迟，M-1个抽头延迟中的一个或多个抽头延迟的输出用于产生前向路径模拟输出，和基于所述前馈路径模拟输出和所述前向路径模拟输出产生所述残差信号。
示例26.根据示例24所述的方法，其中所述M个抽头中的至少一对两个连续抽头之间的延迟不同于所述M个抽头中的至少另一对两个连续抽头之间的延迟。
其他实施说明、变型和应用程序
在一个例子实施例中，图的任何数量的电路可以在相关电子设备的板上实现。该板可以是通用电路板，其可以保持电子设备的内部电子系统的各种组件，并且还提供用于其他外围设备的连接器。更具体地，电路板可以提供电连接，系统的其他部件可以通过电连接进行电气通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时存储器元件等可以基于特定配置需求、处理需求、计算机设计等适当地耦合到板。其他组件，如外部存储器、附加传感器、音频/视频显示器控制器和外围设备，可以作为插卡，通过电缆连接到电路板，或集成到电路板本身。在各种实施方案中，这里描述的功能可以以仿真形式实现为在以支持这些功能的结构布置的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在非暂时性计算机可读存储介质上提供，该非暂时性计算机可读存储介质包括允许处理器执行那些功能的指令。
在另一个例子实施例中，图的电路可以实现为独立模块(例如，具有相关组件和配置成执行特定应用或功能的电路的设备)或者作为插件模块实现为电子设备的专用硬件。注意，特定的本公开的实施方案可以部分地或整体地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字、模拟、混合信号以及通常的射频功能：所有这些功能都可以在单个芯片衬底上提供。其他实施例可以包括多芯片模块(MCM)，其中多个单独的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地交互。在各种其他实施例中，数字滤波器可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅芯中实现。
还必须注意，此处概述的所有规范、尺寸和关系(例如，滤波器的数量(包括滤波器抽头的数量)、延迟元件、转换器、处理器、逻辑运算等)仅供例子和教学用途。在不脱离本公开的精神或所附权利要求的范围的情况下，可以显着改变这样的信息。该规范仅适用于一个非限制性例子，因此，它们应被解释为如此。在前面的描述中，已经参考组件的特定布置描述了实例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，说明书和附图应被视为说明性的而非限制性的。
所描述的用于生成要提供给ADC的后续级的残差信号的架构特别适用于使用残差产生ADC的高速、CT、高精度应用。可以从该架构中获益的应用包括：仪器、测试、频谱分析仪、军事目的、雷达、有线或无线通信、移动电话(特别是因为标准继续推动更高速通信)和基站。
注意，利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件来描述交互。然而，这是为了清楚和仅举例说明的。应该理解，系统可以以任何合适的方式合并。沿着类似的设计替代方案，图中的任何所示组件、模块和元件可以以各种可能的配置组合，所有这些配置显然都在本说明书的广泛范围内。在某些情况下，仅通过参考有限数量的电气元件来描述给定流程集的一个或多个功能可能更容易。应当理解，图中示出了在量化之前使用滤波器的残差产生的各种实施例及其教导的电路可以容易地扩展并且可以容纳大量部件，以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制范围或抑制可能应用于无数其他架构的电路的广泛教导。
注意，在本说明书中，对“一个实施例”、“例子实施例”、“实施例”、“另一个实施例”“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中包括的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征包括在一个或多个本公开的实施方案中，但是可以或可以不必在相同的实施例中组合。
同样重要的是要注意与残差产生相关的功能，例如，在图10中所示的过程中总结的那些仅示出了可以由参考图3-9描述的残差产生系统执行或在其内执行的一些可能的功能。在适当的情况下可以删除或移除这些操作中的一些，或者可以在不脱离本公开的范围的情况下显着地修改或改变这些操作。此外，这些操作的时间可能会大大改变。前面的操作流程是出于例子和讨论的目的而提供的。本文描述的实施例提供了实质的灵活性，因为可以提供任何合适的布置、时间顺序、配置和定时机制而不脱离本公开的教导。
本领域技术人员可以确定许多其他改变、替换、变化、替代和修改，并且本公开旨在涵盖落入所附权利要求的范围内的所有这样的改变、替换、变化、替代和修改。注意，上述设备的所有可选特征也可以关于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (10)

1.一种用在模数转换器ADC的连续时间级中的残差产生系统，所述系统包括：
用于基于模拟输入产生滤波的模拟输出的滤波器；
量化器，用于基于所述滤波的模拟输出产生到前馈数模转换器DAC的数字输入；
前馈DAC，用于基于由所述量化器产生的数字输入产生前馈路径模拟输出；和
减法器，用于基于所述前馈路径模拟输出产生残差信号。
2.根据权利要求1所述的残差产生系统，其中：
所述滤波器包括包含M个抽头和M个乘法器的延迟线，
所述M个乘法器中的每一个乘法器与所述M个抽头中的一个抽头相关联，使得所述M个乘法器中的每一个乘法器被配置为将所述M个抽头中的相关联的一个抽头的输出乘以该乘法器的相应抽头系数，和
由所述滤波器产生的滤波的模拟输出包括M个乘法器的输出之和。
3.根据权利要求2所述的残差产生系统，还包括：
M个缓冲器，其中所述M个缓冲器中的每一个缓冲器与所述M个抽头中的一个抽头相关联，使得所述M个缓冲器中的每一个缓冲器被配置为缓冲所述M个抽头中的相关联的一个抽头的输出。
4.根据权利要求3所述的残差产生系统，其中所述M个缓冲器包括闪存缓冲器。
5.根据权利要求3或4所述的残差产生系统，其中所述M个乘法器中的每一个乘法器都在所述M个缓冲器中的一个缓冲器中实现，并且其中由所述滤波器产生的滤波的模拟输出包括所述M个缓冲器的输出之和。
6.根据权利要求5所述的残差产生系统，其中所述量化器包括多个比较器，用于基于所述M个缓冲器的输出之和产生到前馈DAC的数字输入的比特。
7.根据权利要求3或4所述的残差产生系统，其中所述M个缓冲器中的每一个缓冲器被配置为在使用所述M个乘法器中的相关联的一个乘法器来乘以所述M个抽头中的相关联的一个抽头的输出之前缓冲所述M个抽头中的相关联的一个抽头的输出。
8.根据权利要求7所述的残差产生系统，其中所述量化器包括多个比较器，用于基于所述M个缓冲器的输出产生到前馈DAC的数字输入的比特，并且其中所述多个比较器中的每一个比较器包括M个乘法器。
9.根据权利要求8所述的残差产生系统，其中对于所述多个比较器中的每一个比较器，所述M个乘法器中的每一个乘法器都在相应的跨导器中实现。
10.根据权利要求2-9中任一项所述的残差产生系统，其中所述延迟线包括M-1个抽头延迟，并且其中M-1个抽头延迟中的一个或多个的输出用于产生前向路径模拟输出，并且其中所述减法器用于基于所述前馈路径模拟输出和所述前向路径模拟输出产生残差信号。
CN201910377655.3A 2018-05-08 2019-05-08 在产生模数转换器的连续时间残差中的阻断器容差 Active CN110460333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/974,548 2018-05-08
US15/974,548 US10187075B1 (en) 2018-05-08 2018-05-08 Blocker tolerance in continuous-time residue generating analog-to-digital converters

Publications (2)

Publication Number Publication Date
CN110460333A true CN110460333A (zh) 2019-11-15
CN110460333B CN110460333B (zh) 2023-03-10

Family

ID=65011339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910377655.3A Active CN110460333B (zh) 2018-05-08 2019-05-08 在产生模数转换器的连续时间残差中的阻断器容差

Country Status (2)

Country Link
US (1) US10187075B1 (zh)
CN (1) CN110460333B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111327316A (zh) * 2018-12-13 2020-06-23 亚德诺半导体国际无限责任公司 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652491B2 (en) * 2020-08-07 2023-05-16 Analog Devices International Unlimited Company High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
US11251807B1 (en) 2020-11-10 2022-02-15 Analog Devices International Unlimited Company Wide bandwidth ADC with inherent anti-aliasing and high DC precision
US11133814B1 (en) * 2020-12-03 2021-09-28 Analog Devices International Unlimited Company Continuous-time residue generation analog-to-digital converter arrangements with programmable analog delay
US20220224347A1 (en) * 2021-01-12 2022-07-14 Analog Devices, Inc. Continuous-time pipelined adcs with event-driven sampling
EP4120571A1 (en) 2021-07-16 2023-01-18 Nxp B.V. Hybrid adc circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353306A (en) * 1991-12-27 1994-10-04 Nec Corporation Tap-weight controller for adaptive matched filter receiver
US20010052869A1 (en) * 2000-01-07 2001-12-20 Singer Lawrence A. Front-end sampling for analog-to-digital conversion
CN101383602A (zh) * 2007-09-04 2009-03-11 株式会社东芝 滤波电路、使用该滤波电路的接收器以及滤波方法
CN107342781A (zh) * 2016-04-28 2017-11-10 恩智浦有限公司 接收器电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206647A (en) * 1991-06-27 1993-04-27 Hughes Aircraft Company Low cost AGC function for multiple approximation A/D converters
WO2005017643A2 (en) * 2003-08-18 2005-02-24 Speedark Ltd. Data conversion methods and systems
US7313181B2 (en) * 2003-09-10 2007-12-25 Intel Corporation Calibration of scale factor in adaptive equalizers
US7129874B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US20130136282A1 (en) 2011-11-30 2013-05-30 David McClain System and Method for Spectral Personalization of Sound
US8823572B2 (en) 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
US8896475B2 (en) 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
US9312840B2 (en) 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
US9621175B2 (en) 2015-02-11 2017-04-11 Syntropy Systems, Llc Sampling/quantization converters
US9762221B2 (en) 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353306A (en) * 1991-12-27 1994-10-04 Nec Corporation Tap-weight controller for adaptive matched filter receiver
US20010052869A1 (en) * 2000-01-07 2001-12-20 Singer Lawrence A. Front-end sampling for analog-to-digital conversion
CN101383602A (zh) * 2007-09-04 2009-03-11 株式会社东芝 滤波电路、使用该滤波电路的接收器以及滤波方法
CN107342781A (zh) * 2016-04-28 2017-11-10 恩智浦有限公司 接收器电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111327316A (zh) * 2018-12-13 2020-06-23 亚德诺半导体国际无限责任公司 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器

Also Published As

Publication number Publication date
US10187075B1 (en) 2019-01-22
CN110460333B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
CN110460333A (zh) 在产生模数转换器的连续时间残差中的阻断器容差
CN107819467B (zh) 具有可编程的相位的时间交错式adc
CN105720981B (zh) 用于模数转换器的微处理器辅助校准
CN104579344B (zh) 多级噪声整形模数转换器
CN106253908B (zh) 过采样δ-σ调制器的超低功耗双量化器架构
CN104980155B (zh) 多级δ-σ模数转换器中数模转换器误差反馈的抵消
US7443332B2 (en) Time continuous pipeline analog-to-digital converter
CN106888018A (zh) Dac时序失配误差的数字测量
CN106888020A (zh) Dac开关失配误差的数字测量
US10171102B1 (en) Oversampled continuous-time pipeline ADC with voltage-mode summation
US11329660B2 (en) VCO-based continuous-time pipelined ADC
CN104980154A (zh) 数模转换器静态误失配误差的估计
US11063794B2 (en) Continuous-time sampler circuits
US10057048B2 (en) Data handoff between randomized clock domain to fixed clock domain
CN109104189B (zh) 用于采样和放大的无源开关电容电路
CN101783684B (zh) 管线式模数转换器
TW201937860A (zh) 餘數產生系統、類比數位轉換器以及產生殘餘訊號之方法
CN110266311A (zh) 一种tiadc系统失配误差校准方法、装置、设备及介质
US11652491B2 (en) High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
CN109639278A (zh) 多通道时间交错adc的时序补偿方法及装置
US20080158031A1 (en) Methods and apparatus for analog-digital signal conversion
CN111327316B (zh) 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器
Williston Digital signal processing: world class designs
Adsul et al. Design and Simulation of a New Reconfigurable Analog to Digital Converter based on Multisim
Mishra et al. A Review: Compensation of Mismatches in Time Interleaved Analog to Digital Converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220113

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant