CN109104189B - 用于采样和放大的无源开关电容电路 - Google Patents

用于采样和放大的无源开关电容电路 Download PDF

Info

Publication number
CN109104189B
CN109104189B CN201810641650.2A CN201810641650A CN109104189B CN 109104189 B CN109104189 B CN 109104189B CN 201810641650 A CN201810641650 A CN 201810641650A CN 109104189 B CN109104189 B CN 109104189B
Authority
CN
China
Prior art keywords
capacitor
circuit
sampling
pswc
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810641650.2A
Other languages
English (en)
Other versions
CN109104189A (zh
Inventor
R·D·摩尔
S·G·布莱德斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN109104189A publication Critical patent/CN109104189A/zh
Application granted granted Critical
Publication of CN109104189B publication Critical patent/CN109104189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及用于采样和放大的无源开关电容电路。在流水线模数转换器(ADC)中，无源开关电容(PSWC)电路可以用在乘法模数转换器(MDAC)中，该乘法模数转换器产生供给后级的模拟输出。互补模拟输入信号分别被采样到第一和第二电容器上，所述第一和第二电容器被堆叠以提供增益。第一电容器位于PSWC电路的第一输入开关和输出节点之间，以及第二电容器位于第二输入开关和数模转换器(DAC)输出之间。该拓扑结构有利于隔离互补模拟输入信号、DAC输出和PSWC电路的输出的共模。结果，当具有MDAC的级进行级联时，拓扑结构为整个电路设计提供了更多的自由度，从而使流水线ADC具有更优雅的设计、噪声更低以及功耗更低。

Description

用于采样和放大的无源开关电容电路
技术领域
本公开涉及集成电路领域，具体涉及电荷泵放大器。
背景技术
在许多电子应用中，模拟输入信号被转换成数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备具有一个或多个传感器以进行测量，并且这些传感器可以产生模拟信号。然后将模拟信号作为输入提供给模数转换器(ADC)以产生数字输出信号以供进一步处理。在另一个例子中，天线根据携带空中信息/信号的电磁波产生模拟信号。然后将由天线产生的模拟信号作为输入提供给ADC以产生数字输出信号以供进一步处理。
ADC可以在许多地方找到，例如宽带通信系统、音频系统、接收器系统等。ADC可以转换表示真实世界现象(例如光、声音、温度或压力)的模拟电信号用于数据处理目的。设计ADC是一项不重要的任务，因为每个应用在性能、功耗、成本和尺寸方面可能有不同的需求。ADC广泛应用于通信、能源、医疗保健、仪器仪表和测量、电机和功率控制、工业自动化以及航空航天/国防等领域。随着需要ADC的应用不断增长，对准确可靠的转换性能的需求也在不断增长。
发明概述
在流水线模数转换器(ADC)中，无源开关电容(PSWC)电路可以用在乘法模数转换器(MDAC)中，该乘法模数转换器产生供给后级的模拟输出。互补模拟输入信号分别被采样到第一和第二电容器上，所述第一和第二电容器被堆叠以提供增益。第一电容器位于PSWC电路的第一输入开关和输出节点之间，以及第二电容器位于第二输入开关和数模转换器(DAC)输出之间。该拓扑结构有利于隔离互补模拟输入信号、DAC输出和PSWC电路的输出的共模。结果，当具有MDAC的级进行级联时，拓扑结构为整个电路设计提供了更多的自由度，从而使流水线ADC具有更优雅的设计、噪声更低以及功耗更低。
附图简述
为了提供对本公开及其特征和优点的更完整理解，参考以下结合附图的描述，其中相同的附图标记表示相同的部件，其中：
图1根据本公开的一些实施方案示出示例性流水线ADC的级；
图2根据本公开的一些实施方案示出MDAC中使用的示例性PSWC电路；
图3根据本公开的一些实施方案示出时序图，描述了图2的示例性PSWC电路的不同操作阶段；
图4根据本公开的一些实施方案描述图2的示例性PSWC电路的共模的解耦；
图5根据本公开的一些实施方案示出图2的示例性PSWC电路的噪声分析模型；和
图6根据本公开的一些实施方案示出用于实现信号的减法和增益的示例性方法的流程图；和
图7根据本公开的一些实施方案示出在具有4倍增益的MDAC中使用的示例性PSWC电路；和
图8根据本公开的一些实施方案示出示例性增益级。
发明详述
理解流水线ADC
一种示例性类型的ADC是流水线ADC，其通常被归类为高速ADC(例如，采样率高于500万个样本/秒(MSPS)或甚至高于10MSPS)。流水线ADC常用于视频、采样无线电应用、仪器(数字示波器、数字频谱分析仪)等。
流水线ADC包括级联级的多个级。不同的设计可能会改变设计参数，如阶段数，每个阶段的位数和时序。第一阶段将流水线ADC的模拟输入数字化，后级将来自第一阶段的放大残余数字化。放大后的残差是模拟输入与基于第一级数字输出产生的重建模拟输入之间差异的放大版本。流水线ADC可以包括进一步数字化更多残基的阶段。来自级联级的数字输出被组合以产生最终的数字输出，其具有代表流水线ADC的原始模拟输入的多个位。术语“流水线”是指在任何给定的时钟周期内一个阶段处理来自前级的数据的能力。在特定时钟周期的每个阶段结束时，给定阶段的输出传递到下一阶段，新数据移入阶段。
流水线ADC的级中的MDAC
图1根据本公开的一些实施方案示出示例性流水线ADC的级。在级100中，模拟输入Vin由ADC 104数字化，其可以是用于粗略数字化模拟输入Vin的粗ADC。在一个示例中，ADC104是1.5位ADC，其可以产生三个可能的数字输出或电平。然后该级的数字输出被馈送到DAC106以生成重建的模拟输入Vin’。求和节点或减法节点108可用于确定模拟输入Vin与重构模拟输入Vin’(即，Vin-Vin’)之间的差值。然后差值由可提供两(2)倍增益的残余放大器110放大，以产生放大的残差Vout。将扩增的残基Vout提供给后级以进一步数字化。换句话说，后级接收放大的剩余电压Vout作为模拟输入并产生另一个数字输出信号。如果提供更多级，后级可以为后级产生进一步放大的残留物。
对于流水线ADC中的级，乘法DAC(MDAC)102提供适当的(级间)增益量以及减法函数。MDAC的功能可以用电荷泵(CP)增益来实现，而不是传统的电荷放大器。CP增益的功能是通过PSWC电路和缓冲器来驱动下一个级。与传统的电荷放大器相反，CP增益没有反馈(类似于开环设计)。因此，采用CP增益实现的MDAC可以提供极其简化的体系结构，并显着降低噪声。增益不是通过输入和反馈电容的比率(如传统电荷放大器)精确控制的，而是由输入电容与各种寄生电容的比率决定的。数字后期处理可用于补偿相对于理想阶段增益的实际增益。
PSWC电路通过将输入电压采样到多个电容器并将这些电容器串联起来以增加多个电容器上采样的电压来实现增益。在采样期间将基于DAC输出的适当电压应用于电容，也可以实现减法。PSWC增益拓扑结构的主要优点是能够降低热噪声，从而在相同的信噪比下实现更小的满量程信号。缩小的满量程信号可以实现良好的失真性能。然而，实现PSWC电路的性能并不是微不足道的，各种电路设计都存在一些问题，特别是当无源开关电容电路在高速流水线ADC中级联时。而且，在较小的工艺节点(例如28nm或更小)中实施PSWC电路可能更具挑战性。
当级进行级联时，MDAC的输出作为输入被馈送到后级中的另一个MDAC。当级进行级联时，PSWC电路设计的一个实际问题是PSWC电路的输出共模与输入共模PSWC电路的模。结果，可能需要电平移位器或复合缓冲器来级联MDAC电路。增加一个电平移位器不仅增加了电路设计的复杂性，电平移位器可能会不希望地衰减信号(减少放大)并增加系统噪声。在流水线阶段使用的PSWC电路设计的另一个实际问题是可能需要输入共模来匹配DAC输出共模。这一要求可能会使整个电路设计复杂化。
改善的PSWC电路
本公开的其余部分描述了具有CP增益的PSWC电路，其可以解决这些担忧中的一个或多个。此外，与其他设计相比，PSWC电路可降低级联信号链中的噪声，面积，功率和更好的兼容性。PSWC电路在流水线ADC的级联MDAC中使用时特别有用。在采样阶段期间，使用底板采样将电荷俘获在多个电容器上。在电荷转移阶段期间，电容器被串联堆叠以收集被困电荷。结果可以由输出缓冲器缓冲并应用于流水线ADC中的后级。PSWC电路具有一个使共模去耦的拓扑结构，因此PSWC电路可以用比其他PSWC拓扑更少的器件实现(因为可以避免电平移位器或复杂的输出缓冲器)。PSWC可以以更低的噪声和更高的增益实现，并且复杂度降低。所公开的架构可以扩展到大于具有两倍(2x)增益。为了简单起见，演示了2x增益配置。
图2根据本公开的一些实施方案示出MDAC中使用的示例性PSWC电路。PSWC电路采用独特的拓扑结构实现开关和电容器的电荷泵增益。提供电容器以捕获或捕获电荷，并且开关便于PSWC电路中的电荷的采样、跟踪和/或转移。
为了讨论的目的，开关用于描述可以处于“打开”状态或处于“关闭”状态的设备。器件可以使用晶体管来实现，其中开关的“断开”状态对应于“断开”晶体管，并且开关的“闭合”状态对应于“导通”晶体管。晶体管可以具有用于接收可以打开开关(晶体管断开或不在两个信号端子之间传导电流)或关闭开关(晶体管导通并在两个信号端子之间传导电流)的控制信号的控制端子。控制信号的逻辑“高”可关闭开关(晶体管导通)。控制信号的逻辑“低”可打开开关(晶体管关闭)。各个图中的开关旁边的相位符号用于说明用于控制开关状态的控制信号的时序。
图2中所示的PSWC电路包括第一电容器Cs201、第二电容器Cs202、第三电容器Cs203和第四电容器Cs204。PSWC电路可包括第一输入开关210、第二输入开关212、第三输入开关214和第四输入开关216。PSWC电路可以包括第一转换开关254、第二转换开关250、第三转换开关256和第四转换开关252。PSWC电路可以包括第一底板采样开关230、232和234以及第二底板采样开关236、238和240.这些器件在PSWC电路中的位置产生了许多实际益处。以下段落更详细地描述了这些设备。
第一电容器Cs 201位于第一输入开关210之间，用于将互补模拟输入信号(Vin+)中的第一个耦合到第一电容器Cs 201和PSWC电路(Vout-)的互补输出节点中的第一个。换句话说，Vin+在第一电容器Cs201的一侧/板上，Vout-在第一电容器Cs201的另一侧/板上。第二电容器Cs202在第二输入开关212之间，用于将第二电容器Cs201将互补模拟输入信号(Vin-)中的一个输出到第二电容器Cs202和第一转换开关254以将第二电容器Cs202耦合到DAC(Vdac+)的互补输出中的第一个。换句话说，Vin+在第二电容器Cs202的一侧/板上，Vdac+在第二电容器Cs202的另一侧/板上。第二转换开关250在第一电容器Cs201和第二电容器Cs202之间，并且关闭在第一电容器Cs201和第二电容器Cs202上捕获或采样的第二转换开关250的可消耗电荷。第二转换开关250与第一电容器Cs201在同一侧/板上，如第一输入开关210；第二转换开关250也与第二输入开关212在第二电容器Cs 202的同一侧/板上。
第三电容器Cs203在第三输入开关214之间，用于将第二个互补模拟输入信号(Vin-)耦合到第三电容器Cs203和第二个PSWC电路的互补输出节点(Vout+)。换句话说，Vin-在第三电容器Cs203的一侧/板上，Vout+在第三电容器Cs203的另一侧/板上。第四电容器Cs204在第四输入开关216之间用于将所有将互补输出信号中的第一个(Vin+)输出到第四电容器Cs204和第三转换开关256，用于将第四电容器Cs207耦合到DAC(Vdac-)的互补输出中的第二个。换句话说，Vin+在第四电容器Cs 204的一侧/板上，Vdac+在第四电容器Cs204的另一侧/板上。第四转换开关252在第三电容器Cs 203和第四电容器Cs 204，并且关闭第四转换开关252可以对在第三电容器Cs 203和第四电容器Cs 204上捕获或采样的电荷进行求和。第四转换开关252在第三电容器Cs 203的同一侧/板上与第三输入开关214；第四转换开关252也与第四输入开关216在第四电容器Cs 204的同一侧/板上。
PSWC电路的一个方面是PSWC电路执行底板采样。在底板采样中，输入端通过输入开关耦合到采样电容器的顶板，而采样电容器的另一个板(即采样电容器的底板)是另一个称为底板采样开关的开关。底板采样开关可以将底板耦合到固定电压(例如，地或电压轨或电源之一)，并且底板采样开关在输入开关打开之前打开。底板采样的目的是在输入开关打开时减少输入相关电荷注入采样电容。
对于图2所示的PSWC电路，定位输入开关和底板采样开关以去耦可能存在于电路中的不同共模。如图2所示，第一输入开关210和第二输入开关212和第二转换开关250耦合到第一电容器Cs201和第二电容器Cs202的第一板(顶板)。第一输出节点Vout-耦合到第一电容器Cs201的第二板(底板)第一转换开关254耦合到第二电容器Cs 202的第二板(底部)。第三输入开关214和第四输入开关216和第四转换开关252耦合到第一板(顶板)第二输出节点Vout+耦合到第三电容器Cs203的第二板(底板)。第三转换开关256耦合到第三电容器Cs203和第四电容器Cs204的第二板(底部)第一底板采样开关230、232和234位于第一电容器Cs 201和第一输出端之间PSWC电路的节点Vout+以及PSWC电路的第三电容器Cs203与第二输出节点Vout+之间。第一底板采样开关230,232和234可以连接第一电容器Cs201的底板和第三电容器Cs203以输出输出缓冲器的共模基准。第二底板采样开关236、238和240位于第二电容器Cs202和第一转换开关254之间以及第四电容器Cs204和第三转换开关256之间。第二底板采样开关236、238和240可以将第二电容器Cs202的底板和第四电容器Cs204连接到DAC106的共模基准。
用于操作PSWC的开关定时
图3根据本公开的一些实施方案示出时序图。描述了图2的示例性PSWC电路的不同操作阶段。有三个控制信号Φ1s、Φ1和Φxfer。这些控制信号显示在相应的开关旁边。控制信号具有用于操作图2的PSWC电路的不同时序。在时间段1期间，输入开关和底板开关闭合(对于Φ1s和Φ1，由逻辑“高”表示)。转换开关打开(对于Oxfer，由逻辑“低”所示)。为了实现底板采样，在时间段2期间，底板开关打开(对于Φ1s，由逻辑“低”所示)。输入开关保持关闭(对于Φ1，由逻辑“高”所示)。在时间段3期间，输入开关也打开(对于Φ1，由逻辑“低”所示)以完成采样或电荷采集。在时间段4期间，转换开关闭合(对于Φxfer，由逻辑“高”所示)以实现电荷转移(在电荷转移期间执行减法和增益)。
级联MDAC功能和解耦共模的优点
如前所述，PSWC电路可以实现在MDAC中发现的函数的信号的减法(例如，图1的Vin-Vin’)和增益(例如，图1的Vin-Vin’的2倍增益)。PSWC电路接收可由输入缓冲器242提供的互补模拟输入信号Vin+和Vin-。PSWC电路还接收表示来自图1的Vin’的互补DAC输出信号Vdac+和Vdac-。基于Vin和Vin’，PSWC电路在互补输出节点Vout-和Vout+上输出互补信号，它们代表来自图1的放大残差。图中所示的DAC106基于互补模拟输入信号的数字化版本(例如，来自图1的ADC104的数字输出)在互补输出Vdac+和Vdac上产生(互补)信号。因此，DAC106的互补输出上的信号是重建的模拟输入信号(图1的Vin’)。在执行减法和增益之后，PSWC电路的互补输出节点上的信号Vout-和Vout+表示MDAC的放大的残余信号。PSWC电路Vout-和Vout+的互补输出节点上的信号可以被提供给输出缓冲器244。
使用图2所示的PSWC电路实现的MDAC功能级联为流水线ADC。MDAC的一个输出作为输入提供给后级的另一个MDAC。换言之，从PSWC电路的输入缓冲器接收到的信号可能已经从流水线ADC中的前级的另一个PSWC电路的输出缓冲器244产生。输出缓冲器产生的信号可以提供给另一个PSWC电路(流水线ADC后级的另一个输入缓冲器)。图4所示的PSWC电路的一个优点是能够将电路中的共模去耦，因此不需要强制要求输入和输出共模相互兼容。因此，实现和设计级联的MDAC电路要容易得多。如果输入和输出共模不兼容，级联MDAC功能将需要MDAC电路之间的电平移位器，以使下一个缓冲器保持线性。添加电平移位器时会出现很多问题，包括噪声增加、增益下降、失真增加以及复杂度增加。
图4根据本公开的一些实施方案描述图2的示例性PSWC电路的共模解耦。图2中PSWC电路的拓扑结构允许电路具有三种不同的共模：DAC共模，输入共模和输出共模(由图4中的共模域划分示出)。可以看出，第一电容器Cs201和第二电容器Cs202(以及第三电容器Cs203和第四电容器Cs204)将互补模拟输入信号(Vin+和Vin-的共模)输入缓冲器)来自DAC的互补输出的共模(来自DAC106的Vdac+和Vdac-的共模)。第一电容器Cs201和第二电容器Cs202(以及第三电容器Cs203和第四电容器Cs 204)从PSWC电路的互补输出节点(用于输出缓冲器的Vout-和Vout+)的共模去耦互补模拟输入信号的共模(来自输入缓冲器的Vin+和Vin-的共模)。PSWC的电容器和开关在三个共模畴之间唯一地定位，从而在三个共模畴之间提供隔离。实际上，输入共模可独立于图2的DAC106和输出缓冲器244的共模。
当级联MDAC功能时，PSWC电路Vout-和Vout+的互补输出节点耦合到输出缓冲器(或图2的输出缓冲器244)，用于提供PSWC电路的互补输出信号作为后级的输入在流水线ADC中。随着共模的解耦，互补输出信号Vout-和Vout+可以在没有电平移位器的流水线ADC中提供给后级。互补模拟输入信号(Vin+和Vin-)由流水线ADC(前级的Vout-和Vout+)中的前级接收互补输出信号的输入缓冲器(或图2的输入缓冲器242)提供。随着共模的去耦，互补模拟输入信号(Vin+和Vin-)由流水线ADC中的前级提供，而没有电平移位器。
在MDAC中应用改进的PSWC电路
MDAC可以在流水线ADC的一个阶段实现，例如图1所示的阶段。MDAC可以生成一个放大的残余信号送到流水线ADC的后级.MDAC还可以接收流水线ADC中前级产生的放大的残余信号。为了说明，参考图2进行了参考。
MDAC包括DAC(例如DAC106)，DAC(例如DAC106)接收模块输入信号的量化版本(例如由粗ADC生成)并生成模拟输出(例如互补输出Vdac+和Vdac-)。用于对模拟输入信号(例如互补Vin+和Vin-)进行采样的MDAC还包括采样电容器(例如Cs 201、Cs 202、Cs 203、Cs204)。采样电容器堆叠起来以实现增益。
MDAC还包括位于用于接收来自DAC的输出(例如DAC106)的节点处的第一个采样电容器(例如Cs202和Cs204)的第一组底板采样开关(例如开关236、238和240)以及位于输出缓冲器(例如输出缓冲器)的输入处的第二组采样电容器(例如，Cs 201、Cs203)的第二组底板采样开关(例如开关230、232和234)的缓冲器244，它将放大的残余信号提供给后级。
采用底板采样时，输入开关位于采样电容器的顶板处。位于采样电容器顶板(例如，Cs 201、Cs 202、Cs 203和Cs 204)处的MDAC还可包括输入开关(例如，输入开关210、212、214和216)，用于接收模拟输入信号(例如Vin+和Vin-)。输入开关实现互补模拟输入信号采样到采样电容器上。这些输入开关可以是自举输入开关，其控制端可以自举到模拟输入端。Boots trapped输入开关可以提高失真较少的高速输入信号的性能。
MDAC还可以包括用于短路采样电容器的顶板对的第一转换开关(例如转换开关250和252)以及用于耦合DAC输出的第二转换开关(例如转换开关254和256、DAC106)耦合到采样电容器(例如Cs202和Cs204)中的第二个的底板。这些转换开关实现MDAC电路的减法和增益。
实现更低的噪音和更低的满量程电压
图5根据本公开的一些实施方案示出图2的示例性PSWC电路的噪声分析模型500。Vin+和Vin-具有Vindiff表示的差异。如果DAC(例如，DAC106)输出为0，则DAC的输出节点转到模拟输入Vcm的公共端。为简单起见，噪声分析假定理想元件没有寄生和无噪声Ro。通过这些假设，CP信号增益Avcp＝2x。对于图2所示的PSWC电路，输出参考噪声为：
Figure BDA0001702199910000101
请注意，图2所示的PSWC电路拓扑结构中，采样/采集和传输阶段的噪声都有所降低。如果插入电平移位器(在位置502)，电平移位器中的串联电容和开关电阻的附加噪声将被添加到上述输出参考噪声中。对于图2所示的没有电平移位器的PSWC电路，由于附加的串联电容，Avcp可能会更高，因为电平移位器会衰减信号。
降低热噪声并提高增益直接影响转换器(如流水线转换器)所需的满量程范围。对于给定的均方根(RMS)输入参考噪声RMS_in_噪声和期望的信噪比(SNR)，最小满量程输入电平VFSdpp(通过给定RMS_in_噪声实现SNR的最小电压满量程)可以由下式给出：
Figure BDA0001702199910000102
换句话说，为了达到一定的SNR水平，要根据信号的大小(以满足最小电压满量程电平VFSdpp)和电路的热噪声作出折衷。如果转换器需要以更高的速度运行，设计人员可能会将电容器的大小限制在某个值以减小容性负载的大小。如果转换器不符合信号与热噪声比，设计师可能不得不增加信号幅度。在级联MDAC功能时不需要电平移位器，就可以应用更小的信号，并且仍然可以实现相同或更高的SNR。一些流水线ADC在MDAC中使用有源电荷放大器(不是电荷泵增益放大器)需要1.4到1.8V的VFSdpp。根据应用的不同，基于电荷泵的MDAC(如图2所示)的噪声性能可能会低到足以显着降低满量程。换句话说，VFSdpp可以减少，同时达到相同的信噪比。降低VFSdpp有利于整个信号链，包括例如外部放大器和片上缓冲器。
减法和增益的实现方法
图6根据本公开的一些实施方案示出用于实现信号的减法和增益的示例性方法的流程图。为了说明，参考图2进行了参考。在602中，在采样阶段期间，PSWC电路的采样电容器的顶板(例如，Cs 201、Cs 202、Cs 203、Cs 204)耦合到互补模拟输入信号(例如，Vin+和Vin-)。可关闭输入开关(例如，第一输入开关210、第二输入开关212、第三输入开关214和第四输入开关216)以将顶板耦合到互补模拟输入信号。
在604中，在电荷转移阶段期间，采样电容器的顶板对短接在一起(例如，Cs 201和Cs 202的顶板短接在一起，Cs 203的顶板和Cs 204短接在一起)。可通过关闭转换开关250和252来实现顶板的短路。顶板的短路堆叠采样电容器以组合电荷。根据一些实施例，使采样电容器的顶板短路在采样电容器中的电荷(例如，将Cs 201和Cs 202中的电荷相加，并且将Cs 203和Cs 204中的电荷相加)以实现增益。
进一步在604中，在电荷转移阶段期间，采样电容器的第一个(例如Cs201和Cs203)的底板耦合到PSWC电路的输出(例如Vout-和Vout+)以输出放大的采样电容器的第二个(例如，Cs202和Cs204)的残余信号，底板例如使用转换开关254和256耦合到接收DAC输出(例如Vdac+和Vdac-)的输入。有效地，将底板耦合到PSWC电路的输出并且DAC的输出实现互补模拟输入信号(由采样电容器上捕获的电荷表示)和DAC输出的减法。
通过由PSWC电路实现的减法和增益，PSWC电路的输出信号，即放大的残余信号(例如Vout-和Vout+)表示互补模拟输入信号和DAC输出之间的放大差异。放大的残余信号可作为输入提供给流水线ADC中的(后续)阶段。
在采样阶段期间，在采样电容器的底板处的底板采样开关(例如，第一底板采样开关230、232和234以及第二底板采样开关236、238和240)第一输入开关210，第二输入开关212，第三输入开关214和第四输入开关216)以执行互补模拟输入信号(例如，Vin+和Vin-)的底板采样。
例子
例子1是一种用于实现信号的减法和增益的无源开关电容(PSWC)电路，所述电路包括：在第一输入开关和所述PSWC电路的互补输出节点中的第一个之间的第一电容器，用于将互补模拟输入信号中的第一个耦合到所述第一电容器；在第二输入开关和第一转换开关之间的第二电容器，所述第二输入开关用于将所述互补模拟输入信号中的第二个耦合到所述第二电容器，所述第一转换开关用于将所述第二电容器耦合到数模转换器(DAC)的互补输出中的第一个；和第二转换开关，用于对所述第一和第二电容器上的电荷求和。
在例子2中，例子1的PSWC电路可任选地包括：在第三输入开关和所述PSWC电路的互补输出节点中的第二个之间的第三电容器，所述第三输入开关用于将所述互补模拟输入信号中的第二个耦合到所述第三电容器；在第四输入开关和第三转换开关之间的第四电容器，所述第四输入开关用于将所述互补模拟输入信号中的第一个耦合到所述第四电容器，所述第三转换开关用于将所述第四电容器耦合到所述DAC的互补输出中的第二个；和第四转换开关，用于对所述第三和第四电容器上的电荷求和。
在例子3中，例子1或2的PSWC电路可任选地包括：所述PSWC电路的互补输出节点耦合到输出缓冲器，用于将所述PSWC电路的互补输出信号作为输入提供给流水线模数转换器中的后级。
在例子4中，例子3的PSWC电路可任选地包括：所述互补输出信号在没有电平移位器的情况下提供给所述流水线模数转换器中的后级。
在例子5中，例子1-4中任一项所述的PSWC电路可任选地包括：所述互补模拟输入信号由输入缓冲器提供，所述输入缓冲器从所述流水线模数转换器中的前级接收互补输出信号。
在例子6中，例子5的PSWC电路可任选地包括：所述互补模拟输入信号在没有电平移位器的情况下由所述流水线模数转换器中的前级提供。
在例子7中，例子1-6中任一项所述的PSWC电路可任选地包括：所述DAC基于所述互补模拟输入信号的数字化版本在DAC的互补输出上产生信号。
在例子8中，例子1-7中任一项所述的PSWC电路可任选地包括：所述第一和第二输入开关以及所述第二转换开关耦合到所述第一和第二电容器的第一板；所述互补输出节点中的第一个耦合到所述第一电容器的第二板；和所述第一转换开关耦合到所述第二电容器的第二板。
在例子9中，例子1-8中任一项所述的PSWC电路可任选地包括：在PSWC电路的第一电容器和第一输出节点之间的第一底板采样开关；和在所述第二电容器与所述第一转换开关之间的第二底板采样开关。
在例子10中，例子1-9中任一项所述的PSWC电路可任选地包括：所述第一和第二电容器将所述互补模拟输入信号的共模从所述DAC的互补输出的共模中解耦。
在例子11中，例子1-10中任一项所述的PSWC电路可任选地包括：所述第一和第二电容器将所述互补模拟输入信号的共模从所述PSWC电路的互补输出节点的共模中解耦。
例子12是一种实现信号的减法和增益的方法，该方法包括：在采样阶段期间，将无源开关电容电路的采样电容器的顶板耦合到互补模拟输入信号；和在电荷转移阶段期间，将所述采样电容器的顶板对短路，并将所述采样电容器的第一个的底板耦合到所述无源开关电容电路的输出，以输出放大的残余信号，并且将所述采样电容器的第二个的底板耦合到接收数模转换器(DAC)输出的输入。
在例子13中，例子12的方法可任选地包括：在采样阶段期间，打开所述采样电容器底板处的底板采样开关，然后打开所述采样电容器顶板处的输入开关，以进行所述互补模拟输入信号的底板采样。
在例子14中，例子12或13的方法可任选地包括：采样电容器的顶板的短路对所述采样电容器中的电荷求和以实现增益。
在例子15中，例子12-14中任一项所述的方法可任选地包括：将所述采样电容器的第一个的底板耦合到所述无源开关电容电路的输出，并将所述采样电容器的第二个的底板耦合到输入，所述输入接收DAC输出从而实现所述互补模拟输入信号和DAC输出的减法。
在例子16中，例子12-15中任一项所述的方法可任选地包括：所述放大的残余信号表示所述互补模拟输入信号和DAC输出之间的放大差异。
在例子17中，例子12-16中任一项所述的方法可任选地包括：将所述放大的残余信号作为输入提供给所述流水线模数转换器中的阶段。
例子18是用于为另一电路产生放大信号的模数转换器(ADC)中的增益级，所述增益级包括：用于将模拟输入信号采样到所述增益级的采样电容器，其中所述采样电容器堆叠以实现增益；第一组底板采样开关，用于位于接收电压的节点的采样电容器中的第一者；和第二组底板采样开关，用于位于输出缓冲器的输入的采样电容器的第二者，该输出缓冲器将放大的信号提供给另一个电路。
在例子19中，例子18的增益级可任选地包括：位于所述采样电容器的顶板处的输入开关，用于接收模拟输入信号。
在例子20中，例子18或19的增益级可任选地包括：第一转换开关，用于对所述采样电容器的顶板对短路；和第二转换开关，用于将电压耦合到所述采样电容器中的第二个的底板。
例子21是流水线模数转换器(ADC)中的乘法数模转换器(MDAC)，用于产生放大的残余信号以供给流水线ADC中的后级，MDAC包括：数模转换器(DAC)，将量化后的模拟输入信号接收到所述级并产生输出；采样电容器，对所述模拟输入信号进行采样，其中采样电容器堆叠以实现增益；第一组底板采样开关，用于位于接收DAC的输出的节点的采样电容器；以及第二组底板采样开关，用于位于将放大的残余信号提供给后级的输出缓冲器的输入处的第二个采样电容器。
在例子22中，例子21的增益级可任选地包括：位于所述采样电容器的顶板处的输入开关，用于接收模拟输入信号。
在例子23中，例子21或22的增益级可任选地包括：第一转换开关，用于对所述采样电容器的顶板对短路；和第二转换开关，用于将电压耦合到所述采样电容器中的第二个的底板。
例子24是设备，包括用于实现和/或执行例12-17中的任何一种方法的构件。
改变和实施
虽然图中的例子显示了2倍增益PSWC电路，但可以设想其他增益乘法器可以实现。图7示出了具有4倍增益的MDAC中使用的示例性PSWC电路，根据本公开的一些实施方案。为了提供额外的(无源)增益，PSWC电路700向图2的PSWC电路200添加了附加的采样电容器Cs701、Cs 702、Cs 703和Cs 704以及转换开关710和712。4×增益来自堆叠的四个采样电容器Cs202、Cs201、Cs702和Cs701，并且在电荷传输阶段期间堆叠四个电容器Cs204、Cs203、Cs704和Cs703(当开关Φxfer关闭)。与图2类似，输入开关耦合到Cs 701的顶板，输出节点在Cs 701的底板。底板采样开关位于Cs 701的底板。采样电容器Cs 703的配置是类似于Cs701。另一个输入开关耦合到Cs 702的顶板，并且固定电压(例如，接地或零伏特)可以耦合到Cs 702的底板。用于采样电容器Cs 704的配置类似于Cs 702。PSWC电路700具有与图2、4和5所示实施例类似的益处。在一些实施方案中，转换开关710、712可以省略，并且只有一组底板采样开关(由Φ1控制)将是采样电容器C2 702、Cs 201、Cs 704和Cs 203所需的。
虽然这里的许多例子描述了可以实现增益和减法的PSWC电路，但是可以设想PSWC电路也可以用于增益级(没有减法)。例如，一些ADC在另一个电路前面增加了一个增益级。通过增益级对信号进行放大，当使用较大的输入信号时，可以改善另一个电路的噪声性能。换句话说，用增益级放大输入信号可以衰减(或减小)非理想性，失配或其他电路处理放大信号的缺陷。结果，可以增加有效的SNR。接收来自增益级的这种放大信号的另外的电路可以包括闪光/粗略ADC，量化器或比较器。这些进一步的电路可以在流水线ADC，逐次逼近寄存器ADC，Δ-Σ调制器等中找到。图8示出了示例性增益级，根据本公开的一些实施方案。代替提供一个DAC(见图2)，DAC由电压取代，如固定参考电压Vref+和Vref-。在一个例子中，Vref+和Vref-都是接地或零伏(与Vdac+和Vdac-表示可变电压相反)。得到的电路800仍然受益于输入共模和输出共模之间的共模解耦。因此，所述增益级的级联可以容易地实现，无需电平移位器或没有复杂的电平移位器，从而极大地放宽了模拟电路设计，并且可以提高噪声性能。
注意，本公开的特定实施例可以容易地部分地或全部地包括在片上系统(SOC)封装中。SOC表示集成电路(IC)，其将计算机或其他电子系统的组件集成到单个芯片中。它可能包含数字、模拟、混合信号和转换器功能(或其他所需的功能)：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，多芯片模块(MCM)具有位于单个电子封装内并且被配置为通过电子封装彼此紧密相互作用的多个单独的IC。
在某些情况下，本文讨论的特征可适用于在许多不同应用中使用的转换器。各种示例性应用包括医疗系统、科学仪器、运输系统、航空航天系统、无线和有线通信、雷达、工业过程控制、音频和视频设备、消费设备以及其他基于转换器的系统。
在上述实施例的讨论中，电容器、时钟、电阻器、开关、晶体管和/或其它组件可容易地被替换、替代或以其他方式修改以适应特定电路需求。此外，应该注意的是，使用互补的电子设备、硬件、软件等提供了用于实现本公开的教导的可选方案。
在一个示例实施例中，可以在相关电子设备的板上提供这里描述的电路。该板可以是通用电路板，其可以容纳电子设备的内部电子系统的各种组件，并且进一步为其他外围设备提供连接器。例如，这里描述的电路可以与相关电子设备的组件(例如，信号发生器、处理器、存储器、发射器、接收器等)通信。更具体地说，电路板可以提供电连接，通过该电连接系统的其他部件可以电连通。基于特定的配置需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等等)，计算机可读非暂时性存储器元件等其他组件如外部存储器，附加传感器，音频/视频显示控制器和外围设备可作为插件卡、电缆或集成到电路板本身。
还必须指出，仅仅为了示例和教导的目的而提供了在此概述的所有规格、尺寸和关系(例如，处理器的数量、逻辑操作等)。在不脱离本公开的精神或实施例和所附权利要求的范围的情况下，这些信息可以有相当大的变化。这些规范仅适用于一个非限制性示例，因此它们应该被解释为这样。在前面的描述中，已经参照特定处理器和/或组件布置描述了示例实施例。在不脱离示例和所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，说明书和附图被认为是说明性的而不是限制性的。
注意，利用这里提供的许多例子，交互可以用两个、三个、四个或更多个电子部件来描述。但是，这仅仅是为了清楚和示例的目的而完成的。应该意识到，系统可以以任何合适的方式进行合并。沿着相似的设计替代方案，图中所示的任何组件，模块和元件可以以各种可能的配置进行组合，所有这些都清楚地在本说明书的宽范围内。在某些情况下，通过仅引用有限数量的电气元件来描述给定流程集合的一个或多个功能可能更容易。应该理解的是，附图及其教导的电路易于扩展并且可以容纳大量的部件以及更复杂/复杂的布置和配置。因此，所提供的示例不应该限制电路的范围或者禁止广泛的教导，因为电路可能被应用于无数其他体系结构。
注意，在本说明书中，对“一个实施例”、“示例实施例”、“实施例”、“另一实施例”中包括的各种特征(例如元件、结构、模块、组件、步骤、操作、特性等)，“一个实施例”、“各种实施例”、“其他实施例”、“替代实施例”等旨在表示任何这样的特征包括在本公开的一个或多个实施例中，但可以或不可以必须在相同的实施例中组合。
注意到所描述的功能也是重要的，它们仅示出了可以由图中所示的电路和系统执行或者在其内执行的一些可能的功能。在适当的情况下，这些操作中的一些可以被删除或移除，或者在不脱离本公开的范围的情况下可以相当大地修改或改变这些操作。另外，这些操作的时间可能会有相当大的改变。为了举例和讨论的目的，提供了前面的操作流程。本文描述的实施例提供了实质的灵活性，因为在不脱离本公开的教导的情况下可以提供任何合适的布置、时间顺序、配置和定时机制。
本领域技术人员可以确定许多其他改变、替代、变化、变更和修改，并且本公开意图涵盖落入实例范围内的所有这些改变、替换、变化、更改和修改的所附权利要求。注意，上述设备的所有可选特征也可以关于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (20)

1.一种用于实现信号的减法和增益的无源开关电容PSWC电路，所述电路包括：
在第一输入开关和所述PSWC电路的互补输出节点中的第一个之间的第一电容器，所述第一输入开关用于将互补模拟输入信号中的第一个耦合到所述第一电容器；
在第二输入开关和第一转换开关之间的第二电容器，所述第二输入开关用于将所述互补模拟输入信号中的第二个耦合到所述第二电容器，所述第一转换开关用于将所述第二电容器耦合到数模转换器(DAC)的互补输出中的第一个；和
第二转换开关，用于对所述第一和第二电容器上的电荷求和。
2.权利要求1所述的PSWC电路，还包括：
在第三输入开关和所述PSWC电路的互补输出节点中的第二个之间的第三电容器，所述第三输入开关用于将所述互补模拟输入信号中的第二个耦合到所述第三电容器；
在第四输入开关和第三转换开关之间的第四电容器，所述第四输入开关用于将所述互补模拟输入信号中的第一个耦合到所述第四电容器，所述第三转换开关用于将所述第四电容器耦合到所述DAC的互补输出中的第二个；和
第四转换开关，用于对所述第三和第四电容器上的电荷求和。
3.权利要求1所述的PSWC电路，其中所述PSWC电路的互补输出节点耦合到输出缓冲器，用于将所述PSWC电路的互补输出信号作为输入提供给流水线模数转换器中的后级。
4.权利要求3所述的PSWC电路，其中所述互补输出信号在没有电平移位器的情况下提供给所述流水线模数转换器中的后级。
5.权利要求1所述的PSWC电路，其中所述互补模拟输入信号由输入缓冲器提供，所述输入缓冲器接收来自流水线模数转换器中的前级的互补输出信号。
6.权利要求5所述的PSWC电路，其中所述互补模拟输入信号在没有电平移位器的情况下由所述流水线模数转换器中的前级提供。
7.权利要求1所述的PSWC电路，其中所述DAC基于所述互补模拟输入信号的数字化版本在所述DAC的互补输出上产生信号。
8.权利要求1所述的PSWC电路，其中：
所述第一和第二输入开关以及所述第二转换开关耦合到所述第一和第二电容器的第一板；
所述互补输出节点中的第一个耦合到所述第一电容器的第二板；和
所述第一转换开关耦合到所述第二电容器的第二板。
9.权利要求1所述的PSWC电路，还包括：
在所述PSWC电路的第一电容器和第一输出节点之间的第一底板采样开关；和
在所述第二电容器与所述第一转换开关之间的第二底板采样开关。
10.权利要求1所述的PSWC电路，其中所述第一和第二电容器将所述互补模拟输入信号的共模与所述DAC的互补输出的共模解耦。
11.权利要求1所述的PSWC电路，其中所述第一和第二电容器将所述互补模拟输入信号的共模与所述PSWC电路的互补输出节点的共模解耦。
12.一种实现信号的减法和增益的方法，该方法包括：
在采样阶段期间，将无源开关电容电路的采样电容器的顶板耦合到互补模拟输入信号；和
在电荷转移阶段期间，将所述采样电容器的顶板对短路，并将所述采样电容器的第一采样电容器的底板耦合到所述无源开关电容电路的输出，以输出放大的残余信号，并且将所述采样电容器的第二采样电容器的底板耦合到接收数模转换器(DAC)输出的输入。
13.权利要求12所述的方法，还包括：
在采样阶段期间，在打开所述采样电容器的顶板处的输入开关之前，打开所述采样电容器底板处的底板采样开关，以进行所述互补模拟输入信号的底板采样。
14.权利要求12所述的方法，其中将所述采样电容器的顶板短路对所述采样电容器中的电荷求和以实现增益。
15.权利要求12所述的方法，其中将所述采样电容器的第一采样电容器的底板耦合到所述无源开关电容电路的输出，并将所述采样电容器的第二采样电容器的底板耦合到接收所述DAC输出的输入，实现所述互补模拟输入信号和所述DAC输出的减法。
16.权利要求12所述的方法，其中所述放大的残余信号表示所述互补模拟输入信号和所述DAC输出之间的放大差异。
17.权利要求12所述的方法，还包括：
将所述放大的残余信号作为输入提供给流水线模数转换器中的级。
18.模数转换器(ADC)中的增益级，用于为另一电路产生放大信号，所述增益级包括：
用于将模拟输入信号采样到所述增益级的采样电容器，其中所述采样电容器堆叠以实现增益；
第一组底板采样开关，用于位于接收电压的节点处的采样电容器中的第一采样电容器；和
第二组底板采样开关，用于位于输出缓冲器的输入处的采样电容器中的第二采样电容器，该输出缓冲器将放大的信号提供给所述另一个电路。
19.权利要求18所述的增益级，还包括：
位于所述采样电容器的顶板处的输入开关，用于接收所述模拟输入信号。
20.权利要求18所述的增益级，还包括：
第一转换开关，用于对所述采样电容器的顶板对短路；和
第二转换开关，用于将电压耦合到所述采样电容器中的所述第二采样电容器的底板。
CN201810641650.2A 2017-06-21 2018-06-21 用于采样和放大的无源开关电容电路 Active CN109104189B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/629,057 US10062450B1 (en) 2017-06-21 2017-06-21 Passive switched capacitor circuit for sampling and amplification
US15/629,057 2017-06-21

Publications (2)

Publication Number Publication Date
CN109104189A CN109104189A (zh) 2018-12-28
CN109104189B true CN109104189B (zh) 2022-04-29

Family

ID=63208294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810641650.2A Active CN109104189B (zh) 2017-06-21 2018-06-21 用于采样和放大的无源开关电容电路

Country Status (2)

Country Link
US (1) US10062450B1 (zh)
CN (1) CN109104189B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541698B1 (en) 2018-11-08 2020-01-21 Analog Devices, Inc. Switched capacitor multiplying digital-to-analog converter
KR102661956B1 (ko) * 2019-02-27 2024-04-29 삼성전자주식회사 아날로그 디지털 변환기
CN113452371B (zh) * 2020-03-25 2023-07-04 智原微电子(苏州)有限公司 连续逼近暂存式模拟数字转换器与相关的控制方法
US11121713B1 (en) 2020-08-14 2021-09-14 Analog Devices, Inc. Boosted switch drivers for high-speed signal switching
CN112260690B (zh) * 2020-10-16 2023-01-20 中国电子科技集团公司第二十四研究所 高线性度输入缓冲器及无采保结构的流水线模数转换器
TWI749879B (zh) * 2020-11-19 2021-12-11 瑞昱半導體股份有限公司 導管式類比數位轉換器之控制電路
CN112702547B (zh) * 2021-01-06 2024-07-12 成都善思微科技有限公司 光电二极管成像阵列的读出电路和应用方法
US11894857B2 (en) * 2022-03-15 2024-02-06 Shanghai United Imaging Microelectronics Technology Co., Ltd. Readout circuit, signal quantizing method and device, and computer device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006023B2 (en) * 2003-09-12 2006-02-28 Texas Instruments Inc. Sigma-delta modulator with passive bandpass loop filter
CN102067454A (zh) * 2008-05-20 2011-05-18 美国亚德诺半导体公司 用于模数转换器的前端采样技术
CN103023508A (zh) * 2012-12-25 2013-04-03 北方工业大学 一种电流舵型数模转换器电流源单元电路
CN103532501A (zh) * 2012-07-06 2014-01-22 美国博通公司 用于流水线式adc和其他应用的互补开关电容器放大器
CN104092462A (zh) * 2014-06-17 2014-10-08 中国电子科技集团公司第五十八研究所 具有数字后台校准功能的电荷耦合流水线模数转换器
CN104506194A (zh) * 2014-12-11 2015-04-08 复旦大学 用于列并行两步式模数转换器的共享型有源斜坡转换电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
JP4368027B2 (ja) * 1999-04-01 2009-11-18 株式会社アドバンテスト 電源ユニット、半導体デバイス試験装置、及び半導体デバイス試験方法
US6473021B1 (en) * 2001-07-30 2002-10-29 Cirrlus Logic, Inc. Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array
JP2005513853A (ja) * 2001-12-18 2005-05-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル・アナログ・コンバータ
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC
US7026867B2 (en) * 2004-06-28 2006-04-11 Sun Microsystems, Inc. Floating input amplifier for capacitively coupled communication
US7663518B2 (en) * 2006-10-10 2010-02-16 Analog Devices, Inc. Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity
US8384559B2 (en) 2010-04-13 2013-02-26 Silicon Laboratories Inc. Sensor device with flexible interface and updatable information store
US8508493B2 (en) * 2010-06-21 2013-08-13 Pixart Imaging Inc. Reduction of electromagnetic interference in a capacitive touchscreen system
US8284098B2 (en) * 2010-11-24 2012-10-09 Mitsubishi Electric Research Laboratories, Inc. Persymmetric parametric adaptive matched filters for detecting targets using space-time adaptive processing of radar signals
US8994564B2 (en) 2012-09-07 2015-03-31 Analog Devices Technology Analog to digital converter including a pre-charge circuit
JP6420035B2 (ja) 2013-01-23 2018-11-07 ルネサスエレクトロニクス株式会社 パッシブ増幅回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006023B2 (en) * 2003-09-12 2006-02-28 Texas Instruments Inc. Sigma-delta modulator with passive bandpass loop filter
CN102067454A (zh) * 2008-05-20 2011-05-18 美国亚德诺半导体公司 用于模数转换器的前端采样技术
CN103532501A (zh) * 2012-07-06 2014-01-22 美国博通公司 用于流水线式adc和其他应用的互补开关电容器放大器
CN103023508A (zh) * 2012-12-25 2013-04-03 北方工业大学 一种电流舵型数模转换器电流源单元电路
CN104092462A (zh) * 2014-06-17 2014-10-08 中国电子科技集团公司第五十八研究所 具有数字后台校准功能的电荷耦合流水线模数转换器
CN104506194A (zh) * 2014-12-11 2015-04-08 复旦大学 用于列并行两步式模数转换器的共享型有源斜坡转换电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1.5Bit数模转换单元电路设计;陈国平等;《微计算机信息》;20101215(第35期);135-137 *
A multifunctional switched-capacitor programmable gain amplifier for high-definition video analog front-ends;张鸿等;《Journal of Semiconductors》;20150315(第03期);212-215 *

Also Published As

Publication number Publication date
CN109104189A (zh) 2018-12-28
US10062450B1 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
CN109104189B (zh) 用于采样和放大的无源开关电容电路
CN109728818B (zh) 用于高速和交错的adc的跟踪和保持电路
US9391628B1 (en) Low noise precision input stage for analog-to-digital converters
CN104579344B (zh) 多级噪声整形模数转换器
US10763878B2 (en) Calibrating time-interleaved switched-capacitor track-and-hold circuits and amplifiers
US8643529B2 (en) SAR assisted pipelined ADC and method for operating the same
US20160105194A1 (en) Passive analog sample and hold in analog-to-digital converters
KR101888103B1 (ko) 분산형 부트스트랩 스위치
US7443332B2 (en) Time continuous pipeline analog-to-digital converter
CN105720980B (zh) 对于每个位电容器具有专用参考电容器的sar dac
US11545991B2 (en) Analog-to-digital converter with auto-zeroing residue amplification circuit
US20130127646A1 (en) Multiplying digital-to-analog converter (dac)
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US10855302B2 (en) Track and hold circuits for high speed and interleaved ADCs
US10911058B2 (en) Switched capacitor comparator
US7385536B2 (en) Methods and circuits for output of sample-and-hold in pipelined ADC
Eo et al. A 1 V 200 kS/s 10-bit Successive Approximation ADC for a Sensor Interface
Lin et al. Modular low-power, high-speed CMOS analog-to-digital converter of embedded systems
US7728751B2 (en) Pipelined converter
Lee Techniques for low-power high-performance adcs
TWI852300B (zh) 類比數位轉換器電路和自動歸零殘餘放大電路
KR101476539B1 (ko) 멀티플라잉 디지털 아날로그 컨버터 및 그 동작 방법
Park et al. A 10-bit, 50-MS/s Cyclic and SAR Combined Two-stage ADC with Gain Error Calibration
Okura et al. A Reference Voltage Buffer with Settling Boost Technique for a 12 bit 18 MHz Multibit/Stage Pipelined A/D Converter
Kester et al. High resolution signal conditioning ADCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant