JP2005513853A - デジタル・アナログ・コンバータ - Google Patents
デジタル・アナログ・コンバータ Download PDFInfo
- Publication number
- JP2005513853A JP2005513853A JP2003553720A JP2003553720A JP2005513853A JP 2005513853 A JP2005513853 A JP 2005513853A JP 2003553720 A JP2003553720 A JP 2003553720A JP 2003553720 A JP2003553720 A JP 2003553720A JP 2005513853 A JP2005513853 A JP 2005513853A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- power supplies
- analog
- converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】 1サンプル期間における全素子の寄与を等化してスイッチングを低減させかつ時間変動に対する感応性を低くする。
【解決手段】 本発明のアナログ・デジタル変換回路またはデジタル・アナログ変換回路は少なくとも2n個(nは要求される変換分解能)の電源を備える。これらの電源(40−1、40−2、40−n)は2n個以上使用するのが好ましい。電源(40−1、40−2、40−n)の使用順序はサンプル別に変更できる。また、電源(40−1、40−2、40−n)の代わりに1ビット・スイッチド・コンデンサ・コンバータまたは、一組の複数の抵抗の一端に接続させた複数のインバータを使用してもよく、それらの抵抗の他端を演算増幅器の仮想グランドにあるいは相互に接続させて、出力電圧を直接生成させるようにする。本発明の一実施例は第1のアスペクトの回路を備えるシグマ・デルタ・アナログ・デジタル・コンバータである。本発明はシグマ・デルタ・アナログ変換方法も提供するものであって、この方法は、各電源をM/2n(nは要求される変換分解能、Mは入力ワード)のデューティ・サイクルで制御し、またそれら電源をそれぞれ時間をずらして制御することによって実行される。
【解決手段】 本発明のアナログ・デジタル変換回路またはデジタル・アナログ変換回路は少なくとも2n個(nは要求される変換分解能)の電源を備える。これらの電源(40−1、40−2、40−n)は2n個以上使用するのが好ましい。電源(40−1、40−2、40−n)の使用順序はサンプル別に変更できる。また、電源(40−1、40−2、40−n)の代わりに1ビット・スイッチド・コンデンサ・コンバータまたは、一組の複数の抵抗の一端に接続させた複数のインバータを使用してもよく、それらの抵抗の他端を演算増幅器の仮想グランドにあるいは相互に接続させて、出力電圧を直接生成させるようにする。本発明の一実施例は第1のアスペクトの回路を備えるシグマ・デルタ・アナログ・デジタル・コンバータである。本発明はシグマ・デルタ・アナログ変換方法も提供するものであって、この方法は、各電源をM/2n(nは要求される変換分解能、Mは入力ワード)のデューティ・サイクルで制御し、またそれら電源をそれぞれ時間をずらして制御することによって実行される。
Description
本発明は、デジタル・アナログ・コンバータに係る。
デジタル・アナログ・コンバータの性能は使用する回路素子同士の違いに左右されるが、これはそれらの全ての回路素子が信号の流れのトータルに対して共通しているわけではないからである。特に、電源には許容範囲に差があり、また抵抗もすべて同等とは限らないのが実状である。
性能向上のための1つの従来技術はダイナミック・エレメント・マッチング(DEM)である。
いくつかのデジタル・アナログ・コンバータに使用しているDEM技法の1つの形として、データ荷重平均法が知られている。多数のほとんど等しい素子を、平均偏差がゼロとなるように交互とする(interchanged)。実際の偏差は、信号帯域におけるその効果が低くなるノイズ成分、例えば一次ノイズまたは二次ノイズとして現れる。この技法には、ある境界域におけるノイズが信号帯域に混入してしまうという問題がある。すべての素子を1サンプル期間において交互とすれば改善も見られるであろうが、スイッチング頻度が極めて高くなり、また多数のスイッチング・エッジが時間変動に感応(sensitive)することにつながりかねない。
例えば、nビットの分解能と入力ワードMとを得るために、m個の電流スイッチをオンにする一方で32−m個の電源をオフにする。すべての電源には同等の重みを経時的に与える。
本発明は、1サンプル期間における全素子の寄与(contribution)を等化してスイッチング頻度を低減しかつ時間変動に対する感応を低下させることにある。
本発明第2のアスペクトのものは、少なくとも2n個(nは要求される変換分解能(required resolution of the conversion))の同等の(matched)電源を備えた信号変換回路を提供することにある。
好ましくは、電源は2n個以上使用する(クロック位相数は電源個数に適合させる)。電源の使用順序は、二次エラーを低減させるためにサンプル毎に変えてもよい。
前記コンバータは、シグマ・デルタ・アナログ・デジタル・コンバータに使用できるデジタル・アナログ・コンバータである。電源の代わりに、1ビット・スイッチド・コンデンサ・コンバータまたは、一組の抵抗の一端に接続させたインバータを使用してもよく、この場合、その抵抗組の他端は、演算増幅器の仮想グランド(大地電位部)に、あるいは相互に接続させて、出力電圧を直接生成させるようにする。
本発明の第1の態様に係るシグマ・デルタ・アナログ・デジタル・コンバータ・ループは第1の範疇(アスペクト)の回路を備える。
本発明のあるアスペクトのデジタル・アナログ変換方法においては、2n個の電源または1ビット・スイッチド・コンデンサ・コンバータを使用し、それらのコンバータの各々を各サンプリング期間内にオンにする。これは、各電源またはコンバータをM/2n(nは要求される変換分解能、Mは入力ワード)のデューティ・サイクルで制御し、またそれぞれの電源を時間をずらして制御することによってなし得る。この時間ずれは一般的にはサンプリング期間の1/32である。
好ましくは、クロックパルスは、パルスの時間変動とノイズとの間に相関性が生じないように別々のクロックパルスで形成される。
さらに、電源またはコンバータの使用順序はサンプル毎に変えてよい。
本発明の第2のアスペクトに係るデジタル・アナログ変換回路は、少なくとも2n個(nは要求される変換分解能)の同等の電源を備える。
好ましくは、電源は2n個以上使用する(クロック位相数は電源個数に適合させる)。電源の使用順序は、二次エラーを低減させるためにサンプル毎に変えてもよい。
前記コンバータは、シグマ・デルタ・アナログ・デジタル・コンバータに使用できるデジタル・アナログ・コンバータである。電源の代わりに、1ビット・スイッチド・コンデンサ・コンバータまたは、一組の複数の抵抗の一端に接続させたインバータを使用してもよく、それらの複数の抵抗の他端は、演算増幅器の仮想グランドに、あるいは相互に接続させて、出力電圧を直接生成させるようにする。
本発明の一実施例によるシグマ・デルタ・アナログ・デジタル・コンバータ・ループは第1の範疇(aspect)の回路を備える。
図1は各々を32個のクロック位相に分割した2つのサンプル期間を示す。各クロック位相は、サンプル期間の1/32である時間間隔に相当する。図1は7/32のデューティ・サイクルを示している。すなわち、各電源はサンプル期間全体の7/32の間オンにされる。各新規クロック位相において、すなわち、サンプル期間の各1/32部分において、片方の電源がオンにされ、他方の電源はオフにされる。したがって、全電源のうち7つが終始オンにされ、また電源はすべてデューティ・サイクルが同じであるので電源全部が同じ期間全体にわたってオンにされる。サンプル期間の終わりに開始するデューティ・サイクルは次のサンプル期間において継続する。一定の出力信号を得る場合には、このデューティ・サイクルは、デューティ・サイクル発生の周期性によって、サンプル期間の始まりにおけるデューティ・サイクルと同等(equivalent)となる。
電源を5個、すなわちn=5、2n=32とする場合について検討する。入力ワード(5ビットで切り捨てる)をmとすると、従来のようにm個の電源が「オン」になり、32−m個の電源が「オフ」となり、またこれによって全部の電源に同等の寄与を(equal probability)が経時的に与えられる。この新しい発明においては、各電源がサンプリング期間毎に「オン」(また「オフ」)となるように各電源にデューティ・サイクルm/32が与えられるように制御される。電源はそれぞれ時間をずらして制御される。
エッジ効果を最小限とするには、好ましくは電源を追加する。0%および100%のデューティ・サイクルにはエッジがなく、これにより、追加電源を使用して0%と100%との間のデューティ・サイクルと同一のエッジを導入する。追加電源を導入する場合は、同じ数の追加位相も導入しなければならない。
好ましくは、別々のパルス同士の間に時間変動の相関性が発生しないようにパルス発生はすべて別々のクロック位相で行う。したがって、時間変動に起因するノイズは電源個数の平方根のみに従って増加する。
それぞれのパルスのタイミングが規則的に異なるために時間間隔同士が厳密には同一でない場合は二次エラーが発生する。このエラーは、電源の使用順序をサンプル毎に変えることによって低減させることができる。
その代わりに、電源を1ビット・スイッチド・コンデンサ・コンバータとしてもよい(この場合は、追加電源はどのデューティ・サイクルについても直線性を確保するには役立たない)。
電源の代わりに、インバータ駆動抵抗を用いてもよく、抵抗の他端を演算増幅器の仮想グランドに、あるいは互いに接続させて出力電圧を直接生成させるようにする。
例として、サンプリング・レートが64*fs=2.8224MHzとなるように補間と低域フィルタリングのために64回のオーバーサンプリングを行うことを前提としてサンプリング・レートfs=44.1kHzのオーディオ・アナログ・デジタル・コンバータ(ADC)について検討する。
高次ノイズ形成を行えば、1ビット表現で信号域において十分な分解能を得ることができるが、域外量子化ノイズのレベルは極めて高くなる。したがって、1ビット・デジタル・アナログ・コンバータ(DAC)は、その電源がスイッチド電流タイプの場合、エッジにおける時間変動によって対ノイズ感応性が極めて高くなる。したがって、エッジのステップ・サイズを低減するには分解能を高くすることが考えられるが、分解能を高くすることが有用であるのは精度が信号域におけるダイナミック・レンジと同程度である場合に限られる。このことはADCについても同様である。
性能向上のためには、少なくとも2n個の同等の電源を使用してnビット分解能を得る。
したがって、5ビット分解能を得るには、32個の同等の電源を使用する。こうしたDACの従来の動作は次の通りである。すなわち、m個の電源がオンにされ、32−m個の電源がオフにされる。全電源に同一確率が経時的に与えられることになる。
本発明においては、電源はすべて、各電源をm/32のデューティ・サイクルで制御しかつ時間ずれを導入することによってサンプリング期間毎にオンにされる。
本発明の回路は、新規回路に新たなエラーを持ち込むことがなく、タイミング精度が決定的なものでなくかつシンボル間干渉(ISI)をゼロとしている点で、R−2R回路網を改良したものである。
上記新規回路は、R−2R回路網で形成した二元重み付けDACとは差別されるいわゆる「温度計」型DACとして動作する。
である。
図2は本発明の教示を含む回路の一部を示す。この回路は5ビット分解能用となっており、したがって32個のDAC電源を有している。これら電源のうち3個を参照番号40−1、40−2および40−29でそれぞれ示している。それらの電源はシフトレジスタ50−1、50−2および50−29の出力をそれぞれ供給される。
上記シフトレジスタへの入力には、参照番号80で示す5ビット入力データが、ゲーティング・ロジック60と、クロックド・フリップフロップ70とを介して供給される。各データ・ビットには二進カウンタ95の反転出力An(最上位ビット)、Bn、Cn、DnおよびEn(最下位ビット)と組み合わされ、その後にANDゲート90において合成される。この結果得られた信号は上記フリップフロップ70のリセット入力Rに供給される。
上記フリップフロップ70のセット入力Sはワードクロック86から供給される。このワードクロック86も位相検出器87と、ループ・フィルター88と、上記二進カウンタ95の最下位ビットEを出すVCO89とを介して二進カウンタ95に供給される。次いで、この二進カウンタ95の最上位ビットAはループ内の位相検出器87に供給される。
本発明のよりよい理解のために且つどのように実行されるかを示すため、一例として、添付図面に符号を付した。
図1は本発明を適用した回路における2サンプリング期間のタイミング・チャートである。
Claims (13)
- デジタル・アナログ変換方法において、2n個の電源を使用し、上記複数の電源の各々を各サンプリング期間内においてオン、オフすることを特徴とするデジタル・アナログ変換方法。
- 上記各電源をM/2n(nは要求される変換分解能、Mは入力ワード)のデューティ・サイクルで制御し、上記電源をそれぞれ時間をずらして制御する、請求項1に記載のデジタル・アナログ変換方法。
- すべての上記クロックパルスを、別々の、時間的に等間隔のクロック位相で形成する、請求項1または2に記載のデジタル・アナログ変換方法。
- 上記複数の電源の使用順序をサンプル毎に変える、請求項1、2または3に記載のデジタル・アナログ変換方法。
- 上記複数の電源の使用順序をサンプル毎に変える、上記請求項のいずれか1つに記載のデジタル・アナログ変換方法。
- 上記電源が各々1ビット・スイッチド・コンデンサ・コンバータを備える、上記請求項のいずれか1つに記載のデジタル・アナログ変換方法。
- 少なくとも2n個(nは要求される変換分解能)の同等の電源を備えることを特徴とする信号変換回路。
- 2n個以上の電源を使用する、請求項7に記載の回路。
- デジタル・アナログ・コンバータを備える、請求項7または8に記載の信号変換回路。
- アナログ・デジタル・コンバータを備える、請求項7乃至9のいずれか1つに記載の回路。
- 上記複数の電源が1ビット・スイッチド・コンデンサ・コンバータを備える、請求項7乃至10にいずれか1つに記載の回路。
- 上記電源が1組の複数の抵抗の一端に接続された複数のインバータを備えており、上記複数の抵抗の他端は、演算増幅器の仮想グランドに、あるいは互いに接続されて、出力電圧を直接生成する、請求項7乃至11のいずれか1つに記載の回路。
- 請求項7乃至12のいずれか1つに記載の回路を備えるシグマ・デルタ・アナログ・デジタル・コンバータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01204951 | 2001-12-18 | ||
PCT/IB2002/005250 WO2003052940A2 (en) | 2001-12-18 | 2002-12-06 | Digital to analogue converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005513853A true JP2005513853A (ja) | 2005-05-12 |
Family
ID=8181458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003553720A Pending JP2005513853A (ja) | 2001-12-18 | 2002-12-06 | デジタル・アナログ・コンバータ |
Country Status (6)
Country | Link |
---|---|
US (1) | US20050104759A1 (ja) |
EP (1) | EP1461867A2 (ja) |
JP (1) | JP2005513853A (ja) |
KR (1) | KR20040065290A (ja) |
AU (1) | AU2002356359A1 (ja) |
WO (1) | WO2003052940A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7009534B2 (en) * | 2004-01-16 | 2006-03-07 | Artur Nachamiev | Isolator for controlled power supply |
DE602006017892D1 (de) | 2006-03-02 | 2010-12-09 | Verigy Pte Ltd Singapore | Kalibrieren von signalen durch zeitjustierung |
KR100763602B1 (ko) | 2006-03-16 | 2007-10-04 | 엘에스산전 주식회사 | 디지털 데이터 분해능 조절 방법 |
US10062450B1 (en) * | 2017-06-21 | 2018-08-28 | Analog Devices, Inc. | Passive switched capacitor circuit for sampling and amplification |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7405441A (nl) * | 1974-04-23 | 1975-10-27 | Philips Nv | Nauwkeurige stroombronschakeling. |
DE3771408D1 (de) * | 1986-07-21 | 1991-08-22 | Itt Ind Gmbh Deutsche | Monolithisch integrierter digital/analog-wandler. |
EP0319609B1 (de) * | 1987-12-10 | 1992-04-22 | Deutsche ITT Industries GmbH | Digital/Analog-Wandler mit zyklischer Ansteuerung von Stromquellen |
NL8703128A (nl) * | 1987-12-24 | 1989-07-17 | Philips Nv | Digitaal-analoog-omzetter. |
GB8803627D0 (en) * | 1988-02-17 | 1988-03-16 | Data Conversion Systems Ltd | Digital to analogue converter |
US5084701A (en) * | 1990-05-03 | 1992-01-28 | Trw Inc. | Digital-to-analog converter using cyclical current source switching |
JP3469326B2 (ja) * | 1994-08-16 | 2003-11-25 | バー−ブラウン・コーポレーション | デジタル−アナログ変換器 |
CN1166063C (zh) * | 1999-10-27 | 2004-09-08 | 皇家菲利浦电子有限公司 | 数模转换器 |
EP1492237B1 (en) * | 1999-11-10 | 2006-09-06 | Fujitsu Limited | Noise shaping in segmented mixed-signal circuitry |
US6417793B1 (en) * | 2000-02-04 | 2002-07-09 | Rockwell Technologies, Llc | Track/attenuate circuit and method for switched current source DAC |
-
2002
- 2002-12-06 EP EP02804987A patent/EP1461867A2/en not_active Withdrawn
- 2002-12-06 JP JP2003553720A patent/JP2005513853A/ja active Pending
- 2002-12-06 US US10/498,759 patent/US20050104759A1/en not_active Abandoned
- 2002-12-06 WO PCT/IB2002/005250 patent/WO2003052940A2/en not_active Application Discontinuation
- 2002-12-06 AU AU2002356359A patent/AU2002356359A1/en not_active Abandoned
- 2002-12-06 KR KR10-2004-7009460A patent/KR20040065290A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
AU2002356359A8 (en) | 2003-06-30 |
AU2002356359A1 (en) | 2003-06-30 |
US20050104759A1 (en) | 2005-05-19 |
EP1461867A2 (en) | 2004-09-29 |
WO2003052940A3 (en) | 2003-12-18 |
KR20040065290A (ko) | 2004-07-21 |
WO2003052940A2 (en) | 2003-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hamoui et al. | High-order multibit modulators and pseudo data-weighted-averaging in low-oversampling/spl Delta//spl Sigma/ADCs for broad-band applications | |
TWI478502B (zh) | 多位元sigma-delta類比至數位轉換器之擾動方法及裝置 | |
JP3420531B2 (ja) | デルタシグマ方式d/a変換器 | |
EP1819044B1 (en) | A multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator | |
US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
US7994958B2 (en) | Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter | |
US7561088B1 (en) | Multi-loop data weighted averaging in a delta-sigma DAC | |
US20140118172A1 (en) | Modified first-order noise-shaping dynamic-element-matching technique | |
US8378869B2 (en) | Fast data weighted average circuit and method | |
US5905453A (en) | Dithered sigma delta modulator having programmable full scale range adjustment | |
CN106341134B (zh) | 具有局部交错和重采样的数模转换器 | |
US20140253355A1 (en) | 4N+1 Level Capacitive DAC Using N Capacitors | |
US6507296B1 (en) | Current source calibration circuit | |
KR100845136B1 (ko) | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 | |
Colodro et al. | New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter | |
Hamoui et al. | Linearity enhancement of multibit/spl Delta//spl Sigma/modulators using pseudo data-weighted averaging | |
JP2000078015A (ja) | マルチビット型d/a変換器及びデルタシグマ型a/d変換器 | |
US6700520B1 (en) | Multi-bit continuous time sigma-delta ADC | |
EP1179889B1 (en) | Digital-to-analog conversion circuit | |
JP2005513853A (ja) | デジタル・アナログ・コンバータ | |
De Maeyer et al. | Addressing static and dynamic errors in unit element multibit DACs | |
JP2001077692A (ja) | D/a変換回路 | |
US11569830B1 (en) | Transition aware dynamic element matching | |
US11152951B2 (en) | Quad switched multibit digital to analog converter and continuous time sigma-delta modulator | |
WO2002019533A2 (en) | Multi bit delta sigma modulator having linear output |