TWI478502B - 多位元ｓｉｇｍａ－ｄｅｌｔａ類比至數位轉換器之擾動方法及裝置 - Google Patents

多位元ｓｉｇｍａ－ｄｅｌｔａ類比至數位轉換器之擾動方法及裝置 Download PDF

Info

Publication number
TWI478502B
TWI478502B TW098136010A TW98136010A TWI478502B TW I478502 B TWI478502 B TW I478502B TW 098136010 A TW098136010 A TW 098136010A TW 98136010 A TW98136010 A TW 98136010A TW I478502 B TWI478502 B TW I478502B
Authority
TW
Taiwan
Prior art keywords
bit
analog
digital
voltage
random
Prior art date
Application number
TW098136010A
Other languages
English (en)
Other versions
TW201027935A (en
Inventor
Philippe Deval
Vincent Quiquempoix
Alexandre Barreto
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201027935A publication Critical patent/TW201027935A/zh
Application granted granted Critical
Publication of TWI478502B publication Critical patent/TWI478502B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

多位元sigma-delta類比至數位轉換器之擾動方法及裝置
本發明係關於類比至數位轉換器(ADC)，且特定言之係關於一種具有一多位元(M-位元，M>1)可變解析度量化器之sigma-delta類比至數位轉換器，該量化器具有自動動態擾動以去除該sigma-delta類比至數位轉換器之該數位輸出中之不當的閒音。
本申請案主張由Philippe Deval、Vincent Quiquempoix及Alexandre Barreto在2008年10月23日申請之名稱為「多位元Sigma-Delta數位至類比轉換器之擾動方法及裝置」之共同擁有美國臨時專利申請案編號第61/107,820號之優先權，其以引用的方式併入本文中；且係關於由Philippe Deval、Vincent Quiquempoix及Alexandre Barreto在2009年10月1日申請之名稱為「多位元Sigma-Delta數位至類比轉換器之擾動方法及裝置」之共同擁有美國臨時專利申請案編號第12/571,892號。
類比至數位轉換器(ADC)在當今被廣泛用在消費品、醫療、工業等之電子應用中。通常，類比至數位轉換器包含用於接收一類比輸入信號且輸出與該類比輸入信號成比例之一數位值之電路。該數位值通常係以一平行字或一串列數位位元流的形式。有許多種數位至類比轉換方案，如電壓至頻率轉換、電荷再分配、delta調變等。通常，該等轉換方案之各個具有其優點及缺點。
一種越來越多使用之類比至數位轉換器(ADC)為該sigma-delta類比至數位轉換器(sigma-delta及delta-sigma在本文中將被交替使用)。一sigma-delta調變器通常將一類比輸入轉換為「1」及「0」之一數位串列字串，該數位串列字串具有與該類比輸入成比例之一平均時間振幅。sigma-delta調變相較於先前delta調變技術一般提供高精度及寬動態範圍。sigma-delta調變通常被稱為過取樣轉換器架構且通常不受delta調變之該等先前不當的二位準效應影響。
每個sigma-delta調變器迴路包含一或多個量化器，該等量化器將該等新進類比信號轉換為一數位輸出代碼。對於一sigma-delta類比至數位轉換器，該等量化器為低解析度類比至數位轉換器，通常為1-位元數位至類比轉化器(或比較器)。在該情況下，該sigma-delta調變器被稱為一1-位元調變器。若該量化器之該輸出具有一高於1-位元之解析度，則該sigma-delta調變器被稱為一多位元調變器且該sigma-delta類比至數位轉換器被稱為一多位元sigma-delta類比至數位轉換器。
在一多位元sigma-delta類比至數位轉換器中，該輸出解析度容許大於2個數位輸出位準。若可能的輸出位準數(nlev)為2之一冪(例如，nlev=2^M)，則該輸出可被編碼成一M-位元字且該調變器為一多位元M-位元調變器。然而，輸出位準數(nlev)並不一定為2之一冪(特別對於低位準數)，且在該情況下該調變器還可被稱為多位元或多位準。例如，3-位準調變器係非常受歡迎的。若nlev為2之一冪，則相同數目之位元可被計算用於一多位準調變器且由該公式M=log2(nlev)給定，其中M為相同位元數。若nlev不是2之一冪，則編碼該輸出所需之最少位元數為：M=Floor(log2(nlev))。
在一多位準(或多位元)sigma-delta類比至數位轉換器中，該量化器往往為一快閃類比至數位轉換器，其由nlev-1個平行具有放置在(nlev-2k)/(nlev-1)*Vref之等距比較臨限值之比較器組成，其中k為在1與(nlev-1)之間之一整數，在利用溫度計編碼所編碼之nlev個位元上給出一輸出。在該情況下，不同輸出位準數為nlev，其可被編碼成一最少Floor(log2(nlev))個位元。例如，一3-位準調變器量化器可為由具有臨限值+Vref/2及-Vref/2之兩個比較器組成之一快閃類比至數位轉換器，且該等3-位準輸出字可被編碼成Foor(log2(3))=2個位元。該等臨限值之該放置還確保一均勻量化，該均勻量化最大限度地減少該整個輸入範圍上之該量化錯誤平均。在一典型快閃類比至數位轉換器實施中，每個比較器具有其自己的用於決定其相關電壓臨限值之開關電容器輸入級，及在該快閃比較器之該等輸出用於產生至該sigma-delta調變器迴路數位至類比轉換器(DAC)之該等數位字之一溫度計至二進位編碼器，及一數位信號輸出降頻濾波器。
若提供一特定週期性或直流(DC)輸入，則所有在連續模式下工作之sigma-delta調變器在其等的輸出產生閒音。該等閒音係由於該量化程序且在該sigma-delta調變器架構之該設計中係固有的。
該等閒音係不當的且在該等輸出產生不當的行為，如一音訊裝置中之不當的高音。特別是若提供特定直流(DC)輸入(其等通常為該量化步驟之一合理小部分)，則該等音限制該裝置之該無寄生動態範圍(SFDR)且因此限制該信雜失真比(SINAD)。
因此，需要一種去除該等閒音之方法。藉由在該sigma-delta調變器迴路內加入一偽隨機信號而「打破」且「擾亂」該等閒音，最終形成的該信號接著可在該迴路自身中被濾波以去除該等閒音，因此不需要在該數位輸出添加濾波以還原該所需信號且消除該等閒音。
用於添加一擾動信號之該等最佳位置之其中之一係在該調變器量化器之該輸入。在該位置之任何錯誤由該調變器迴路之該增益再分，該增益係非常大，且接著在不需要任何額外濾波電路的情況下被濾波及與該量化雜訊完全一樣地被降雜訊。若該信號係隨機或偽隨機的(與該輸入不相關)，則由於其隨機性，它將改變一給定輸入信號之該位元流序列且打破其週期。
根據本發明之該等教示，在一具有一nlev(nlev>2)解析度量化器(在該情況下，該nlev個位準可被編碼於M個位元上，其中M=Floor(log2(nlev))，所以M>1)之多位元(或多位準)sigma-delta類比至數位轉換器中，當利用一可變解析度量化器替代該量化器時，其中該可變解析度量化器之該解析度(輸出位準數)隨著一隨機或偽隨機序列(稱為該解析度序列)而改變，依據該序列產生一新量化錯誤函數，其引入一額外量化錯誤，該錯誤將擾動該新進輸入信號。該增加的量化錯誤係具有該最大解析度(nlev)之該固定量化器之該輸出與具有可變解析度之該量化器之該輸出的差，其中該解析度N(n)係由一隨機或偽隨機序列N(n)(該解析度序列)在每個取樣n選擇，且其中N(n)為在2與nlev之間之一整數。當在該量化器級添加該類型擾動時，誘發之該等額外量化錯誤亦將被處理，且由該sigma-delta調變器之該回饋迴路降低雜訊及濾除，從而不需要其他類型擾動方案通常必須的額外輸出濾波器。
因為不管該隨機或偽隨機序列選擇什麼解析度，對於量化器輸入之大的絕對值而言，該量化錯誤不會被改變，所以擾動該調變器量化器解析度也是自動動態的，如以下更詳細描述。根據本發明之該等教示，不管選擇什麼解析度，該sigma-delta迴路中之該回饋數位至類比轉換器將總是回饋該最大輸出值，且因為一最大輸出值沒有增加的量化錯誤，所以該可變解析度量化器給予與一固定nlev-解析度量化器相同的量化錯誤。該可變解析度量化器之增加的信號數量被自動降至不會影響大信號(錯誤的引入)，且從而在沒有額外電路的情況下，提供非常好的穩定性能。而其他現有擾動技術在存在大信號時必須評估該等輸入信號且適應增加信號數量以避免使該等量化器輸入飽和。這可能需要額外電路且造成迴路不穩定。
根據本發明之該等教示，在sigma-delta類比至數位轉換器中，信號擾動的實施也是容易實現的，且不需要大量額外電路以提供高效率的擾音。當從一多位準(nlev)類比至數位轉換器開始時，其僅需要較少額外電路以做出可調整之該量化器(其通常為一快閃類比至數位轉換器)的位準及該等相關臨限值的數目，使得該量化器可為採集的每個取樣改變其解析度。此外，實施一隨機或偽隨機產生器以控制該解析度序列N(n)，這將改變在每個取樣的解析度。
該解析度序列可為自2至nlev之任何值或可選自自2至nlev之所有可能值其中之一。該解析度序列係隨機或偽隨機的(例如，與該輸入信號不相關)，使得該擾動效果被最大化。利用小位準(例如，兩(2)個位準)之一較大比例也將使該擾動更明顯，但其副作用將增加該輸出量化雜訊(且因此降低SNR)，且亦將降低該類比至數位轉換器迴路的穩定性。在一偽隨機序列的情況下該序列的長度係決定為擾動低頻信號所需的函數：一長序列將「擾亂」出現於一較低頻率之閒音，且將使該輸出譜之該低頻部分進一步「平滑」。該序列的「間隔尺寸」(在該解析度序列採集之不同N個值的數目)在知道大量不同位準將引發更佳隨意性(導致一更佳的擾動效果)的情況下可被自由選擇。
根據本發明之該等教示，當利用快閃類比至數位轉換器量化器時，僅需要少數幾個額外開關以便為該擾動序列之正確量化解析度改變該量化器解析度。該快閃類比至數位轉換器量化器包括(nlev-1)個平行的比較器，每個比較器具有一不同比較臨限值：臨限值(k)(threshold(k))，其中k為在1與(nlev-1)之間之一整數。該等比較臨限值可能等於：threshold(k)=(nlev-2k)/(nlev-1)*Vref，其導致一均勻量化。該等比較器比較臨限值可由具有不同電容器比例之一開關電容器級界定，如以下更詳細所述。為了改變該快閃類比至數位轉換器之該解析度，僅需要使用總(nlev-1)中之一組N(n)-1個比較器，給出N(n)個不同輸出位準(解析度)。若該序列中之每個N(n)需要一均勻量化(較少量化錯誤)，則被選擇使用之該等比較器需要具有其等的相應修飾之臨限值使得其等的臨限值等於threshold(k,n)=(N(n)-2k)/(N(n)-1)*Vref，其中k為在1與N(n)-1之間之一整數。修飾該等電容器比例改變該快閃類比至數位轉換器量化器之每個主動比較器之該等臨限值使得其等等於其等在每個取樣之新值。修飾電容器比例藉由在具有適當開關之該Cin或該Cref配置中啟用或停用一或多個單元電容器而係有可能的，如以下更詳細所述。電容器配置可經實施使得所有必須臨限值組合係可用的。
此外，對於一較低功率實施，因為其等的輸出在該回饋數位至類比轉換器中未被使用且從而當在該sigma-delta調變器中編碼該位元流時沒有被考慮，所以在一給定取樣n(總共nlev-N(n)個比較器)不需要之該等比較器在該取樣期間可被關斷(例如，進入一低功率模式)。
根據本發明之一特定實施，當nlev=5時，其中N(n)被選擇在2、3及5之間(N(n)係以2^r+1的形式，其中r為一整數)，且當該量化係均勻時，該等數位至類比轉換器輸出位準當N(n)=5時為+Vref、+Vref/2、0、-Vref/2及-Vref；且當N(n)=3時為+Vref、0、-Vref；且當N(n)=2時為+Vref及-Vref。因為當N(n)=2、3或5時所需之該等輸出位準係與一固定5-位準數位至類比轉換器之該等輸出位準相同之輸出位準，所以例如該sigma-delta類比至數位轉換器之該回饋迴路中之該數位至類比轉換器可根據Philippe Deval之題為「一開關電容器sigma-delta類比至數位轉換器之5-位準回饋數位至類比轉換器」之共同擁有美國專利第7,102,558號之該等教示而實施，其以引用的方式併入本文中。該參考揭示一種實施，其對於採集之每個取樣及對於任何解析度序列每次都是固有線性的。因此，該實施確保一固有線性且因此確保極低的THD數及較高的SINAD數，同時保持擾動及低複雜實施之該等優點。
此處所揭示之該擾動程序之一個優點是該擾動大致上沒有影響大輸入信號，其極大地有助於保持該sigma-delta調變器之穩定性。
此處所揭示之該擾動程序之另一個優點是簡單且容易實施，其僅利用少許幾個額外開關以改變一快閃類比至數位轉換器實施之該等比較器之該等電容器開關輸入中之電容器比例。
此處所揭示之該擾動程序之另一個優點是因為其對失真的影響(其可視為一特定類型閒音)等於其對其他任何音的影響，所以它也減少總諧波失真(THD)。儘管諧波失真的根本原因是不同的，但是它以相同效率「擾亂」該等諧波猶如其等來自該量化程序之一閒音。
此處所揭示之該擾動程序之另一個優點是它可容易被關閉。為了關閉該擾動程序，該解析度序列N(n)可被製作成等於全部取樣之nlev(N(n)=nlev)。
根據本發明之一特定實例性實施例，揭示一種用於藉由擾動一多位元(M-位元，M>1，M=Floor(log2(nlev)))sigma-delta類比至數位轉換器(ADC)之一可變解析度nlev(nlev>2)量化器而減少不當的閒音之裝置，其包括：一包括一多位準數位至類比轉換器(DAC)、一耦合至該多位準DAC之類比電壓求和電路、一耦合至該類比電壓求和電路之一輸出之類比迴路濾波器、一耦合至該類比迴路濾波器之具有nlev(nlev>2)位準之可變解析度量化器、一耦合至該可變解析度量化器之編碼器，其中該編碼器將來自該可變解析度量化器之輸出轉換為其二進位表示且該等二進位表示被應用至該多位準數位至類比轉換器，及一耦合至該可變解析度量化器之隨機序列產生器之多位元(M-位元，M>1)sigma-delta調變器，其中該隨機序列產生器在一序列中產生複數個隨機數N(n)，其中N(n)為在2與nlev之間之隨機整數，藉此該可變解析度量化器之解析度係由該sigma-delta調變器採集之每個類比電壓取樣之該複數個隨機數N(n)之各自隨機數決定；一耦合至該多位準數位至類比轉換器之電壓參考；及一耦合至該編碼器且自該編碼器接收該等二進位表示之數位濾波器。
根據本發明之另一特定實例性實施例，揭示一種用於藉由擾動一多位元(M-位元，M>1，M=Floor(log2(nlev)))sigma-delta類比至數位轉換器(ADC)之一可變解析度nlev(nlev>2)量化器而減少不當的閒音之方法，其包括以下步驟：利用一隨機序列產生器在一隨機序列中產生隨機數N(n)，其中N(n)為在2與nlev之間之隨機整數；利用該等隨機數N(n)控制一可變解析度量化器之不同輸出位準nlev(nlev>2)之電壓臨限值及數目；基於該等隨機數N(n)將來自該可變解析度量化器之輸出編碼成其二進位表示；利用該等二進位表示控制來自一多位準數位至類比轉換器(DAC)之輸出電壓值；在一類比電壓求和電路中將來自該多位準數位至類比轉換器之該等電壓值加至輸入電壓取樣；在一類比迴路濾波器中將該等電壓值及該等輸入電壓取樣之該和予以濾波；及將該等電壓值及該等輸入電壓取樣之該濾波的和應用至該可變解析度量化器。
藉由參考結合所附圖式之以下描述可獲得本發明之更完整理解。
雖然本發明容易受到各種修飾影響且其替代性形式、特定實例性實施例在該等圖式中已經描述及在此處詳細描述。然而應理解，此處之特定實例性實施例之該描述並不意為將本發明限制於此處所揭示之該等特定形式，而是相反，本發明涵蓋由附加技術方案界定之所有修飾及其等效物。
現在參考圖1，示意性說明特定實例性實施例之細節。該等圖中之相同元件將由相同數字表示，且類似元件將由具有一不同小寫字母尾碼之相同數字表示。
參考圖1，其描繪一具有一固定量化器之多位元或多位準(nlev位準，nlev>2，M-位元，M=Floor(log2(nlev))，M>1)單迴路sigma-delta類比至數位轉換器(ADC)之一示意方塊圖。一般由數字100表示之一具有一固定量化器(因為該等位準之該編碼需要1個位元以上，M>1，所以其也可被稱為多位元)之多位準(nlev)sigma-delta類比至數位轉換器包括一輸入電壓求和節點118、一迴路濾波器116、一固定多位元量化器120、一多位元數位至類比轉換器(DAC)114及一數位降頻濾波器108。
該數位濾波器108接收一過取樣數位位元流112且將該數位位元流112降頻以便產生例如但不限於一表示在輸入114量測之該類比輸入信號之P-位元資料字(在匯流排110)。該降頻程序還去除來自該量化程序且係在其類比迴路濾波器116中之該sigma-delta類比至數位轉換器100降雜之雜訊之高頻雜訊之大多數。自E(由該量化器引入之量化雜訊)至該輸出位元流之該轉移函數係一高通濾波器。
來自該固定多位元量化器120之該輸出位元流112具有在數位上固定之nlev個不同位準且可被編碼成一最少M個位元，其中M=Floor(log2(nlev))且M大於1。「E」示意性表示由該固定多位元量化器120引入之該量化錯誤。
參考圖2，其描繪一單迴路sigma-delta多位元(M-位元，M>1)調變器之一示意方塊圖，該調變器具有一耦合至一隨機序列產生器之可變解析度量化器，該隨機序列產生器擾動自根據本發明之一特定實例性實施例之該迴路濾波器或該調變器引進之該信號。整體由數字200表示之一具有可變解析度量化器之多階(nlev)sigma-delta類比至數位轉換器包括一輸入電壓求和節點118、一迴路濾波器116、一可變解析度多位元量化器220、一多位元數位至類比轉換器(DAC)114、一具有一解析度序列N(n)之隨機序列產生器222及一數位降頻濾波器108。在圖2中顯示一單回饋迴路，然而，根據本發明之該等教示可在此處使用且設想具有多個可變解析度量化器之多迴路(級聯、MASH等)。該輸出位元流212具有N(n)個不同位準且可被編碼成M個位元，其中M=Floor(log2(nlev))且M>1。對於每個取樣n可改變該可變解析度多位元量化器220之位準數，其中N(n)包括在2與nlev之間之整數值。
該隨機序列產生器222產生隨機或偽隨機數序列N(n)。在由該sigma-delta類比至數位轉換器200採集之每個電壓取樣，從該隨機序列產生器222輸出在2與nlev之間之一隨機整數。由該隨機序列產生器222產生之該隨機數序列N(n)在下文中被稱為一「解析度序列」。該隨機序列產生器222可為例如但不限於一Galois線性回饋移位暫存器(LFSR)、數位比較器及一加法器，如下文更詳細所述(見圖3)。該隨機序列產生器222根據本發明之該等教示藉由控制該可變解析度多位元量化器220之該解析度位準而引入擾動。
參考圖3，其描繪根據圖2中所示之該特定實例性實施例之一偽隨機序列產生器之一更詳細示意方塊圖。該偽隨機產生器222在以該頻率fs定時之每個取樣n產生在一(1)與m之間之一偽隨機整數p(n)，其中m為一大於一(1)之整數值。該偽隨機序列產生器222可包括一R-位元Galois LFSR(線性回饋移位暫存器)422、m-1個平行數位比較器424及一加法器426。該偽隨機序列產生器222具有一等概率分配且在一偽隨機序列中產生等概率整數p(n)，p(n)係在1與m之間。因為該LFSR 422之每個全週期在該LFSR暫存器中僅採集自1至2^R-1之所有整數一次，所以若(2^R-1)為m之倍數，則該偽隨機序列產生器222是等概率的。該偽隨機整數序列p(n)可被用於表示該解析度序列N(n)，其具有在p(n)與N(n)數之間之一一對一對應。該解析度序列之一普通編碼將係當N(n)=2^p(n)時，在該情況下，該p(n)整數以位元數(例如，p(n)=1、N(n)=2、1-位元解析度、2個不同輸出位準)表示該解析度。根據本發明之一特定實施例，N(n)可由以下公式N(n)=2^p(n)+1界定。例如，當p(n)為一整數值1、2或3時，N(n)分別假設一值2、3或5。根據本發明之該等教示，該序列長度將決定擾動之能力以消除該等不當的閒音。對於一長序列，甚至將擾亂該等低頻閒音，且當該序列係短的時，擾動僅影響該等高頻。
參考圖4，其描繪基於一快閃類比至數位轉換器(ADC)架構之一固定解析度多位準量化器之一更詳細示意方塊圖，其中該快閃類比至數位轉換器之每個比較器具有當與圖1中所示之該sigma-delta M-位元(M>1)調變器使用時用於產生固定參考臨限值之專用開關電容器區塊。該固定多位元量化器120包括複數個電壓比較器426，每個比較器具有開關電容器區塊428；一比較器及參考電壓控制器430；及一至M-位元編碼器(例如，溫度計編碼器)之nlev-線。
該開關電容器區塊428經調適以自該迴路濾波器116接收電壓取樣Vin且基於該等開關電容器比例產生固定臨限參考電壓值(例如，電壓位準)，如在共同擁有之美國專利第7,102,558號中更詳細所述且以引用的方式併入本文中。
一電壓參考(未顯示)也被耦合至該等開關電容器區塊428，其等的開關電容器比例自該電壓參考Vref產生該等固定參考電壓值且將該等固定參考電壓值供應至該複數個電壓比較器426之每個各者。受益於本發明且熟習電子電路之一般技術者將很容易理解如何實施與該開關電容器輸入快閃類比至數位轉換器100中之比較器使用之用於產生固定參考電壓值之該電容比例切換配置。
該複數個比較器426經由該等開關電容器區塊428耦合至差分輸入Vin+及Vin-，該等輸入被耦合至該迴路濾波器116，且從而接收該取樣電壓Vin。
該等開關電容器區塊428為該nlev-1個比較器426產生nlev-1個不同固定臨限電壓，該等比較器平行作業以產生Vin之一溫度計編碼。較佳地，推導該等固定臨限電壓使得用於該輸入電壓之一均勻量化之threshold(k)=(nlev-2k)/(nlev-1)*Vref取樣Vin。來自該複數個比較器426之所有輸出被施加至一至M-位元編碼器432之nlev-線以為每個電壓取樣Vin(n)產生一M-位元字，由此產生一多位元位元流輸出434。
現參考圖5，其描繪基於一耦合至一隨機或偽隨機序列產生器之快閃類比至數位轉換器(ADC)架構之一可變解析度多位準量化器之一更詳細示意方塊圖，其中該快閃類比至數位轉換器之每個比較器具有當與根據圖2中所示之該特定實例性實施例之該sigma-delta M-位元(M>1)調變器使用時用於產生由該隨機或偽隨機序列產生器選擇之各種參考臨限值之開關電容器區塊。該可變解析度多位元量化器220包括複數個電壓比較器626，每個電壓比較器具有一開關電容器區塊628；一比較器及參考電壓控制器630，該隨機序列產生器222具有一解析度序列N(n)；及一至M-位元編碼器(例如，溫度計編碼器)之N(n)-線。
該等開關電容器區塊628之各個經調適以自該迴路濾波器116接收電壓取樣Vin，且基於由該隨機序列產生器222產生之該解析度序列N(n)值決定之該等開關電容器比例，產生可調整的臨限參考電壓值(例如，電壓位準)，如以下更詳細所述。
一電壓參考(未顯示)也被耦合至該等開關電容器區塊628，其等之可選擇的開關電容器比例自該參考電壓Vref產生該等可調整參考電壓值，且將該等可調整參考電壓值用於該複數個電壓比較器626之各者。根據本發明之該等教示，當一特定電壓比較器626需要一不同參考電壓值時，更簡單的方式是只要在不同電容比例中切換以基於該解析度序列N(n)來實現該所需參考電壓值。受益於本發明且熟習電子電路之一般技術者將很容易理解如何實施與一開關電容器輸入快閃類比至數位轉換器200中之比較器一起使用之該可變電容比例切換配置。
該複數個比較器626經由該等開關電容器區塊628耦合至差分輸入Vin+及Vin-，該等輸入被耦合至該迴路濾波器116，且從而接收該取樣電壓Vin。
該nlev-1個開關電容器區塊628為該nlev-1個比較器626產生臨限電壓，該等比較器平行作業以產生Vin之一溫度計編碼。產生該等臨限電壓以特定用於完成該快閃轉換中所使用之該N(n)-1個比較器626。所使用之該N(n)-1個比較器626係基於採集之每個輸入電壓Vin取樣之該解析度序列N(n)值。對於該等輸入電壓取樣Vin之一均勻量化，可如下決定該等臨限電壓：threshold(k,n)=(N(n)-2k)/(N(n)-1)*Vref。
來自該複數個比較器626之選定輸出被施加至M-位元編碼器632之該N(n)-線，以為每個電壓取樣Vin(n)產生一M-位元字，由此產生一多位元位元流輸出634。僅來自該等比較器之N(n)-1個輸出被用於為每個輸入電壓取樣n產生該M-位元字，且該M-位元字因此僅具有N(n)個不同值，例如輸出位準。
參考圖6，其描繪一可變解析度(2、3或5位準)sigma-delta 5位準調變器之一更具體詳細示意方塊圖，其具有一利用一快閃類比至數位轉換器(ADC)架構之量化器，其中該快閃類比至數位轉換器之每個比較器具有用於產生根據圖2及5中所示之該特定實例性實施例之每個比較器之該所需臨限值之開關電容器區塊。對於該特定實例性實施例，該等輸出634a為-2、-1、0、1或2，使得一5-位準數位至類比轉換器可被用於任何解析度序列N(n)，如在美國專利第7,102,558中更詳細所述且以引用的方式併入本文中。此外，因為僅該等開關電容器區塊628之兩個係不同的且僅具有兩個可選擇之臨限值，所以用於2、3或5位準之該等開關電容器區塊628之一實施係簡單的。因為臨限值符合該等主動比較器之(N(n)-2k)/(N(n)-1)*Vref，所以該實施確保所有N(n)值之均勻量化。
該隨機序列產生器222可在其2-位元輸出640隨機產生以下代碼，如用於2個輸出位準(N(n)=2)之00b、用於3個輸出位準(N(n)=3)之01b及用於5個輸出位準(N(n)=5)之11b。
來自該編碼器632之該輸出634之一5-位準位元流可在3個位元(例如，2的互補)上被編碼為用於+2之010b 、用於+1之001b 、用於0之000b 、用於-1之111b 及用於-2之110b 。
用於比較器626a及626d之開關電容器區塊具有相同實施，但具有反向之Vref+/-輸入，且同樣用於比較器626b及626c。
當N(n)=5時，使用所有比較器626，其中比較器626a之臨限值為*Vref，比較器626b之臨限值為*Vref，比較器626c之臨限值為*Vref，比較器626d之臨限值為*Vref。
當N(n)=3時，僅使用比較器626a及626d，其中比較器626a之臨限值為*Vref，比較器626b之臨限值為0，比較器626c之臨限值為0，比較器626d之臨限值為*Vref。
當N(n)=2時，僅使用比較器626b，其中比較器626a之臨限值為*Vref，比較器626b之臨限值為0，比較器626c之臨限值為0且比較器626d之臨限值為*Vref。
參考圖7，其描繪當與圖6中所示之該可變解析度(2、3或5位準)sigma-delta 5位準調變器之比較器1及4使用時在相位P1期間該開關電容器區塊切換組態之一更詳細示意方塊圖。對於一開關電容器sigma-delta類比至數位轉換器之一更詳細示意性描述，見共同擁有美國專利第7,102,558號，其以引用的方式併入本文中。在一輸入電壓取樣之相位P1(該初始化相位(或重設相位))期間，所有電容器770-780經由開關752-766被放電至該共模電壓Vcm 768(例如，接地或共同電源)。
參考圖8，其描繪當Vin與一臨限值*Vref作比較時在相位P2期間圖7之該切換組態之該示意圖。在該比較相位P2期間，一定數量電荷被轉移至該輸出節點Out+/-。該輸出節點為該快閃類比至數位轉換器之該等比較器之其中之一之該輸入且在該相位P2結束時鎖存該比較器。在該相位P2結束時轉移之電荷數量為：
4C*(Vin+ - Vin-)+2C*B*(Vref- - Vref+)+C*A*(Vref- - Vref+)
當開關740-750是導通(閉合)且開關752-766是關閉(斷開)時，在相位P2期間A=1且B=1，且在該輸出節點Out+/-之該電壓等於：
(4C*(Vin+ - Vin-)+3C*(Vref- - Vref+))/7C，
其可被重寫為：(4*Vin-3*(Vref))/7。
該輸出節點電壓Vout當Vin>*Vref時為正且當Vin<*Vref時為負，因此該臨限值為*Vref。
參考圖9，其描繪當Vin與一臨限值*Vref作比較時在相位P2期間圖7之該切換組態之該示意圖。當開關740、742、748、750、756及758是導通(閉合)且開關744、746、752、754、760、762、764及766是關閉(斷開)時，在相位P2期間A=0且B=1，且在該輸出節點Out+/-之該電壓等於：
(4C*(Vin+ - Vin-)+2C*(Vref- - Vref+))/7C，
其可被重寫為：(4*Vin-2*(Vref))/7。
該輸出節點電壓Vout當Vin>*Vref時為正且當Vin<*Vref時為負，因此該臨限值為*Vref。
同樣，當開關740、744、746、750、754及760是導通(閉合)且開關742、748、752、756、758、762、764及766是關閉(斷開)時，在相位P2期間A=1且B=0，且該臨限值變為1/4*Vref。當開關740、750、754、756、758及760是導通(閉合)且開關742、744、746、748、752、764及766是關閉(斷開)時，在相位P2期間A=1且B=0，且該臨限值變為1/4*Vref。當開關740及750是導通(閉合)且開關742-748及752-766是關閉(斷開)時，在相位P2期間A=0且B=0，一符號偵測器可被用於決定該臨限值，即臨限值大致上為0伏特。
因此，經由在相位P2期間選擇性關閉(斷開)或導通(閉合)開關742-748，根據本發明之該等教示，該類比至數位轉換器200之該(該等)臨限值可為五(5)、三(3)或兩(2)位準。因此，如上更詳細討論，一五(5)位準類比至數位轉換器200之該等臨限值為：*Vref、*Vref、*Vref及*Vref；一三(3)位準類比至數位轉換器200之該等臨限值為：*Vref及*Vref；及對於一兩(2)位準類比至數位轉換器200，可使用一符號偵測器，例如大約0伏特之臨限值。在P2相位期間該等開關742-748之該關閉或導通可由具有適當膠合邏輯(未顯示)之該隨機序列產生器222控制。
參考圖10，其描繪一產生任何臨限值b/a*Vref之開關電容器區塊之一更詳細示意圖，其中其該切換組態係當與圖5中所示之該可變解析度量化器(快閃類比至數位轉換器實施)之比較器使用時在相位P1期間顯示。每個開關電容器區塊628(圖5)之可選擇開關電容器比例從該電壓參考Vref產生該等可調整參考電壓值。該開關電容器區塊628包含經由該開關740及750分別連接至Vin+及Vin-之「a」個C值單元電容器(其中「a」為一整數)；經由該開關742及748分別連接至Vref-及Vin+之「b」個C值單元電容器(其中「b」為一整數)；及經由該開關744及746之一配置分別連接至(Vref-或Vin+)及(Vref+或Vin-)之「c」個C值單元電容器(其中「c」為一整數)之一平行配置。圖10說明在該相位P1(重設相位)中之該開關電容器區塊628，其中該等電容器之全部經由該等開關752-766被連接至該共模電壓Vcm 768使得其等的電荷被重設至大致上零伏特，藉此在相位P1結束時V(Out+,Out-)=0。
參考圖11，其描繪一產生任何臨限值b/a*Vref之開關電容器區塊之一更詳細示意圖，其中其該切換組態係當與圖5中所示之該可變解析度量化器(快閃類比至數位轉換器實施)之比較器使用時在相位P2期間顯示。該開關電容器區塊628(圖5)係在該相位P2(比較相位)中，其中當關閉該等開關752、754、760及762時導通該等開關740、750、742及748。在該比較相位P2期間，一定數量電荷被轉移至該輸出節點Out+/-。該輸出節點被耦合至該快閃類比至數位轉換器(圖5)之該等比較器626之一各自比較器之該輸入且在該相位P2結束時鎖存該比較器626之該輸出。在該相位P2結束時轉移之電荷數量為：
a*C*(Vin+ - Vin-)+b*C*(Vref- - Vref+)
且在該輸出節點Out+/-之該電壓等於：
(a*C*(Vin+ - Vin-)+b*C*(Vref- - Vref+))/((a+b+c)*C)，
其可被重寫為：(a*Vin - b*(Vref))/(a+b+c)。
該輸出節點電壓Vout當Vin>b/a*Vref時為正且當Vin<b/a*Vref時為負，因此該臨限值為b/a*Vref。對於該組態，只要有足夠電容器就可組態任何b/a*Vref臨限值以獲得所需該臨限值間隔尺寸。若交換該Vref+及Vref-節點，如圖10及11中所示，則還可獲得任何-b/a臨限值。可指出，因為在兩個相位上都在同一共同電壓VCM 628充電該等電容器，所以含有c個單元電容器之該電容器784及786之該等配置不利於該臨限值計算，且因此不利於該兩個相位P1與P2之間之該電荷轉移。
對於一均勻量化，該比較器k之臨限值採用該形式：
threshold(k)=(nlev-2k)/(nlev-1)*Vref
對於一固定量化器，且
threshold(k,n)=(N(n)-2k)/(N(n)-1)*Vref
其中N(n)係在2與nlev之間，如先前所述。經由為一固定量化器指派a=nlev-1及b=Abs(nlev-2k)且為一可變量化器指派a(n)=N(n)-1及b(n)=Abs(N(n)-2k)，該開關電容器區塊628可提供臨限值所需之該等所需值之全部且以固定及可變解析度量化器之一一般方式給出一均勻量化。應指出，當N(n)-2k為負時，在該等示意圖中將該Vref+及Vref-節點反向。
因為a(n)=N(n)-1，所以經由該等開關740及750耦合至Vin+/-之電容器數目在具有均勻量化之一可變解析度之每個取樣n有所不同。這可藉由將該等開關740及750分成連接至總數「A」個可用電容器之一部分或其中之一之多個平行開關而容易實現。以這種方式，若總數「A」個電容器原先是可用的，則在相位P2期間之每個取樣僅a(n)個電容器可被連接至Vin+/-，而其餘A-a(n)個電容器將被連接至該共同電壓VCM 768，且將為圖10及11中所示之該c個單元電容器之一部分。作為該c個單元電容器配置之一部分，其等將不會對該臨限值之建立(其等的電荷貢獻為0)有任何影響。因為N(n)為在2與nlev之間之一整數，所以所需之電容器最大總數A等於nlev-1。在該情況下，除了該A=nlev-1個電容器可用，a(n)=N(n)-1個電容器在相位P2期間將被連接至Vin+/-，且nlev-1-a(n)=nlev-N(n)個電容器將係在相位P2期間連接至該共同電壓VCM 768之該c個單元電容器配置之一部分。
因為b(n)=N(n)-2k，所以經由該等開關742及748耦合至Vref+/-之電容器數目在具有均勻量化之一可變解析度之每個取樣n需要有所不同。這可藉由將該等開關742及748分成連接至總數「B」個可用電容器之一部分或其中之一之多個平行開關而容易實現。以這種方式，若總數「B」個電容器原先是可用的，則在相位P2期間之每個取樣僅b(n)個電容器可被連接至Vref+/-，而其餘B-b(n)個電容器將被連接至該共同電壓VCM 768，且將為圖10及11中所示之該c個單元電容器之一部分。作為該c個單元電容器配置之一部分，其等將不會對該臨限值之建立(其等的電荷貢獻為0)有任何影響。因為N(n)為在2與nlev之間之一整數，且因為k為在1與nlev-1之間之一整數，所以所需之電容器最大總數B等於nlev-2。在該情況下，除了該B=nlev-2個電容器可用，b(n)=N(n)-2k個電容器在相位P2期間將被連接至Vref+/-，且nlev-2-b(n)=nlev-N(n)+2k-2個電容器將係該c個單元電容器配置之一部分且在相位P2期間被連接至該共同電壓VCM 768。若b(n)為負，則需要將Vref+/-反向且同樣推理也將應用至b(n)=Abs(N(n)-2k)。
為了實現具有任何數目N(n)個位準之一正確均勻量化，在該Vin+/-及Vref+/-配置兩者中所使用之電容器最大數目為A=nlev-1及B=nlev-2，所以電容器總數為2*(nlev-1)+2*(nlev-2)=4*nlev-6。除了該(4*nlev-6)個C值單元電容器，在圖10及11中所示之該等開關780及790之該等配置中之每個取樣之電容器數目等於a(n)=N(n)-1，在圖10及11中所示之該等開關782及788之該等配置中之每個取樣之電容器數目等於b(n)=Abs(N(n)-2k)。因此，在其數目等於
c(n)=A+B-a(n)-b(n)=2*nlev-3-(N(n)-1)-Abs(N(n)-2k)
之其餘單元電容器在每個取樣n係被連接至開關784及786之該等配置中。可藉由在相位P2中導通在開關744及746之該配置中之該等選定開關且關閉開關756及758之選定配置而作出該c(n)個單元電容器至該a(n)或b(n)個組態之再指派。以這種方式，只要有足夠單元電容器總數及以該正確方式分離以獲得所需該臨限值間隔尺寸之相關開關，在每個取樣n由電容器之該可變分配實現之該臨限值在每個取樣n且對於每個比較器k就為
threshold(k,n)=(N(n)-2k)/(N(n)-1)*Vref。
雖然已經描繪、描述本發明之實施例且藉由參考本發明之實例性實施例而界定，但是該等參考並不意為限制本發明，且並無限制之意。如受益於本發明且熟習此項技術之一般技術者將理解，揭示之該標的在形式及功能上能夠考慮修飾、改變及其等效物。所描繪及描述之本發明之實施例僅為實例，且係在本發明之範圍內。
100．．．數字
108．．．數位降頻濾波器
110．．．匯流排
112．．．數位位元流
114．．．多位元數位至類比轉換器
116．．．迴路濾波器
118．．．輸入電壓求和節點
120．．．固定多位元量化器
200．．．sigma-delta類比至數位轉換器
212．．．輸出位元流
220．．．可變解析度多位元量化器
222．．．隨機序列產生器
422．．．R-位元Galois線性回饋移位暫存器
424a-m．．．數位比較器
426．．．加法器
428．．．開關電容器區塊
430．．．比較器及參考電壓控制器
432．．．M-位元編碼器
434．．．多位元位元流輸出
626．．．電壓比較器
628．．．開關電容器區塊
630．．．比較器及參考電壓控制器
632．．．M-位元編碼器
634．．．多位元位元流輸出
640．．．2-位元輸出
740-766．．．開關
768．．．共模電壓
770-790．．．電容器
圖1說明一具有一固定量化器之多位元或多位準(nlev位準，nlev>2，M-位元，M=Floor(log2(nlev))，M>1)單迴路sigma-delta類比至數位轉換器(ADC)之一示意方塊圖；
圖2說明一單迴路sigma-delta多位元(M-位元，M>1)調變器之一示意方塊圖，其具有一由一隨機或偽隨機序列產生器控制之可變解析度量化器，該隨機或偽隨機序列產生器擾動來自根據本發明之一特定實例性實施例之該迴路濾波器或該調變器之該信號；
圖3說明根據圖2中所示之該特定實例性實施例之一偽隨機序列產生器之一更詳細示意方塊圖；
圖4說明基於一快閃類比至數位轉換器(ADC)架構之一固定解析度多位準量化器之一更詳細示意方塊圖，其中該快閃類比至數位轉換器之每個比較器具有當與圖1中所示之該sigma-delta M-位元(M>1)調變器使用時用於產生固定參考臨限值之專用開關電容器區塊；
圖5說明基於一耦合至一隨機或偽隨機序列產生器之快閃類比至數位轉換器(ADC)架構之一可變解析度多位準量化器之一更詳細示意方塊圖，其中該快閃類比至數位轉換器之每個比較器具有當與根據圖2中所示之該特定實例性實施例之該sigma-delta M-位元(M>1)調變器使用時用於產生由一隨機或偽隨機序列產生器選擇之各種參考臨限值之開關電容器區塊；
圖6說明一可變解析度(2、3或5位準)sigma-delta 5位準調變器之一更具體詳細示意方塊圖，其具有一利用一快閃類比至數位轉換器(ADC)架構之量化器，其中該快閃類比至數位轉換器之每個比較器具有用於產生根據圖2及5中所示之該特定實例性實施例之每個比較器之該所需臨限值之開關電容器區塊；
圖7說明當與圖6中所示之該可變解析度(2、3或5位準)sigma-delta 5位準調變器之比較器1及4使用時在相位P1期間該開關電容器區塊切換組態之一更詳細示意方塊圖；
圖8說明當Vin與一臨限值*Vref作比較時在相位P2期間圖7之該切換組態之該示意方塊圖；
圖9說明當Vin與一臨限值*Vref作比較時在相位P2期間圖7之該切換組態之該示意方塊圖；
圖10說明一產生任何臨限值b/a*Vref之開關電容器區塊之一更詳細示意方塊圖，其中其該切換組態係當與圖5中所示之該可變解析度量化器(快閃類比至數位轉換器實施)之比較器使用時在相位P1期間顯示；及
圖11說明一產生任何臨限值b/a*Vref之開關電容器區塊之一更詳細示意方塊圖，其中其該切換組態係當與圖5中所示之該可變解析度量化器(快閃類比至數位轉換器實施)之比較器使用時在相位P2期間顯示。
108．．．數位降頻濾波器
110．．．匯流排
114．．．多位元數位至類比轉換器
116．．．迴路濾波器
118．．．輸入電壓求和節點
200．．．sigma-delta類比至數位轉換器
212．．．輸出位元流
220．．．可變解析度多位元量化器
222．．．隨機序列產生器

Claims (20)

  1. 一種用於藉由擾動一多位元sigma-delta類比至數位轉換器(ADC)之一可變解析度(nlev)量化器來減少不當之閒音的裝置，其包括：一M-位元sigma-delta調變器，其中M大於1且包括：一M-位元數位至類比轉換器(DAC)，一耦合至該M-位元DAC之類比電壓求和電路，一耦合至該類比電壓求和電路之一輸出之類比迴路濾波器，一供給至該類比迴路濾波器之產生N(n)輸出位準之可變解析度量化器，一耦合至該可變解析度量化器之編碼器，其中該編碼器將來自該可變解析度量化器之輸出轉換為其M-位元二進位表示，且該等二進位表示被施加至該M-位元數位至類比轉換器，及一耦合至該可變解析度量化器之隨機序列產生器，其中該隨機序列產生器產生一序列之複數個隨機數N(n)，其中N(n)為隨機整數且2<=N(n)<=nlev，藉此該可變解析度量化器之解析度係由該sigma-delta調變器採集之每個類比電壓取樣之該複數個隨機數N(n)的各自隨機數來決定；一耦合至該可變解析度量化器之電壓參考；及一耦合至該編碼器且自該編碼器接收該等二進位表示之數位濾波器。
  2. 如請求項1之裝置，其中該隨機數序列產生器包括：一線性回饋移位暫存器(LFSR)，其具有一R-位元輸出其中R為一整數；複數個數位比較器，該複數個數位比較器之各個具有一不同數位臨限值、一耦合至該LFSR之R-位元數位輸入及一數位輸出；及一數位加法器，其具有耦合至該複數個數位比較器之該等數位輸出的輸入及一耦合至該可變解析度量化器的輸出。
  3. 如請求項2之裝置，其中該LFSR為一Galois LFSR。
  4. 如請求項1之裝置，其中該可變解析度量化器為一快閃類比至數位轉換器，該快閃類比至數位轉換器包括複數個具有可選擇產生之臨限電壓的電壓比較器，其中該等可選擇產生之臨限電壓係由該複數個隨機數N(n)控制。
  5. 如請求項4之裝置，其中該等可選擇產生之臨限電壓係由該複數個電壓比較器之各個之切換的輸入電容器比例決定。
  6. 如請求項1之裝置，其中該多位準(數位至類比轉換器)的哪些位準與所採集之該等類比電壓取樣一起使用係由該複數個隨機數N(n)決定。
  7. 如請求項1之裝置，其中該等隨機數序列N(n)之各自序列之每個類比電壓的取樣及產生係大致上同時發生。
  8. 如請求項1之裝置，其中在頻率fs間隔發生該等隨機數序列N(n)之各自序列之每個類比電壓的取樣及產生。
  9. 如請求項1之裝置，其中來自該可變解析度快閃類比至數位轉換器之哪些輸出被用於轉換至該等二進位表示係基於該複數個隨機數N(n)。
  10. 如請求項1之裝置，其中該複數個隨機數為複數個偽隨機數，且該隨機序列產生器為一偽隨機序列產生器。
  11. 如請求項1之裝置，其中該可變解析度量化器包括複數個量化器，且該複數個量化器之至少一者為一可變解析度量化器。
  12. 如請求項1之裝置，其中該sigma-delta調變器係多迴路。
  13. 一種用於藉由擾動一多位元sigma-delta類比至數位轉換器(ADC)之一可變解析度(nlev)量化器來減少不當之閒音的方法，該方法包括以下步驟：利用一隨機序列產生器，產生一隨機序列之隨機數N(n)，其中N(n)為隨機整數且2<=N(n)<=nlev；利用該等隨機數N(n)控制一可變解析度量化器之不同輸出位準的電壓臨限值及數目；基於該等隨機數N(n)，將來自該可變解析度量化器之輸出編碼成一M-位元二進位表示；利用該等二進位表示，控制來自一M-位元數位至類比轉換器(DAC)的輸出電壓值；在一類比電壓求和電路中，將來自該多位準數位至類比轉換器之該等電壓值加至輸入電壓取樣；在一類比迴路濾波器中，將該等電壓值及該等輸入電壓取樣之該和濾波；及 將該等電壓值及該等輸入電壓取樣之該經濾波的和施加至該可變解析度量化器。
  14. 如請求項13之方法，其中產生該隨機數N(n)之該序列之該步驟包括以下步驟：提供一線性回饋移位暫存器(LFSR)，其具有一R-位元輸出且R為一整數；提供複數個數位比較器，該複數個數位比較器之各個具有一不同數位臨限值、一耦合至該LFSR之R-位元數位輸入及一數位輸出；及提供一數位加法器，其具有耦合至該複數個數位比較器之該等數位輸出的輸入及一耦合至該可變解析度量化器的輸出，藉此產生該隨機數N(n)之該序列)。
  15. 如請求項14之方法，其中該LFSR為一Galois LFSR。
  16. 如請求項13之方法，其中控制一可變解析度量化器之不同輸出位準之電壓臨限值及數目之該步驟包括控制一快閃類比至數位轉換器之不同輸出位準之電壓臨限值及數目的步驟，該快閃類比至數位轉換器包括複數個具有可選擇產生之臨限電壓的電壓比較器，其中該等可選擇產生之臨限電壓係由該複數個隨機數N(n)控制。
  17. 如請求項16之方法，其中該等可選擇產生之臨限電壓係由該複數個電壓比較器之每一者之切換的輸入電容器比例決定。
  18. 如請求項13之方法，其中產生複數個隨機數之該步驟包括利用一偽隨機序列產生器在一偽隨機序列中產生偽隨 機數N(n)的步驟，其中N(n)為在2與nlev之間的偽隨機整數。
  19. 如請求項13之方法，其中該可變解析度量化器包括複數個量化器，且該複數個量化器之至少一者為一可變解析度量化器。
  20. 如請求項13之方法，其中該sigma-delta調變器係多迴路。
TW098136010A 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ類比至數位轉換器之擾動方法及裝置 TWI478502B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10782008P 2008-10-23 2008-10-23
US12/579,113 US7961126B2 (en) 2008-10-23 2009-10-14 Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters

Publications (2)

Publication Number Publication Date
TW201027935A TW201027935A (en) 2010-07-16
TWI478502B true TWI478502B (zh) 2015-03-21

Family

ID=42116947

Family Applications (2)

Application Number Title Priority Date Filing Date
TW98136083A TWI473440B (zh) 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ數位至類比轉換器之擾動方法及裝置
TW098136010A TWI478502B (zh) 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ類比至數位轉換器之擾動方法及裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW98136083A TWI473440B (zh) 2008-10-23 2009-10-23 多位元ｓｉｇｍａ－ｄｅｌｔａ數位至類比轉換器之擾動方法及裝置

Country Status (7)

Country Link
US (3) US7961125B2 (zh)
EP (2) EP2351228B1 (zh)
KR (2) KR101651140B1 (zh)
CN (2) CN102119489B (zh)
ES (2) ES2617852T3 (zh)
TW (2) TWI473440B (zh)
WO (2) WO2010048360A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443023B2 (en) * 2007-03-13 2013-05-14 Applied Micro Circuits Corporation Frequency synthesis rational division
US7720160B1 (en) * 2006-12-14 2010-05-18 Maxim Integrated Products, Inc. Phase noise shaping using sigma delta modulation in a timing recovery unit
US8762436B1 (en) 2007-03-13 2014-06-24 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division
US8478805B1 (en) 2007-03-12 2013-07-02 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division decomposition
US8073085B1 (en) * 2007-07-07 2011-12-06 Redpine Signals, Inc. Analog to digital converter bit width and gain controller for a wireless receiver
US8212700B2 (en) * 2009-07-09 2012-07-03 Stellamar Llc Delta-sigma-delta modulator
US8212706B1 (en) * 2009-07-27 2012-07-03 Marvell International Ltd. Threshold driven dynamic comparator
KR101301147B1 (ko) * 2009-12-04 2013-09-10 한국전자통신연구원 광 오에프디엠 수신기 및 그것의 광신호 수신 방법
US8130127B1 (en) * 2010-06-30 2012-03-06 Cirrus Logic, Inc. Discrete-time delta-sigma modulator with improved anti-aliasing at lower quantization rates
CN102025375B (zh) * 2010-12-07 2013-12-04 西安电子科技大学 模数转换器及其数字校准电路
US8390490B2 (en) * 2011-05-12 2013-03-05 Texas Instruments Incorporated Compressive sensing analog-to-digital converters
US8942334B1 (en) 2011-07-13 2015-01-27 Pmc-Sierra, Inc. Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
US8693596B1 (en) 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
CN102571034B (zh) * 2011-12-30 2015-04-22 北京邮电大学 基于随机循环矩阵的模拟压缩感知采样方法及系统
US8570202B2 (en) * 2012-02-03 2013-10-29 Sigear Europe Sarl Digital-to-analog converter implementing hybrid conversion architecture
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
CN105075124B (zh) 2013-03-11 2018-11-06 密克罗奇普技术公司 使用n个电容器的4n+1层电容性dac
US8970415B2 (en) * 2013-03-11 2015-03-03 Microchip Technology Incorporated Multi-level capacitive DAC
US9054733B2 (en) 2013-06-12 2015-06-09 Microchip Technology Incorporated Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
US8970414B2 (en) * 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter
US9520906B2 (en) * 2014-06-25 2016-12-13 Qualcomm Incorporated Switched capacitor transmitter circuits and methods
US20160006272A1 (en) * 2014-07-03 2016-01-07 Apple Inc. Battery charger with gauge-based closed-loop control
EP2980801A1 (en) * 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for estimating noise in an audio signal, noise estimator, audio encoder, audio decoder, and system for transmitting audio signals
US9584153B2 (en) 2015-01-12 2017-02-28 Microchip Technology Incorporated Efficient dithering technique for sigma-delta analog-to-digital converters
DE102015105090A1 (de) * 2015-04-01 2016-10-06 Krohne Messtechnik Gmbh Verfahren zum Betreiben eines Feldgerätes und entsprechendes Feldgerät
CN106067823B (zh) * 2015-04-20 2020-12-08 英飞凌科技股份有限公司 用于mems传感器的系统和方法
US9976924B2 (en) * 2015-04-20 2018-05-22 Infineon Technologies Ag System and method for a MEMS sensor
RU2656838C2 (ru) * 2015-12-01 2018-06-06 Франгиз Гильфанетдинович Хисамов Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи
US9503120B1 (en) * 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering
DE102016103995B4 (de) * 2016-03-04 2018-03-01 Infineon Technologies Ag Spektral geformtes Zufallssignal
US10069319B2 (en) 2016-03-08 2018-09-04 Apple Inc. Systems and methods for simultaneously charging a battery with multiple power sources
US9768799B1 (en) 2016-03-21 2017-09-19 Industry University Cooperation Foundation Hanyang University Analog to digital converter including differential VCO
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN106027058A (zh) * 2016-07-20 2016-10-12 中国科学院上海天文台 数模转换装置及方法
WO2018064720A1 (en) * 2016-10-04 2018-04-12 The University Of Newcastle A device, system and method for digital-to-analogue conversion
EP3339885A1 (de) * 2016-12-21 2018-06-27 Hexagon Technology Center GmbH Laserdistanzmessmodul mit inl-fehlerkompensation
KR101877672B1 (ko) 2017-04-03 2018-07-11 엘에스산전 주식회사 Ａｄ컨버터
KR101887808B1 (ko) * 2017-04-25 2018-08-10 서울대학교산학협력단 아날로그 디지털 변환 장치
US9906237B1 (en) * 2017-04-28 2018-02-27 Texas Instruments Incorporated Digital-to-analog converter and method of operating
US10263636B2 (en) * 2017-06-07 2019-04-16 Motorola Solutions, Inc. Scalable dynamic range analog-to-digital converter system
CN109495112A (zh) * 2017-09-11 2019-03-19 联发科技股份有限公司 模数转换方法及δ-σ调制器
US11716092B2 (en) 2017-10-25 2023-08-01 Arizona Board Of Regents On Behalf Of The University Of Arizona Optimizable analog-to-digital converter for unipolar or bipolar pulse signals based on multi-bit sigma-delta modulation
US11115045B2 (en) * 2017-10-25 2021-09-07 Arizona Board Of Regents On Behalf Of The University Of Arizona Adaptive analog-to-digital converter for pulsed signals based on multi-bit sigma-delta modulation
CN109884518A (zh) * 2017-12-06 2019-06-14 爱德万测试公司 测试装置及测试方法
US10969273B2 (en) * 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US10727861B2 (en) * 2018-06-12 2020-07-28 Maxlinear, Inc. Excess loop delay estimation and correction
US10892772B2 (en) 2018-08-17 2021-01-12 Invensense, Inc. Low power always-on microphone using power reduction techniques
US10833699B1 (en) * 2019-08-22 2020-11-10 Silicon Laboratories Inc. Resistor based delta sigma multiplying DAC with integrated reconstruction filter
US10848176B1 (en) * 2019-10-01 2020-11-24 Raytheon Company Digital delta-sigma modulator with non-recursive computation of residues
US10784878B1 (en) * 2019-12-21 2020-09-22 Steradian Semiconductors Private Limited Digital to analog converter tolerant to element mismatch
EP4082114A4 (en) * 2019-12-27 2023-10-25 Intel Corporation APPARATUS FOR CORRECTING A MIS-MAIRING, DIGITAL-ANALOG CONVERTER SYSTEM, TRANSMITTER, BASE STATION, MOBILE DEVICE AND METHOD FOR CORRECTING A MIS-MAIRING
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
US11303295B1 (en) * 2020-11-15 2022-04-12 xMEMS Labs, Inc. SDM encoder and related signal processing system
CN113691224A (zh) * 2021-08-12 2021-11-23 上海艾为电子技术股份有限公司 数字音频功放电路、芯片及减小空闲音的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176822B2 (en) * 2004-10-11 2007-02-13 Infineon Technologies Ag Analogue-to-digital converter
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US7411534B1 (en) * 2007-06-20 2008-08-12 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having integrator dither injection and quantizer output compensation
TW200838151A (en) * 2006-12-15 2008-09-16 Ericsson Telefon Ab L M Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034197A (en) 1976-06-30 1977-07-05 Bell Telephone Laboratories, Incorporated Digital filter circuit
US4606004A (en) 1984-03-21 1986-08-12 General Electric Company Apparatus for reduction of filtration truncation errors
GB8510969D0 (en) 1985-04-30 1985-06-05 British Telecomm Digital filters
US4965668A (en) 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
JP3168620B2 (ja) * 1991-07-03 2001-05-21 ソニー株式会社 ディジタル／アナログ変換装置
GB9209498D0 (en) 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
JPH06153180A (ja) * 1992-09-16 1994-05-31 Fujitsu Ltd 画像データ符号化方法及び装置
AU3195399A (en) * 1998-03-26 1999-10-18 Ess Technology, Inc. Tone modulation in delta-sigma dac using square wave dither
US6304608B1 (en) 1998-11-04 2001-10-16 Tai-Haur Kuo Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
WO2000044098A1 (en) 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
AUPQ122699A0 (en) * 1999-06-25 1999-07-22 Lake Dsp Pty Limited Sigma delta modulator with buried data
US6388595B1 (en) 2000-02-03 2002-05-14 Tektronix, Inc. Dithering apparatus to properly represent aliased signals for high speed signal sampling
JP2002076898A (ja) * 2000-08-25 2002-03-15 Nippon Precision Circuits Inc ノイズシェーパ
DE60117827T2 (de) 2000-09-11 2006-11-23 Broadcom Corp., Irvine Verfahren und gerät zur formung der fehlanpassung eines überabgetasteten wandlers
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6426714B1 (en) 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US20040036636A1 (en) * 2002-08-26 2004-02-26 Rifeng Mai Tone-free dithering methods for sigma-delta DAC
JP3851870B2 (ja) 2002-12-27 2006-11-29 株式会社東芝 可変分解能ａ／ｄ変換器
US6795005B2 (en) * 2003-02-13 2004-09-21 Texas Instruments Incorporated Variable, adaptive quantization in sigma-delta modulators
DE102004009611B4 (de) * 2004-02-27 2010-01-14 Infineon Technologies Ag Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler
US6894631B1 (en) 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US7129874B2 (en) 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
US7286072B2 (en) 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus
KR100716737B1 (ko) 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
WO2007094255A1 (ja) * 2006-02-14 2007-08-23 Matsushita Electric Industrial Co., Ltd. Ｄ／ａ変換器
US7425910B1 (en) * 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US7538705B2 (en) 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176822B2 (en) * 2004-10-11 2007-02-13 Infineon Technologies Ag Analogue-to-digital converter
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
TW200838151A (en) * 2006-12-15 2008-09-16 Ericsson Telefon Ab L M Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
US7411534B1 (en) * 2007-06-20 2008-08-12 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having integrator dither injection and quantizer output compensation

Also Published As

Publication number Publication date
EP2425534B1 (en) 2016-12-07
TW201106636A (en) 2011-02-16
EP2351228B1 (en) 2017-01-18
CN102165697A (zh) 2011-08-24
US20100103013A1 (en) 2010-04-29
EP2425534A2 (en) 2012-03-07
ES2622145T3 (es) 2017-07-05
US8085176B2 (en) 2011-12-27
ES2617852T3 (es) 2017-06-20
WO2010048362A3 (en) 2010-06-17
WO2010048360A2 (en) 2010-04-29
TW201027935A (en) 2010-07-16
CN102165697B (zh) 2014-08-20
US7961125B2 (en) 2011-06-14
TWI473440B (zh) 2015-02-11
CN102119489B (zh) 2016-10-05
KR101651261B1 (ko) 2016-08-26
KR101651140B1 (ko) 2016-08-25
US20110169672A1 (en) 2011-07-14
US7961126B2 (en) 2011-06-14
WO2010048360A3 (en) 2010-06-24
KR20110085877A (ko) 2011-07-27
CN102119489A (zh) 2011-07-06
WO2010048362A2 (en) 2010-04-29
KR20110090884A (ko) 2011-08-10
US20100103003A1 (en) 2010-04-29
EP2351228A2 (en) 2011-08-03

Similar Documents

Publication Publication Date Title
TWI478502B (zh) 多位元ｓｉｇｍａ－ｄｅｌｔａ類比至數位轉換器之擾動方法及裝置
US6577257B2 (en) Methods and systems for digital dither
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US6697003B1 (en) System and method for dynamic element matching
US20100245142A1 (en) Tri-level dynamic element matcher allowing reduced reference loading and dac element reduction
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
US7508330B1 (en) Apparatus and method for improving performance of sigma-delta modulators having non-ideal components
CN107113005B (zh) 用于σ-δ模/数转换器的高效抖动技术
Hamoui et al. Linearity enhancement of multibit/spl Delta//spl Sigma/modulators using pseudo data-weighted averaging
Kiss Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters
Vera et al. DAC mismatch shaping in Discrete Time Sigma Delta ADCs with non uniform quantizer
US11152951B2 (en) Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
Emara et al. On the design of DACs for dynamic calibration applications using periodic sequences from ΣΔ modulators
JP2005513853A (ja) デジタル・アナログ・コンバータ
Lavzin et al. A higher-order mismatch-shaping method for multi-bit Sigma-Delta Modulators
JP2005532731A (ja) エラー成形手段を有する多ビットデルタ・シグマアナログ・デジタル変換器
Schreier et al. Speed vs. dynamic range trade-off in oversampling data converters
Løkken et al. Review and advances in delta-sigma DAC error estimation based on additive noise modelling
Couse ESPRIT PROJECT EP29644