CN102119489B - 用于多位∑-δ数/模转换器中的抖动的方法及设备 - Google Patents

用于多位∑-δ数/模转换器中的抖动的方法及设备 Download PDF

Info

Publication number
CN102119489B
CN102119489B CN200980131350.9A CN200980131350A CN102119489B CN 102119489 B CN102119489 B CN 102119489B CN 200980131350 A CN200980131350 A CN 200980131350A CN 102119489 B CN102119489 B CN 102119489B
Authority
CN
China
Prior art keywords
bit digital
output
digital word
input
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980131350.9A
Other languages
English (en)
Other versions
CN102119489A (zh
Inventor
菲利普·德瓦尔
文森特·奎奎姆普瓦
亚历山大·巴雷托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN102119489A publication Critical patent/CN102119489A/zh
Application granted granted Critical
Publication of CN102119489B publication Critical patent/CN102119489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种多位(M位，M＞1)∑‑Δ数/模转换器(DAC)，其具有可变分辨率多位量化器，所述可变分辨率多位量化器使其数字值输入舍位或舍入为遵循随机或伪随机序列的分辨率以提供用于移除所述∑‑ΔDAC的模拟输出中的不合意空闲音调的自动动态抖动。提供介于1与M之间的随机数N(n)，且借助数字舍位器或舍入器将所述量化器的输出处的每一M位数字值中的M‑N(n)个最低有效位强制为零。可由随机或伪随机序列产生器(例如，与数字比较器及加法器组合的伽罗瓦线性反馈移位寄存器)提供所述随机数N(n)。

Description

用于多位∑-Δ数/模转换器中的抖动的方法及设备
相关申请案交叉参考
本申请案主张以下专利申请案的的优先权：菲利普·德瓦尔(Philippe Deval)、文森特·夸克皮克斯(Vincent Quiquempoix)及亚历山大·巴雷托(Alexandre Barreto)在2008年10月23日提出申请的共同拥有的序列号为61/107,820的美国临时专利申请案，其标题为“用于多位∑-Δ数/模转换器中的抖动的方法及设备(Method and Apparatus forDithering in Multi-Bit Sigma-Delta Digital-to-Analog Converters)”；且特此以引用的方式并入本文中。
技术领域
本发明涉及数/模转换器(DAC)，且更特定来说涉及一种具有M位分辨率量化器的∑-ΔDAC，所述M位分辨率量化器具有相对于随机或伪随机序列舍入的数字输入以提供用于移除所述∑-ΔDAC的模拟输出中的不合意空闲音调的自动动态抖动。
背景技术
当今，数/模转换器(DAC)广泛用于消费型、医疗、工业等电子应用中。通常，DAC包含用于接收数字值且输出由所述数字值确定的模拟信号的电路。数字输出值通常呈并行字或串行数字位串流的形式。存在许多类型的数/模转换方案，且这些转换方案中的每一者具有其优点及缺点。
已经历增加的使用的一种类型的DAC是∑-ΔDAC(∑-Δ与Δ-∑在本文中将可互换使用)。∑-ΔDAC利用∑-Δ调制器，其中将数字值输入到所述∑-Δ调制器且对其输出进行滤波以产生模拟信号并移除噪声，例如，音频D类功率放大器。DAC中的∑-Δ调制器通常将输入数字值转换成“一”与“零”的数字串行串，其具有在与由所述数字值表示的模拟信号成比例的时间上的平均振幅。借助模拟电路低通滤波器对此数字串行串进行滤波以产生所要的模拟信号。与较早的Δ调制技术相比，∑-Δ调制通常实现高准确度及宽动态范围。∑-Δ调制通常称为经过取样转换器架构且通常免除Δ调制的较早不合意二阶效应中的一些效应。
如果提供某一周期或DC输入，那么在连续模式中工作的所有∑-Δ调制器在其输出处产生空闲音调。这些空闲音调是由于量化过程所致且在∑-Δ调制器架构的设计中是固有的。
这些空闲音调是不想要的且在DAC的输出处产生不合意行为，例如，音频装置中的不合意高音调。这些音调会限制DAC装置的无寄生动态范围(SFDR)且因此限制DAC装置的信号对噪声和失真比(SINAD)。这些音调具有主要取决于防止其由于对输出信号的简单滤波而被移除的输入信号的振幅及频率。
发明内容
因此，所需要的是一种用以从数/模转换器(DAC)的输出移除空闲音调的方式。根据本发明的教示内容，从∑-Δ数/模转换器(DAC)的输出移除空闲音调是通过以下方式实现的：使用抖动技术在∑-Δ调制器环路中添加误差信号，借此使空闲音调输出解除相关，使得衰减或消去所述空闲音调。此误差信号通常为具有零平均值的随机高频信号，使得其由所述∑-Δ环路滤波。误差信号的随机性(其与输入信号的不相关性)确定抖动方案的效率。在∑-ΔDAC中，∑-Δ调制器为纯数字的，如下文更全面地描述。
根据本发明的教示内容，∑-ΔDAC包括∑-ΔM位(M＞1)多位调制器，其具有控制分辨率序列N(n)的随机或伪随机序列产生器及将L位分辨率输入信号舍入成具有M-N(n)个经填充零的N(n)位信号的舍入/舍位块。伪随机或随机产生器可以是自由选择的，且取决于产生大N(n)数的概率，抖动功能件将在调制器环路中引入或多或少的大误差。如果分辨率序列正产生大N(n)数，那么抖动误差功能件将引入小误差而无论量化器的数字输入如何。当所产生的分辨率序列是介于1与M之间的具有1/M的概率的整数时，找到在抖动量与在环路中引入的误差量之间的优选折衷中的一者。
根据本发明的具体实例性实施例，一种用于通过在多位∑-Δ数/模转换器(DAC)中使数字信号抖动来减少不想要的空闲音调的设备包括：∑-Δ多位调制器，其具有数字信号输入及可变分辨率输出，所述∑-ΔM位(M＞1)多位调制器包括：数字环路滤波器；随机序列产生器；及可变分辨率量化器，其中所述数字环路滤波器在所述数字信号输入处接收数字信号并将所述数字信号转换成L位数字字，所述随机序列产生器创建呈序列形式的多个随机数N(n)，其中N(n)为介于1与M之间的随机整数，且所述可变分辨率量化器将所述L位数字字减少为N(n)位数字字且接着给所述N(n)位数字字添加零以形成M位数字字，其中M大于N(n)且所述M位数字字的M-N(n)个最低有效位为零；多位数/模转换器(DAC)；及模拟低通滤波器。
根据本发明的另一具体实例性实施例，一种用于通过在多位(M位，M＞1)∑-Δ数/模转换器(DAC)中使数字信号抖动来减少不想要的空闲音调的设备包括：∑-Δ多位调制器，其具有数字信号输入及多个可变分辨率输出，所述∑-Δ多位调制器包括：数字环路滤波器；多个随机序列产生器；及多个可变分辨率量化器，其中所述数字环路滤波器在所述数字信号输入处接收数字信号并将所述数字信号转换成L位数字字，所述多个随机序列产生器中的每一者创建呈序列形式的多个随机数N(n)，其中N(n)为介于1与M之间的随机整数，且所述多个可变分辨率量化器中的每一者将所述L位数字字减少为N(n)位数字字且接着给所述N(n)位数字字添加零以形成M位数字字，其中M大于N(n)且所述M位数字字的M-N(n)个最低有效位为零；多个多位数/模转换器(DAC)，所述多个多位DAC中的每一者具有模拟输出及耦合到来自所述∑-Δ多位调制器的所述多个可变分辨率输出中的相应可变分辨率输出的数字输入；及模拟低通滤波器，其具有耦合到所述多个多位DAC的相应输出的多个模拟输入。
根据本发明的又一具体实例性实施例，一种用于通过在多位∑-ΔM位调制器中使数字信号抖动来减少不想要的空闲音调的方法包括以下步骤：借助数字环路滤波器将数字信号转换成L位数字字；借助随机序列产生器产生随机数序列N(n)，其中N(n)为介于1与M之间的随机整数；从所述L位数字字产生N(n)位数字字；及通过给所述N(n)位数字字添加零以创建M位数字字来产生所述M位数字字，其中M大于N(n)，且所述M位数字字的M-N(n)个最低有效位为零。
附图说明
结合附图参考下文说明可更全面地理解本发明的揭示内容，在附图中：
图1图解说明具有多位量化器的单环路∑-Δ数/模转换器(DAC)的示意性框图；
图2图解说明根据本发明的具体实例性实施例的具有可变分辨率量化器及随机序列产生器的单环路∑-ΔDAC的示意性框图；
图3图解说明根据本发明的具体实例性实施例的可变分辨率量化器及随机序列产生器的示意性框图；
图4图解说明根据本发明的具体实例性实施例的图2及3中所显示的随机序列产生器的更详细示意性框图；且
图5图解说明根据本发明的另一具体实例性实施例的具有两个可变分辨率量化器及两个随机序列产生器的多位双重舍位∑-ΔDAC的示意性框图。
尽管本发明易于作出各种修改及替代形式，但在图式中是显示并在本文中详细地描述其具体实例性实施例。然而，应理解，本文对具体实例性实施例的描述并非打算将本发明限制于本文所揭示的特定形式，而是相反，本发明打算涵盖所附权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参考图式，其示意性地图解说明具体实例性实施例的细节。图式中，相同的元件将由相同的编号表示，且相似的元件将由带有不同小写字母后缀的相同编号表示。
参考图1，其描绘具有多位量化器的单环路∑-Δ数/模转换器(DAC)的示意性框图。由编号100大体表示的∑-ΔDAC包括单环路∑-ΔM位调制器102、M位数/模转换器104及模拟低通滤波器106。∑-Δ调制器102包括数字环路滤波器110及固定分辨率量化器108。∑-Δ调制器102在其设计中还可使用多个反馈环路。
固定分辨率量化器108在其输入处处理L位字且在其输出处提供M位字(其中L＞＝M)。固定分辨率量化器108通常通过以下方式进行简单M位舍位：通过使L-M个最低有效位无效同时使M个最高有效位保持不变来将L位输入字舍位成M位输出字。M是固定分辨率量化器108的分辨率。当M＞1时，量化器输出是多位的且因此∑-ΔDAC也是多位(M位)的。所述∑-ΔDAC可并入有一个或一个以上量化器(级联架构)、一个或一个以上反馈及前馈环路等。图1中图解说明∑-Δ调制器102中的单环路多位。L到M个位的量化过程可以是(但不限于)舍位或舍入运算。舍入运算是优选的，因为其降低量化误差但需要较多电路来执行(通常需要加法器而舍位运算不需要任何加法器)。
参考图2，其描绘根据本发明的具体实例性实施例的具有可变分辨率量化器及随机序列产生器的单环路∑-ΔDAC的示意性框图。由编号200大体表示的∑-ΔDAC包括单环路∑-ΔM位(M＞1)调制器202、M位数/模转换器(DAC)104及模拟低通滤波器106。∑-Δ调制器202包括数字环路滤波器110、可变分辨率量化器208及随机序列产生器214。∑-Δ调制器202在其设计中还可使用多个反馈环路，且本文中涵盖多反馈环路操作。可变分辨率量化器208可以是M位舍位器或舍入器且具有M位输出，如本文中更全面地描述。
多位(M位，M＞1)∑-ΔDAC 200可具有至少一个多位可变分辨率量化器208，其分辨率相对于由随机序列产生器214产生的随机或伪随机序列变化。来自可变分辨率量化器208的分辨率序列充当抖动算法且提供有效地允许移除∑-ΔDAC 200的模拟输出中的不合意空闲音调的自动动态抖动。∑-ΔDAC 200可以是单环路(例如，如图1中所显示)、多环路或级联架构。涵盖以下情况且其在本发明的范围内：∑-ΔDAC 200可由通过来自一个或一个以上随机序列产生器214的一个或一个以上随机或伪随机序列驱动的一个或一个以上可变多位分辨率量化器208构成。图2中所显示的可变分辨率量化器208的输出具有M个位。然而，可使用任一数目的位的输出且其涵盖于本文中。
现在参考图3，其描绘根据本发明的具体实例性实施例的可变分辨率量化器及随机序列产生器的更详细示意性框图。由编号208大体表示的可变分辨率量化器包括N位舍位器或舍入器316及填零功能件块318。在每一取样n时，介于1与M之间的称为N(n)的随机整数遵循随机或伪随机序列。随机数序列N(n)称为分辨率序列。分辨率序列N(n)由随机或伪随机序列产生器214确定，例如，如下文更全面描述(图4)的伽罗瓦线性反馈移位寄存器(LFSR)、数字比较器及加法器。
将来自环路滤波器110(图2)的L位字以某一频率fs计时到可变分辨率量化器208的N位舍位器或舍入器316的输入中。在以频率fs进行的每一取样时，N位舍位器或舍入器316将L位数字字舍入(或舍位)成N(n)位数字字。接着在填零功能件块318中用零填充来自N位舍位器或舍入器316的输出以便形成待发送到M位DAC 104(图2)的M位数字字。填零功能件块318将每一M位数字字输入中的M-N(n)个最低有效位强制为零。借此形成含有具有N(n)位分辨率的信号信息的新M位字(待转换成模拟信号值的数字字)。因此，将L位数字字编码成具有可变分辨率序列N(n)的M位数字字。
与固定分辨率M位量化器(图1)相比，具有N(n)分辨率序列的可变分辨率量化器引入取决于N(n)的额外量化误差。误差信号是在每一取样时舍入到M位的输入信号(L)与舍入到N(n)个位的输入信号之间的差。由于N(n)是随机或伪随机的，因此其与输入信号不相关。由于舍入过程的平均量化误差在全动态输入范围上是0，且由于量化是以最大取样频率fs完成的，因此可变分辨率舍入过程添加不相关高频零平均信号，其将抖动有效地引入到数字信号。通过使数字信号抖动，空闲音调通过在∑-Δ量化器的数字输入处添加随机或伪随机误差信号而被“破坏”及“置乱”，借此所述随机或伪随机信号将由∑-Δ调制器环路及低通滤波器模拟输出级滤波，因此在模拟输出处不需要额外滤波来恢复减去不合意空闲音调的所要信号。
所述舍入运算可以是舍位、舍入或弱取整运算。弱取整或舍入运算需要加法器，其中舍位运算需要最小电路量来将M-N(n)个位改变为0。然而，舍入方案是优选的，因为其最小化误差信号且因此最小化到输出信号中的误差添加，同时维持与舍位或弱取整运算相同的解除与输入的相关性的等级。
根据本发明的教示内容的具体实例移除由可变量化器针对大输入信号诱发的误差信号而无论分辨率序列如何且借此执行自动动态抖动。当M＞2且输出信号译码是具有溢出位的二补数(其通常用于∑-ΔDAC译码方案)时，数字输出信号可从110…0变为010…0或者以十进制是从-2M-2变为+2M-2，从而取2M-1+1个可能值。在此情况下，量化器输入处的最大值在舍入到N个位(N＞1)时不改变，而无论N值如何。此意味着所执行的抖动也是自动动态的，因为对于到量化器的大绝对数字值输入来说量化误差是大致不变的而无论序列如何且因此提供非常稳定的性能。
如下为针对3样本序列的可变量化器输出的实例(其中L＝4；前3个样本的N(n)序列为：1，2，3；M＝3及舍入器的舍位方法)：
L个位上的数字输入＝XXXX，YYYY，ZZZZ
N位舍位器在N(n)个位上的输出：X，YY，ZZZ
可变分辨率量化器在M个位上的数字输出：X00，YY0，ZZZ
参考图4，其描绘根据本发明的具体实例性实施例的图2及3中所显示的序列产生器的更详细示意性框图。简单随机序列产生器214可包括R位伽罗瓦LFSR(线性反馈移位寄存器)422、M-1个并联数字比较器424及简单加法器426。此随机序列产生器214具有等概率分布且产生呈伪随机序列形式的等概率整数N(n)，N(n)介于1与M之间。如果(2^R-1)是M的倍数，那么伪随机序列产生器214为等概率的，因为在LFSR寄存器中每LFSR 422的全循环仅取一次从1到2^R-1的所有整数。序列长度将确定抖动算法消去不合意空闲音调的能力。在长序列的情况下，甚至低频空闲音调也将被置乱，且当序列为短时，仅使高频抖动。将本发明的教示内容实施到∑-ΔDAC中实施起来为简单的且不需要比标准多位量化器多得多的额外电路，同时提供高效的空闲音调置乱及对其的实质消除。
参考图5，其描绘根据本发明的另一具体实例性实施例的具有两个可变分辨率量化器及两个随机序列产生器的多位双重舍位∑-ΔDAC的示意性框图。由编号500大体表示的多位双重舍位∑-ΔDAC包括两环路∑-ΔM位(M＞1)调制器502、多位数/模转换器(DAC)504a及504b以及双重输入模拟低通滤波器506。∑-Δ调制器502包括数字环路滤波器510、可变分辨率量化器508a及508b以及随机序列产生器514a及514b。∑-Δ调制器502在其设计中使用多个反馈环路，且本文中涵盖多反馈环路操作。可变分辨率量化器508可以是多位舍位器或舍入器且具有多位输出，如本文中更全面地描述。
∑-ΔDAC 500可以是多环路或具有级联架构。涵盖以下情况且其在本发明的范围内：∑-ΔDAC 500可由多个可变多位分辨率量化器508构成，每一可变多位分辨率量化器通过来自一个或一个以上随机序列产生器514的一个或一个以上随机或伪随机序列驱动。
多位(M位，M＞1)∑-ΔDAC 500可具有至少两个多位可变分辨率量化器508，其分辨率相对于由随机序列产生器514产生的随机或伪随机序列变化。来自可变分辨率量化器508的分辨率序列充当抖动算法且提供有效地允许移除∑-ΔDAC 500的模拟输出中的不合意空闲音调的自动动态抖动。
图5中所显示的可变分辨率量化器508a及508b的输出分别具有M1及M2个位。可变分辨率量化器508a及508b可具有相同或不同数目的位输出，例如M1＝3且M2＝4，且可使用任一数目的位输出且其涵盖于本文中。DAC 504a及504b的多位输入将分别匹配来自可变分辨率量化器508a及508b的所述数目的位输出。此外，量化器508中的一者可以是固定分辨率且另一量化器508可以是可变分辨率。
尽管已参考本发明的实例性实施例来描绘、描述及界定本发明的各实施例，但此类参考并不意味着限制本发明，且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、替代及等效形式，所属领域的且受益于本发明的技术人员将会联想到此类修改、替代及等效形式。所描绘及所描述的本发明的各实施例仅作为实例，而并非是对本发明范围的穷尽性说明。

Claims (25)

1.一种用于通过在M位且M>1的Σ-Δ数/模转换器中使数字信号抖动来减少不想要的空闲音调的设备，其包括：
Σ-Δ多位调制器，其具有数字信号输入及可变分辨率输出，所述Σ-Δ多位调制器包括：
数字环路滤波器，
随机序列产生器，及
可变分辨率量化器，
其中
所述数字环路滤波器在所述数字信号输入处接收数字信号并将所述数字信号转换成L位数字字，L>＝M，
所述随机序列产生器创建呈序列形式的多个随机数N(n)，其中N(n)为介于1与M之间的随机整数，且
所述可变分辨率量化器将所述L位数字字减少为N(n)位数字字且接着给所述N(n)位数字字添加零以形成M位数字字，其中M大于N(n)且所述M位数字字的M-N(n)个最低有效位为零；
多位数/模转换器，其具有模拟输出及耦合到来自所述Σ-Δ多位调制器的所述可变分辨率输出的数字输入；及
模拟低通滤波器，其具有耦合到所述多位数/模转换器的所述模拟输出的模拟输入。
2.根据权利要求1所述的设备，其中所述随机序列产生器包括：
线性反馈移位寄存器，其具有R位输出，且R是正整数；
多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到所述线性反馈移位寄存器的R位数字输入，及数字输出；及
数字加法器，其具有耦合到所述多个数字比较器的所述数字输出的若干输入及耦合到所述可变分辨率量化器的输出。
3.根据权利要求1所述的设备，其中所述可变分辨率量化器包括：
N位舍位器，其具有L位输入、N(n)位输入及N(n)位输出，其中所述L位输入耦合到所述数字环路滤波器用于接收所述L位数字字且所述舍位器的所述N(n)位输入耦合到所述随机序列产生器；及
填零功能件，其耦合到所述N位舍位器的所述N(n)位输出，其中所述填零功能件给所述M位数字字的M-N(n)个最低有效位添加零。
4.根据权利要求1所述的设备，其中所述可变分辨率量化器包括：
N位舍入器，其具有L位输入、N(n)位输入及N(n)位输出，其中所述L位输入耦合到所述数字环路滤波器用于接收所述L位数字字且所述舍入器的所述N(n)位输入耦合到所述随机序列产生器；及
填零功能件，其耦合到所述N位舍入器的所述N(n)位输出，其中所述填零功能件给所述M位数字字的M-N(n)个最低有效位添加零。
5.根据权利要求2所述的设备，其中所述线性反馈移位寄存器为伽罗瓦线性反馈移位寄存器。
6.根据权利要求1所述的设备，其中对所述L位数字字的取样与所述随机数序列N(n)中的各自随机数序列的产生在相同时间发生。
7.根据权利要求1所述的设备，其中对所述L位数字字的取样与所述随机数序列N(n)中的各自随机数序列的产生以预定频率间隔发生。
8.一种用于通过在M位且M>1的Σ-Δ数/模转换器中使数字信号抖动来减少不想要的空闲音调的设备，其包括：
Σ-Δ多位调制器，其具有数字信号输入及多个可变分辨率输出，所述Σ-Δ多位调制器包括：
数字环路滤波器，
多个随机序列产生器，及
多个可变分辨率量化器，
其中
所述数字环路滤波器在所述数字信号输入处接收数字信号并将所述数字信号转换成L位数字字，L>＝M，
所述多个随机序列产生器中的每一者创建呈序列形式的多个随机数N(n)，其中N(n)为介于1与M之间的随机整数，且
所述多个可变分辨率量化器中的每一者将所述L位数字字减少为N(n)位数字字且接着给所述N(n)位数字字添加零以形成M位数字字，其中M大于N(n)且所述M位数字字的M-N(n)个最低有效位为零；
多个多位数/模转换器，所述多个多位数/模转换器中的每一者具有模拟输出及耦合到来自所述Σ-Δ多位调制器的所述多个可变分辨率输出中的相应可变分辨率输出的数字输入；及
模拟低通滤波器，其具有耦合到所述多个多位数/模转换器的相应输出的多个模拟输入。
9.根据权利要求8所述的设备，其中所述多个可变分辨率量化器的输出中的每一者具有不同于其它输出的位数目。
10.根据权利要求8所述的设备，其中所述多个可变分辨率量化器的输出具有相同位数目。
11.根据权利要求8所述的设备，其中所述多个可变分辨率量化器中的一者具有三位输出且所述多个可变分辨率量化器中的另一者具有四位输出。
12.根据权利要求8所述的设备，其中所述多个随机序列产生器中的每一者包括：
线性反馈移位寄存器，其具有R位输出，且R是正整数；
多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到所述线性反馈移位寄存器的R位数字输入，及数字输出；及
数字加法器，其具有耦合到所述多个数字比较器的所述数字输出的若干输入及耦合到所述可变分辨率量化器的输出。
13.根据权利要求8所述的设备，其中所述多个可变分辨率量化器中的每一者包括：
N位舍位器，其具有L位输入、N(n)位输入及N(n)位输出，其中所述L位输入耦合到所述数字环路滤波器用于接收所述L位数字字且所述舍位器的所述N(n)位输入耦合到所述随机序列产生器；及
填零功能件，其耦合到所述N位舍位器的所述N(n)位输出，其中所述填零功能件给所述M位数字字的M-N(n)个最低有效位添加零。
14.根据权利要求8所述的设备，其中所述多个可变分辨率量化器中的每一者包括：
N位舍入器，其具有L位输入、N(n)位输入及N(n)位输出，其中所述L位输入耦合到所述数字环路滤波器用于接收所述L位数字字且所述舍入器的所述N(n)位输入耦合到所述随机序列产生器；及
填零功能件，其耦合到所述N位舍入器的所述N(n)位输出，其中所述填零功能件给所述M位数字字的M-N(n)个最低有效位添加零。
15.根据权利要求12所述的设备，其中所述线性反馈移位寄存器为伽罗瓦线性反馈移位寄存器。
16.根据权利要求8所述的设备，其中所述L位数字字的取样与所述随机数序列N(n)中的相应随机数序列的产生在相同时间发生。
17.根据权利要求8所述的设备，其中所述L位数字字的取样与所述随机数序列N(n)中的相应随机数序列的产生以预定频率间隔发生。
18.一种用于通过在M位且M>1的Σ-Δ调制器中使数字信号抖动来减少不想要的空闲音调的方法，所述方法包括以下步骤：
借助数字环路滤波器将数字信号转换成L位数字字；
借助随机序列产生器产生呈序列形式的随机数N(n)，其中N(n)为随机整数，且1<N(n)<M；
借助可变分辨率量化器从所述L位数字字产生N(n)位数字字；及
借助所述可变分辨率量化器通过给所述N(n)位数字字添加零以创建M位数字字来产生所述M位数字字，且所述M位数字字的M-N(n)个最低有效位为零。
19.根据权利要求18所述的方法，其中所述从所述L位数字字产生所述N(n)位数字字的步骤包括借助N位舍位器将所述L位数字字舍位成所述N(n)位数字字的步骤。
20.根据权利要求18所述的方法，其中所述从所述L位数字字产生所述N(n)位数字字的步骤包括借助N位舍入器将所述L位数字字舍入成所述N(n)位数字字的步骤。
21.根据权利要求18所述的方法，其中所述产生所述M位数字字的步骤包括借助填零功能件给所述M位数字字的所述M-N(n)个最低有效位添加零的步骤。
22.根据权利要求18所述的方法，其中所述产生所述随机数序列N(n)的步骤包括以下步骤：
提供具有R位输出的线性反馈移位寄存器，且R是正整数；
提供多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到所述线性反馈移位寄存器的R位数字输入及数字输出；及
提供数字加法器，所述数字加法器具有耦合到所述多个数字比较器的所述数字输出的若干输入及耦合到所述可变分辨率量化器的输出，借此产生所述随机数序列N(n)。
23.根据权利要求22所述的方法，其中所述线性反馈移位寄存器为伽罗瓦线性反馈移位寄存器。
24.根据权利要求18所述的方法，其中所述将所述数字信号转换成所述L位数字字与产生所述随机数序列N(n)的步骤在相同时间发生。
25.根据权利要求18所述的方法，其中所述将所述数字信号转换成所述L位数字字与产生所述随机数序列N(n)的步骤以预定频率间隔发生。
CN200980131350.9A 2008-10-23 2009-10-22 用于多位∑-δ数/模转换器中的抖动的方法及设备 Active CN102119489B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10782008P 2008-10-23 2008-10-23
US61/107,820 2008-10-23
US12/571,892 2009-10-01
US12/571,892 US7961125B2 (en) 2008-10-23 2009-10-01 Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
PCT/US2009/061599 WO2010048362A2 (en) 2008-10-23 2009-10-22 Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters

Publications (2)

Publication Number Publication Date
CN102119489A CN102119489A (zh) 2011-07-06
CN102119489B true CN102119489B (zh) 2016-10-05

Family

ID=42116947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980131350.9A Active CN102119489B (zh) 2008-10-23 2009-10-22 用于多位∑-δ数/模转换器中的抖动的方法及设备
CN200980138566.8A Active CN102165697B (zh) 2008-10-23 2009-10-22 用于多位σ-δ模/数转换器中的抖动的方法及设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200980138566.8A Active CN102165697B (zh) 2008-10-23 2009-10-22 用于多位σ-δ模/数转换器中的抖动的方法及设备

Country Status (7)

Country Link
US (3) US7961125B2 (zh)
EP (2) EP2351228B1 (zh)
KR (2) KR101651140B1 (zh)
CN (2) CN102119489B (zh)
ES (2) ES2617852T3 (zh)
TW (2) TWI473440B (zh)
WO (2) WO2010048360A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443023B2 (en) * 2007-03-13 2013-05-14 Applied Micro Circuits Corporation Frequency synthesis rational division
US7720160B1 (en) * 2006-12-14 2010-05-18 Maxim Integrated Products, Inc. Phase noise shaping using sigma delta modulation in a timing recovery unit
US8762436B1 (en) 2007-03-13 2014-06-24 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division
US8478805B1 (en) 2007-03-12 2013-07-02 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division decomposition
US8073085B1 (en) * 2007-07-07 2011-12-06 Redpine Signals, Inc. Analog to digital converter bit width and gain controller for a wireless receiver
US8212700B2 (en) * 2009-07-09 2012-07-03 Stellamar Llc Delta-sigma-delta modulator
US8212706B1 (en) * 2009-07-27 2012-07-03 Marvell International Ltd. Threshold driven dynamic comparator
KR101301147B1 (ko) * 2009-12-04 2013-09-10 한국전자통신연구원 광 오에프디엠 수신기 및 그것의 광신호 수신 방법
US8130127B1 (en) * 2010-06-30 2012-03-06 Cirrus Logic, Inc. Discrete-time delta-sigma modulator with improved anti-aliasing at lower quantization rates
CN102025375B (zh) * 2010-12-07 2013-12-04 西安电子科技大学 模数转换器及其数字校准电路
US8390490B2 (en) * 2011-05-12 2013-03-05 Texas Instruments Incorporated Compressive sensing analog-to-digital converters
US8942334B1 (en) 2011-07-13 2015-01-27 Pmc-Sierra, Inc. Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
US8693596B1 (en) 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
CN102571034B (zh) * 2011-12-30 2015-04-22 北京邮电大学 基于随机循环矩阵的模拟压缩感知采样方法及系统
US8570202B2 (en) * 2012-02-03 2013-10-29 Sigear Europe Sarl Digital-to-analog converter implementing hybrid conversion architecture
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
CN105075124B (zh) 2013-03-11 2018-11-06 密克罗奇普技术公司 使用n个电容器的4n+1层电容性dac
US8970415B2 (en) * 2013-03-11 2015-03-03 Microchip Technology Incorporated Multi-level capacitive DAC
US9054733B2 (en) 2013-06-12 2015-06-09 Microchip Technology Incorporated Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
US8970414B2 (en) * 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter
US9520906B2 (en) * 2014-06-25 2016-12-13 Qualcomm Incorporated Switched capacitor transmitter circuits and methods
US20160006272A1 (en) * 2014-07-03 2016-01-07 Apple Inc. Battery charger with gauge-based closed-loop control
EP2980801A1 (en) * 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for estimating noise in an audio signal, noise estimator, audio encoder, audio decoder, and system for transmitting audio signals
US9584153B2 (en) 2015-01-12 2017-02-28 Microchip Technology Incorporated Efficient dithering technique for sigma-delta analog-to-digital converters
DE102015105090A1 (de) * 2015-04-01 2016-10-06 Krohne Messtechnik Gmbh Verfahren zum Betreiben eines Feldgerätes und entsprechendes Feldgerät
CN106067823B (zh) * 2015-04-20 2020-12-08 英飞凌科技股份有限公司 用于mems传感器的系统和方法
US9976924B2 (en) * 2015-04-20 2018-05-22 Infineon Technologies Ag System and method for a MEMS sensor
RU2656838C2 (ru) * 2015-12-01 2018-06-06 Франгиз Гильфанетдинович Хисамов Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи
US9503120B1 (en) * 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering
DE102016103995B4 (de) * 2016-03-04 2018-03-01 Infineon Technologies Ag Spektral geformtes Zufallssignal
US10069319B2 (en) 2016-03-08 2018-09-04 Apple Inc. Systems and methods for simultaneously charging a battery with multiple power sources
US9768799B1 (en) 2016-03-21 2017-09-19 Industry University Cooperation Foundation Hanyang University Analog to digital converter including differential VCO
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN106027058A (zh) * 2016-07-20 2016-10-12 中国科学院上海天文台 数模转换装置及方法
WO2018064720A1 (en) * 2016-10-04 2018-04-12 The University Of Newcastle A device, system and method for digital-to-analogue conversion
EP3339885A1 (de) * 2016-12-21 2018-06-27 Hexagon Technology Center GmbH Laserdistanzmessmodul mit inl-fehlerkompensation
KR101877672B1 (ko) 2017-04-03 2018-07-11 엘에스산전 주식회사 Ａｄ컨버터
KR101887808B1 (ko) * 2017-04-25 2018-08-10 서울대학교산학협력단 아날로그 디지털 변환 장치
US9906237B1 (en) * 2017-04-28 2018-02-27 Texas Instruments Incorporated Digital-to-analog converter and method of operating
US10263636B2 (en) * 2017-06-07 2019-04-16 Motorola Solutions, Inc. Scalable dynamic range analog-to-digital converter system
CN109495112A (zh) * 2017-09-11 2019-03-19 联发科技股份有限公司 模数转换方法及δ-σ调制器
US11716092B2 (en) 2017-10-25 2023-08-01 Arizona Board Of Regents On Behalf Of The University Of Arizona Optimizable analog-to-digital converter for unipolar or bipolar pulse signals based on multi-bit sigma-delta modulation
US11115045B2 (en) * 2017-10-25 2021-09-07 Arizona Board Of Regents On Behalf Of The University Of Arizona Adaptive analog-to-digital converter for pulsed signals based on multi-bit sigma-delta modulation
CN109884518A (zh) * 2017-12-06 2019-06-14 爱德万测试公司 测试装置及测试方法
US10969273B2 (en) * 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US10727861B2 (en) * 2018-06-12 2020-07-28 Maxlinear, Inc. Excess loop delay estimation and correction
US10892772B2 (en) 2018-08-17 2021-01-12 Invensense, Inc. Low power always-on microphone using power reduction techniques
US10833699B1 (en) * 2019-08-22 2020-11-10 Silicon Laboratories Inc. Resistor based delta sigma multiplying DAC with integrated reconstruction filter
US10848176B1 (en) * 2019-10-01 2020-11-24 Raytheon Company Digital delta-sigma modulator with non-recursive computation of residues
US10784878B1 (en) * 2019-12-21 2020-09-22 Steradian Semiconductors Private Limited Digital to analog converter tolerant to element mismatch
EP4082114A4 (en) * 2019-12-27 2023-10-25 Intel Corporation APPARATUS FOR CORRECTING A MIS-MAIRING, DIGITAL-ANALOG CONVERTER SYSTEM, TRANSMITTER, BASE STATION, MOBILE DEVICE AND METHOD FOR CORRECTING A MIS-MAIRING
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
US11303295B1 (en) * 2020-11-15 2022-04-12 xMEMS Labs, Inc. SDM encoder and related signal processing system
CN113691224A (zh) * 2021-08-12 2021-11-23 上海艾为电子技术股份有限公司 数字音频功放电路、芯片及减小空闲音的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172628B1 (en) * 1998-03-26 2001-01-09 Ess Technology, Inc. Tone modulation with square wave
US6515603B1 (en) * 1999-06-25 2003-02-04 Lake Technology Limited. Sigma delta modulator with buried data

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034197A (en) 1976-06-30 1977-07-05 Bell Telephone Laboratories, Incorporated Digital filter circuit
US4606004A (en) 1984-03-21 1986-08-12 General Electric Company Apparatus for reduction of filtration truncation errors
GB8510969D0 (en) 1985-04-30 1985-06-05 British Telecomm Digital filters
US4965668A (en) 1989-11-09 1990-10-23 The Grass Valley Group, Inc. Adaptive rounder for video signals
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
JP3168620B2 (ja) * 1991-07-03 2001-05-21 ソニー株式会社 ディジタル／アナログ変換装置
GB9209498D0 (en) 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
JPH06153180A (ja) * 1992-09-16 1994-05-31 Fujitsu Ltd 画像データ符号化方法及び装置
US6304608B1 (en) 1998-11-04 2001-10-16 Tai-Haur Kuo Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones
WO2000044098A1 (en) 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
US6388595B1 (en) 2000-02-03 2002-05-14 Tektronix, Inc. Dithering apparatus to properly represent aliased signals for high speed signal sampling
JP2002076898A (ja) * 2000-08-25 2002-03-15 Nippon Precision Circuits Inc ノイズシェーパ
DE60117827T2 (de) 2000-09-11 2006-11-23 Broadcom Corp., Irvine Verfahren und gerät zur formung der fehlanpassung eines überabgetasteten wandlers
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6426714B1 (en) 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US20040036636A1 (en) * 2002-08-26 2004-02-26 Rifeng Mai Tone-free dithering methods for sigma-delta DAC
JP3851870B2 (ja) 2002-12-27 2006-11-29 株式会社東芝 可変分解能ａ／ｄ変換器
US6795005B2 (en) * 2003-02-13 2004-09-21 Texas Instruments Incorporated Variable, adaptive quantization in sigma-delta modulators
DE102004009611B4 (de) * 2004-02-27 2010-01-14 Infineon Technologies Ag Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler
US6894631B1 (en) 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US7129874B2 (en) 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
US7102558B2 (en) 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
DE102004049481B4 (de) * 2004-10-11 2007-10-18 Infineon Technologies Ag Analog-Digital-Wandler
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
US7286072B2 (en) 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
KR100716737B1 (ko) 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
WO2007094255A1 (ja) * 2006-02-14 2007-08-23 Matsushita Electric Industrial Co., Ltd. Ｄ／ａ変換器
US7425910B1 (en) * 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US7298305B2 (en) 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US7538705B2 (en) 2006-07-25 2009-05-26 Microchip Technology Incorporated Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter
US7414557B2 (en) * 2006-12-15 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters
US7411534B1 (en) * 2007-06-20 2008-08-12 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having integrator dither injection and quantizer output compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172628B1 (en) * 1998-03-26 2001-01-09 Ess Technology, Inc. Tone modulation with square wave
US6515603B1 (en) * 1999-06-25 2003-02-04 Lake Technology Limited. Sigma delta modulator with buried data

Also Published As

Publication number Publication date
EP2425534B1 (en) 2016-12-07
TW201106636A (en) 2011-02-16
EP2351228B1 (en) 2017-01-18
CN102165697A (zh) 2011-08-24
US20100103013A1 (en) 2010-04-29
EP2425534A2 (en) 2012-03-07
ES2622145T3 (es) 2017-07-05
US8085176B2 (en) 2011-12-27
ES2617852T3 (es) 2017-06-20
WO2010048362A3 (en) 2010-06-17
WO2010048360A2 (en) 2010-04-29
TW201027935A (en) 2010-07-16
CN102165697B (zh) 2014-08-20
US7961125B2 (en) 2011-06-14
TWI473440B (zh) 2015-02-11
TWI478502B (zh) 2015-03-21
KR101651261B1 (ko) 2016-08-26
KR101651140B1 (ko) 2016-08-25
US20110169672A1 (en) 2011-07-14
US7961126B2 (en) 2011-06-14
WO2010048360A3 (en) 2010-06-24
KR20110085877A (ko) 2011-07-27
CN102119489A (zh) 2011-07-06
WO2010048362A2 (en) 2010-04-29
KR20110090884A (ko) 2011-08-10
US20100103003A1 (en) 2010-04-29
EP2351228A2 (en) 2011-08-03

Similar Documents

Publication Publication Date Title
CN102119489B (zh) 用于多位∑-δ数/模转换器中的抖动的方法及设备
US6577257B2 (en) Methods and systems for digital dither
EP1402644B1 (en) Method and apparatus for suppressing tones induced by cyclic dynamic element matching (dem) algorithms
WO1997033375A1 (en) Spectral shaping of errors in a/d converters
US6727765B1 (en) Stochastic pulse generator device and method of same
US6992606B2 (en) Method and circuit for multi-standard sigma-delta modulator
US7508331B2 (en) Digital-to-analog converter with dynamic element matching to minimize mismatch error
CN107113005B (zh) 用于σ-δ模/数转换器的高效抖动技术
US20060195776A1 (en) Linear feedback shift register first-order noise generator
Hsieh et al. Spectral shaping of dithered quantization errors in sigma–delta modulators
Kojima et al. Limit cycle suppression technique using digital dither in delta sigma DA modulator
Vera et al. Idle Tones Reduction in Digital Single-Bit ΣΔ Modulators
EP4364299A1 (en) Sigma-delta modulator based analog-to-digital converter and dithering method thereof
Hasanpour et al. Dynamic element matching using simultaneity tow different techniques for multibit Delta Sigma Modulator
Sanyal et al. A simple and efficient dithering method for vector quantizer based mismatch-shaped ΔΣ DACs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant