RU2656838C2 - Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи - Google Patents

Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи Download PDF

Info

Publication number
RU2656838C2
RU2656838C2 RU2015151664A RU2015151664A RU2656838C2 RU 2656838 C2 RU2656838 C2 RU 2656838C2 RU 2015151664 A RU2015151664 A RU 2015151664A RU 2015151664 A RU2015151664 A RU 2015151664A RU 2656838 C2 RU2656838 C2 RU 2656838C2
Authority
RU
Russia
Prior art keywords
block
inputs
output
outputs
pseudo
Prior art date
Application number
RU2015151664A
Other languages
English (en)
Other versions
RU2015151664A (ru
Inventor
Франгиз Гильфанетдинович Хисамов
Денис Франгизович Хисамов
Денис Михайлович Собачкин
Андрей Дмитриевич Золотуев
Михаил Вадимович Бобылев
Original Assignee
Франгиз Гильфанетдинович Хисамов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Франгиз Гильфанетдинович Хисамов filed Critical Франгиз Гильфанетдинович Хисамов
Priority to RU2015151664A priority Critical patent/RU2656838C2/ru
Publication of RU2015151664A publication Critical patent/RU2015151664A/ru
Application granted granted Critical
Publication of RU2656838C2 publication Critical patent/RU2656838C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относится к устройству синхронизации псевдослучайной последовательности (ПСП) на основе мажоритарного декодирования для широкополосных систем связи, относящемуся к области передачи дискретной информации и используемому для синхронизации псевдослучайных последовательностей в системах связи с CDMA и MC-CDMA в каналах низкого качества. Технический результат – повышение вероятности синхронизации ПСП при использовании устройства в широкополосных системах связи CDMA и MC-CDMA в каналах низкого качества и уменьшение аппаратной сложности устройства при синхронизации апериодических ПСП. Для этого устройство содержит блок решающего устройства, регистратор фазы ПСП, генератор элементов поля α, блок ключевых схем “И”, сумматоры, коммутатор, блок счетчиков с пороговыми элементами, блок управления, датчик ПСП, схему подгона, коррелятор и блок порога. 1 ил.

Description

Предлагаемое изобретение относится к области передачи дискретной информации и может быть использовано для синхронизации псевдослучайной последовательности (ПСП) в каналах низкого качества как в системах специальной связи, так и в системах гражданского назначения на базе CDMA и MC-CDMA.
Устройством-аналогом является устройство, предложенное в статье Kilgus C.«Pseudonoisecodeacquisitionmajoritylogicdecoding». - IEEE Trans. onCommunication, COM-21, 1973, №6, c. 772-774.
Устройство содержит датчик ПСП, один из входов которого подключен к выходу блока декодирования (приема) ПСП, состоящего из мажоритарной решающей схемы, входы которой подключены к сумматорам по модулю два, к входам которых подключены выходы ячеек памяти регистратора фазы ПСП (сдвигового регистра).
Недостатком данного устройства является высокая аппаратная сложность при использовании апериодических ПСП, которая растет линейно с увеличением периода ПСП. К тому же устройство разработано для традиционных систем связи с одной несущей и при использовании его в системах с многими несущими или поднесущими, например в системах связи с множественным доступом МС-CDMA уменьшается точность синхронизации ПСП за счет неполного использования частотного ресурса, когда передача ПСП происходит только на одной поднесущей.
Наиболее близким техническим решением является устройство для мажоритарного декодирования ПСП, предложенное в работе Новиков И.А., Номоконов В. Н., Шебанов А. А., Яковлев Д.О. «К вопросу о мажоритарном декодировании М-последовательностей». - Вопросы радиоэлектроники. Сер. ОТ, 1976, вып. 5, с. 50-55.
Известное устройство содержит регистратор фазы ПСП, выходы ячеек памяти которого подключены через блок ключевых схем «И» к выходам ячеек памяти генератора элементов поля α; а выходы блока ключевых схем «И» через сумматоры подключены к коммутатору, выходы которого подключены к входам блока счетчиков с пороговыми элементами.
Существенным недостатком этого устройства является то, что устройство предназначено только для декодирования ПСП и также не применимо для систем связи со многими несущими MC-CDMA.
Задачей изобретения является создание устройства, предназначенного для синхронизации ПСП, которое повышает вероятность синхронизации ПСП на каналах низкого качества в широкополосных системах связи CDMA и MC-CDMA, и имеющего малую аппаратную сложность при синхронизации апериодических ПСП.
Эта задача решается тем, что в устройство для мажоритарного декодирования ПСП, содержащее регистратор фазы ПСП, выходы ячеек памяти которого подключены через блок ключевых схем «И» к выходам ячеек памяти генератора элементов поляα, а выходы блока ключевых схем «И» через сумматоры подключены к коммутатору, выходы которого подключены к входам блока счетчиков с пороговыми элементами, добавлены блок решающего устройства, блок управления, датчик ПСП, схема подгона, коррелятор и блок порога. На входы блока решающего устройства подается ПСП из подканалов, а выход подключен к входу регистратора фазы ПСП, один из выходов которого подключен к входу блока управления, выход которого параллельно подключен к одному из входов датчика ПСП и входу схемы подгона. Входы датчика ПСП подключены к выходам блока счетчиков с пороговыми элементами, а выход подключен к одному из входов коррелятора, другой вход которого подключен к выходу блока решающего устройства, выход же коррелятора подключен к входу блока порога, выход которого подключен к одному из входов датчика ПСП.
Благодаря новой совокупности существенных признаков за счет добавления блока решающего устройства, блока управления, датчика ПСП, схемы подгона, коррелятора и блока порога повышается вероятность синхронизации ПСП при использовании устройства в широкополосных системах связи CDMA и MC-CDMA и уменьшается аппаратная сложность при синхронизации апериодических ПСП, которая с увеличением периода ПСП изменяется по логарифмическому закону.
Анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественными всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности «новизна».
Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности «изобретательский уровень».
На фиг. 1 представлена структурная схема устройства синхронизации псевдослучайной последовательности для систем связи с многочастотными сигналами. Используемые в фигуре обозначения:
Figure 00000001
- идентификатор подканала или номер поднесущей в диапазоне 1…Nc;
РУ - решающее устройство;
а1, а2 ,…, аk - декодированные символы начальной фазы ПСП длиной «k» элементов;
ПСП - псевдослучайная последовательность.
Принцип работы устройства поясняется фигурой 1.
Предложенное устройство содержит блок 1 решающего устройства, на входы которого подается ПСП из подканалов, а выход подключен ко входу регистратора 2 фазы ПСП, выходы ячеек памяти которого подключены через блок 4 ключевых схем «И» к выходам ячеек памяти генератора 3 элементов поляα, а выходы блока 4 ключевых схем «И» через сумматоры 5 подключены к коммутатору 6, выходы которого подключены к входам блока 7 счетчиков с пороговыми элементами, один из выходов которого подключен ко входу блока 8 управления, выход которого параллельно подключен к одному из входов датчика 9 ПСП и входу схемы 10 подгона. Входы датчика 9 ПСП подключены к выходам блока 7 счетчиков с пороговыми элементами, а выход подключен к одному из входов коррелятора 11, в свою очередь другой вход которого подключен к выходу блока 1 решающего устройства, выход же коррелятора 11 подключен к входу блока 12 порога, выход которого подключен к одному из входов датчика 9 ПСП.
Устройство работает следующим образом. Блок 1 решающего устройства по большинству принятых символов ПСП из подканалов
Figure 00000001
принимает решение о значении символа ПСП, после чего ПСП записывается в регистратор 2 фазы ПСП. Если в системе используется одна несущая, то есть традиционный CDMA, то символ ПСП сразу после демодулятора записывается в регистратор 2 фазы ПСП, то есть блок 1 решающего устройства не используется в схеме. После приема (записи в регистратор 2 фазы ПСП) первых «κ» символов ПСП запускается генератор 3 элементов поля α с начальным состоянием α°, который за один такт работы регистратора 2 фазы ПСП должен проработать «κ» тактов, при этом последовательно с помощью перемножения в блоке 4 ключевых схем «И» и последующего сложения по модулю два в блоке 5 сумматора по модулю два на выходе коммутатора 6 будут формироваться символы а1, а2 ,…, аk декодируемой начальной фазы ϕ0. В зависимости от начального состояния α° записанного в ячейки памяти генератора 3 элементов поля α, будет декодироваться определенная начальная фаза ПСП ϕ0. При приеме очередного символа состояние генератора 3 элементов поляα будет соответствовать α-1, получаемое за счет сдвига влево из состояния α°. Состояние α-1 даст на выходе сумматора символ a1 и при последовательных сдвигах генератора 3 элементов поля α вправо получим символы ПСП а2 ,…, аk декодируемой начальной фазы ϕ0. В счетчиках 7 с пороговыми элементами будут накапливаться значения а1, а2 ,…, аk и при превышении заданного порога параллельно выдается решение о значении фазы ϕ0. Далее ПСП записывается в датчик 9 ПСП и с помощью блока 8 управления и схемы 10 подгона происходит подгон фазы ПСП на величину задержки равной времени вынесения решения относительно фазы принятого отрезка, которое всегда известно на приеме. Затем ПСП из датчика 9 ПСП поступает на вход 11 коррелятора, на другой вход которого поступает ПСП из блока 1 решающего устройства, после чего напряжение на выходе коррелятора 11 сравнивается с пороговым значением блока 12 порога и при превышении его устройство синхронизации переходит в автономный режим работы. Если переход в автономный режим не происходит, то процесс синхронизации ПСП продолжается.

Claims (1)

  1. Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи, содержащее регистратор фазы псевдослучайной последовательности (ПСП), выходы ячеек памяти которого подключены через блок ключевых схем «И» к выходам ячеек памяти генератора элементов поля α, а выходы блока ключевых схем «И» через сумматоры подключены к коммутатору, выходы которого подключены к входам блока счетчиков с пороговыми элементами, отличающееся тем, что содержит также блок решающего устройства, блок управления, датчик ПСП, схему подгона, коррелятор и блок порога, на входы блока решающего устройства подается ПСП из подканалов, а выход подключен к входу регистратора фазы ПСП, причем один из выходов блока счетчиков с пороговыми элементами подключен к входу блока управления, выход которого параллельно подключен к одному из входов датчика ПСП и входу схемы подгона, выход которой подключен к одному из входов датчика ПСП, другие входы датчика ПСП подключены к выходам блока счетчиков с пороговыми элементами, а выход подключен к одному из входов коррелятора, другой вход которого подключен к выходу блока решающего устройства, выход же коррелятора подключен к входу блока порога, выход которого подключен к одному из входов датчика ПСП.
RU2015151664A 2015-12-01 2015-12-01 Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи RU2656838C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015151664A RU2656838C2 (ru) 2015-12-01 2015-12-01 Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015151664A RU2656838C2 (ru) 2015-12-01 2015-12-01 Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи

Publications (2)

Publication Number Publication Date
RU2015151664A RU2015151664A (ru) 2017-06-02
RU2656838C2 true RU2656838C2 (ru) 2018-06-06

Family

ID=59031533

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015151664A RU2656838C2 (ru) 2015-12-01 2015-12-01 Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи

Country Status (1)

Country Link
RU (1) RU2656838C2 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2093964C1 (ru) * 1995-04-21 1997-10-20 Малое научно-производственное предприятие Фирма "Аркус" Устройство поиска и сопровождения сигнала синхронизации в спутниковых системах связи по приему
WO2003056703A1 (en) * 2001-12-21 2003-07-10 Digital Fountain, Inc. Multi-stage code generator and decoder for communication systems
US6665308B1 (en) * 1995-08-25 2003-12-16 Terayon Communication Systems, Inc. Apparatus and method for equalization in distributed digital data transmission systems
SU1840131A1 (ru) * 1980-03-17 2006-07-10 Воронежский научно-исследовательский институт связи Устройство передачи и приема для широкополосной радиосвязи
WO2010048360A2 (en) * 2008-10-23 2010-04-29 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1840131A1 (ru) * 1980-03-17 2006-07-10 Воронежский научно-исследовательский институт связи Устройство передачи и приема для широкополосной радиосвязи
RU2093964C1 (ru) * 1995-04-21 1997-10-20 Малое научно-производственное предприятие Фирма "Аркус" Устройство поиска и сопровождения сигнала синхронизации в спутниковых системах связи по приему
US6665308B1 (en) * 1995-08-25 2003-12-16 Terayon Communication Systems, Inc. Apparatus and method for equalization in distributed digital data transmission systems
WO2003056703A1 (en) * 2001-12-21 2003-07-10 Digital Fountain, Inc. Multi-stage code generator and decoder for communication systems
WO2010048360A2 (en) * 2008-10-23 2010-04-29 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters

Also Published As

Publication number Publication date
RU2015151664A (ru) 2017-06-02

Similar Documents

Publication Publication Date Title
RU2235429C1 (ru) Способ частотно-временной синхронизации системы связи и устройство для его осуществления
EP2226964A1 (en) Synchronization structure and method for a receiving apparatus of a communication system
CN110324891B (zh) 处理设备、网络节点、客户端设备及其方法
EP2680518A1 (en) Method and apparatus of cross-correlation with application to channel estimation and detection
JP5612224B2 (ja) プライマリ同期信号検出方法および装置
WO2009129296A2 (en) Pseudorandom sequence generation for ofdm cellular systems
JP5208815B2 (ja) フレーム番号検出装置
CN106301652A (zh) 一种基于连续相位调制信号相位变化特征的码元同步方法
CN104459734A (zh) 基于nh码元跳变检测的北斗卫星导航信号捕获方法
CN102752098A (zh) 用于通信系统的基于伪随机码序列同步的误码测量方法
RU2656838C2 (ru) Устройство синхронизации псевдослучайной последовательности на основе мажоритарного декодирования для широкополосных систем связи
KR102214914B1 (ko) 직교 시퀀스를 이용한 노이즈 전력 추정에 기초한 패킷 검출 방법 및 송, 수신기
KR101838415B1 (ko) 직교 주파수 분할 멀티플렉싱 (ofdm) 시스템에서의 타이밍 동기화를 위한 시스템
WO2015078270A1 (zh) 一种前导序列生成方法、定时同步方法和设备
SE515911C2 (sv) Förfarande och anordning för mottagning av en symbolsekvens
CN103384401A (zh) 基于先进先出结构的同步捕获装置及其方法
EP2798803A1 (en) Assembly and method for detecting multiple level signals
US8948333B2 (en) Clock frequency error detecting device
CN108696296B (zh) 频段选择的方法和终端站点
CN106788803B (zh) Wcdma系统中上行dch信道功率的测量方法及装置
US8693524B2 (en) Synchronization method for impulse system ultra-wideband
RU2013125901A (ru) Способ установления цикловой синхронизации
RU2460224C1 (ru) Демодулятор сигналов с относительной фазовой модуляцией
Prozorov et al. Nonlinear filtering of pseudonoise signals using high-order Markov chain model
RU2618941C2 (ru) Коррелятор

Legal Events

Date Code Title Description
TC4A Altering the group of invention authors

Effective date: 20190219

MM4A The patent is invalid due to non-payment of fees

Effective date: 20181202