TWI611662B - 可組態的時間交錯類比至數位轉換器 - Google Patents

Abstract

本發明揭示一種時間交錯類比至數位轉換器，用以將L個類比輸入訊號轉換成L個對應數位輸出訊號。

該時間交錯類比至數位轉換器包括一由N個(N大於L)組成類比至數位轉換器所構成的陣列，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出並且每一個組成類比至數位轉換器皆被調適成用以數位化一類比輸入取樣。

該時間交錯類比至數位轉換器還包括一控制器，其被調適成用以(針對被標示為i=1、2、…、L的L個類比輸入訊號的每一者)從該由N個組成類比至數位轉換器所構成的陣列中選擇組成類比至數位轉換器的數量N_i(其中，N_i大於或等於1並且)，並且讓該類比輸入訊號的每一個取樣在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中被數位化。

該時間交錯類比至數位轉換器還包括一多工器，其被調適成用以(針對該些L個類比輸入訊號的每一者)多工處理該些選定的Ni個組成類比至數位轉換器的每一個組成類比至數位轉換器的已數位化取樣，用以產生對應於 該類比輸入訊號的數位輸出訊號。

Description

可組態的時間交錯類比至數位轉換器

本發明大體上關於類比至數位轉換器的領域。更特別的是，本發明關於可動態組態的時間交錯類比至數位轉換器。

電子設備(例如，舉例來說，電視機以及其它音頻/視訊設備)通常係利用數位技術來施行，而非類比技術。一般來說，數位技術越先進會越需要將類比訊號轉換成適合數位技術施行方式的數位訊號。

概念上，類比至數位轉換器(亦表示為ADC或A/D轉換器)及其基本功能(取樣與保留、量化)係本技術中眾所熟知的並且本文中不會進一步詳盡闡述。

對高取樣頻率來說，可能需要使用ADC結構，或者至少有好處，該ADC結構包括能夠適應於該高取樣頻率的數個組成ADC。此些結構會減輕每一個組成ADC上的處理速度需求。此些ADC結構的範例有管線ADC以及時間交錯ADC(舉例來說，平行連續的ADC)。US 2011/0304489 A1、WO 2007/093478 A1、EP 0624289 B1、以及WO 2010/042051 A1便說明多種範例的時間交錯ADC結構。

在類比至數位轉換的一典型應用中可能希望數位化二或更多個類比輸入訊號，其中，對應的數位訊號應該有不同的取樣比率及/或每 一個取樣中有不同的解析度。這可藉由在該些訊號的每一者中使用不同的ADC來解決。

舉例來說，在音頻/視訊應用中(舉例來說，處理一音頻輸入訊號以及三個(RBG)視訊輸入訊號)，該(些)視訊訊號需要的取樣比率通常遠高於該(些)音頻訊號。該音頻訊號通常可被一非時間交錯ADC充分地處理(且甚至被超取樣以達到高動態的目的)；而該(些)視訊訊號中的每一者則可能需要一具有數個組成ADC的時間交錯ADC。另一範例係在車輛相關的應用中，其中，來自大量感測器(及/或雷同的訊號源)的訊號可能需要以各式各樣的ADC必要條件來處理。

然而，在每一個訊號中使用不同ADC的解決方式可能並不適用於所有情況。舉例來說，針對特殊類型的訊號、比率、及/或解析度所設計的每一個時間交錯ADC可能缺乏彈性及/或效率不彰。舉例來說，針對一條音頻通道以及三條視訊通道所設計的架構可能並不適合使用在具有四條音頻通道的情況中，反之亦然。

所以，本領域需要更具彈性的時間交錯類比至數位轉換器。

應該強調的係，本說明書中所使用的「包括/其包括」一詞係表明所述特徵元件、事物、步驟或構件的存在；但是並不排除一或更多個其它特徵元件、事物、步驟、構件或是它們的群組之存在，或是加入一或更多個其它特徵元件、事物、步驟、構件或是它們的群組。

某些實施例的一目的係消弭至少一部分的上面缺點並且提供用於時間交錯類比至數位轉換器之可組態操作的方法與安排。

根據第一項觀點，這會藉由一種操作一時間交錯類比至數位轉換器的方法來達成，用以將整數L個類比輸入訊號轉換成L個對應數位輸出訊號，其中，L大於1，並且該些類比輸入訊號與數位輸出訊號係以i=1、2、…、L來標示。該時間交錯類比至數位轉換器包括一由整數N個組成類比至數位轉換器所構成的陣列，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出，其中，N大於L。

該方法包括(針對該些L個類比輸入訊號的每一者)：取樣該類比輸入訊號；從該由N個組成類比至數位轉換器所構成的陣列中選擇數個(N_i個)組成類比至數位轉換器(其中，N_i大於或等於1並且

)；在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中數位化該類比輸入訊號的每一個取樣；以及多工處理該些選定的N_i個組成類比至數位轉換器的每一個組成類比至數位轉換器的已數位化取樣，用以產生對應於該類比輸入訊號的數位輸出訊號。

於某些實施例中，N_i(i=1、2、…、L)經過選擇，俾使得

。

針對該選定的N_i大於1的i=1、2、…、L來說，根據某些實施例，在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中數位化該類比輸入訊號的每一個取樣的步驟可以包括：在一第一選定的組成類比至數位轉換器中數位化該類比輸入訊號的一第一取樣；以及在一第二選定的組成類比至數位轉換器中數位化該類比輸入訊號的一第二取樣。

於某些實施例中，被選定的N_i個組成類比至數位轉換器可 以均勻的方式來處理該類比輸入訊號的個別取樣，舉例來說，以循環比對(round-robin)方式來處理取樣。舉例來說，倘若被選定的N_i等於3的話，該類比輸入訊號的第一取樣可以在第一選定的組成類比至數位轉換器中被處理，該類比輸入訊號的第二取樣可以在第二選定的組成類比至數位轉換器中被處理，該類比輸入訊號的第三取樣可以在第三選定的組成類比至數位轉換器中被處理，該類比輸入訊號的第四取樣可以在第一選定的組成類比至數位轉換器中被處理，依此類推。

根據某些實施例，該方法可以進一步包括(針對該些L個類比輸入訊號的每一者)：將該類比輸入訊號解多工成N_i個已解多工的訊號；以及，藉由在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中處理該些N_i個已解多工訊號的每一者，該類比輸入訊號的每一個取樣可以在該些選定的N_i個組成類比至數位轉換器的該個別組成類比至數位轉換器中被數位化。

倘若該些L個數位輸出訊號的每一者有一個別的取樣比率R_i且該些取樣比率R_i中至少兩者(i=j、k)互不相同而使得R_j>R_k的話，那麼，該方法可以包括選擇(針對該些L個類比輸入訊號的每一者)數量N_i(i=j、k)而使得

。

倘若該些L個數位輸出訊號的每一者有一個別的取樣解析度Q_i且該些取樣解析度Q_i中至少兩者(i=j、k)互不相同而使得Q_j>Q_k的話，那麼，該方法可以包括選擇(針對該些L個類比輸入訊號的每一者)數量N_i(i=j、k)而使得

。一般來說，所需要的解析度越低，一組成類比至 數位轉換器數位化一類比取樣會越快(至少該組成類比至數位轉換器的時脈率不會改變)。

根據某些實施例，該方法可以包括在將該類比輸入訊號分割成N_i個訊號串之前或之後取樣該些L個類比輸入訊號的每一者。

於某些實施例中，取樣該類比輸入訊號可以包括(針對該些L個類比輸入訊號的至少其中一者)以高於對應於該類比輸入訊號的數位輸出訊號之取樣比率的取樣比率來取樣該類比輸入訊號。因此，該些L個類比輸入訊號的該至少其中一者會被超取樣。於此些實施例中，該方法可以進一步包括後處理該些選定的N_i個組成類比至數位轉換器的每一者的已數位化取樣，用以產生對應於該類比輸入訊號的數位輸出訊號。該後處理可以在多工處理該些選定的N_i個組成類比至數位轉換器的每一者的已數位化取樣之前、之後、或是同時被實施。舉例來說，該後處理可以包括減樣該些已數位化取樣。超取樣與後處理會一起造成具有所希望的取樣比率的數位輸出訊號，而其中一項可能的好處為可以達到該類比至數位轉換的較高動態。

本發明的第二項觀點為一種電腦程式產品，其包括一電腦可讀取媒體，於該媒體中有一包括程式指令的電腦程式。該電腦程式可載入於一資料處理單元之中並且被調適成用以在該電腦程式被該資料處理單元運行時執行根據第一項觀點的方法。

根據本發明的第三項觀點，一種時間交錯類比至數位轉換器被提供用以將整數L個類比輸入訊號轉換成L個對應數位輸出訊號，其中，L大於1，並且該些類比輸入訊號與數位輸出訊號係以i=1、2、…、L來標 示。該時間交錯類比至數位轉換器包括一由整數N個組成類比至數位轉換器所構成的陣列(N大於L)、一控制器以及一多工器。

每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出並且被調適成用以數位化一類比輸入取樣。

該控制器被調適成用以(針對該些L個類比輸入訊號的每一者)從該由N個組成類比至數位轉換器所構成的陣列中選擇數個(N_i個)組成類比至數位轉換器(其中，N_i大於或等於1並且

)，並且讓該類比輸入訊號的每一個取樣在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中被數位化。

該多工器被調適成用以(針對該些L個類比輸入訊號的每一者)多工處理該些選定的N_i個組成類比至數位轉換器的每一個組成類比至數位轉換器的已數位化取樣，用以產生對應於該類比輸入訊號的數位輸出訊號。

根據某些實施例，該時間交錯類比至數位轉換器進一步包括一解多工器，其被調適成用以(針對該些L個類比輸入訊號的每一者)將該類比輸入訊號解多工成N_i個已解多工的訊號。於此些實施例中，該控制器可以被調適成用以讓該些N_i個已解多工訊號的每一者在該些選定的N_i個組成類比至數位轉換器的該個別組成類比至數位轉換器中被處理。該時間交錯類比至數位轉換器可以進一步包括一用於該些L個類比輸入訊號的每一者的取樣與保留單元，其被調適成用以提供類比輸入取樣給該解多工器。

於其它實施例中，該時間交錯類比至數位轉換器可以進一步包括一用於該些N個組成類比至數位轉換器的每一者的取樣與保留單元， 其被調適成用以提供類比輸入取樣給該些N個組成類比至數位轉換器。

根據該些L個數位輸出訊號的每一者有一個別的取樣比率R_i且該些取樣比率R_i中至少兩者(i=j、k)互不相同而使得R_j>R_k的實施例，該控制器可以被調適成用以選擇N_i(i=j、k)而使得

。

根據該些L個數位輸出訊號的每一者有一個別的取樣解析度Q_i且該些取樣解析度Q_i中至少兩者(i=j、k)互不相同而使得Q_j>Q_k的實施例，該控制器可以被調適成用以選擇N_i(i=j、k)而使得

。

本發明的第四項觀點係一種積體電路，其包括第三項觀點的時間交錯類比至數位轉換器。

本發明的第五項觀點係一種電子裝置，其包括第三項觀點的時間交錯類比至數位轉換器或是第四項觀點的積體電路。

於某些實施例中，第三、第四以及第五項觀點可以額外具有等同於或對應於如上面針對第一項觀點所解釋之任何各種特徵元件的特徵元件。

某些實施例的優點為可以提供一非常彈性的時間交錯類比至數位轉換器結構來處理二或更多個類比輸入訊號。

某些實施例的另一優點為因為該時間交錯類比至數位轉換器結構可動態組態(舉例來說，在軟體中)，所以，可以適應該些不同輸入訊號所需要的不同取樣比率及/或不同解析度；同時硬體資源仍會有效地被運用。

舉例來說，藉由可調整地指派(以固定的組態或是透過軟體 來動態組態)每一個輸入訊號的處理至一或更多個組成類比至數位轉換器，可以單一標準產品(也就是，單一硬體設計)來適應各式各樣不同的應用。

某些實施例的進一步優點係可以最佳化功率消耗，因為沒有被用到的資源(舉例來說，組成ADC)可置於低功率模式中或者可以被完全關閉。

某些實施例的又一優點係提高超取樣一訊號的可能性。相較於直接以所需要的取樣比率來進行取樣，超取樣(以及可能對應的減樣)可以提供較廣的動態範圍。

300‧‧‧時間交錯類比至數位轉換器(TI ADC)

301‧‧‧類比輸入訊號

302‧‧‧數位輸出訊號

311‧‧‧取樣與保留單元

312‧‧‧取樣與保留單元

313‧‧‧取樣與保留單元

319‧‧‧控制訊號

320‧‧‧解多工器

321‧‧‧組成類比至數位轉換器

322‧‧‧組成類比至數位轉換器

323‧‧‧組成類比至數位轉換器

328‧‧‧控制訊號

329‧‧‧控制訊號

330‧‧‧多工器

338‧‧‧控制訊號

340‧‧‧控制器

350‧‧‧時序訊號產生器

400‧‧‧時間交錯類比至數位轉換器(TI ADC)

401‧‧‧類比輸入訊號

402‧‧‧數位輸出訊號

411‧‧‧取樣與保留單元

412‧‧‧取樣與保留單元

413‧‧‧取樣與保留單元

419‧‧‧控制訊號

421‧‧‧組成類比至數位轉換器

422‧‧‧組成類比至數位轉換器

423‧‧‧組成類比至數位轉換器

428‧‧‧控制訊號

429‧‧‧控制訊號

430‧‧‧多工器

438‧‧‧控制訊號

440‧‧‧控制器

450‧‧‧時序訊號產生器

461‧‧‧輸入切換器

462‧‧‧輸入切換器

463‧‧‧輸入切換器

900‧‧‧CD-ROM

910‧‧‧裝置

920‧‧‧記憶體

930‧‧‧資料處理單元

參考附圖可從下面實施例的詳細說明中明白本發明的進一步目的、特點以及優點，其中：圖1所示的係根據某些實施例的範例方法步驟的流程圖；圖2所示的係根據某些實施例的範例方法步驟的流程圖；圖3所示的係根據某些實施例的範例安排的方塊圖；圖4所示的係根據某些實施例的範例安排的方塊圖；圖5所示的係根據某些實施例的範例安排的操作的概略時序圖；圖6所示的係根據某些實施例的範例安排的操作的概略時序圖；圖7所示的係根據某些實施例的範例安排的操作的概略時序圖；圖8所示的係根據某些實施例的範例安排的操作的概略時序圖；以及圖9所示的係根據某些實施例的電腦可讀取媒體的示意圖。

將在下面說明的實施例中，送往一時間交錯類比至數位轉換 器(Time-Interleaved Analog-to-Digital Converter，TI ADC)的數個類比輸入訊號中的每一者可以被指派該TI ADC的該些(N個)組成ADC中的一或更多個。舉例來說，該指派可以軟體來施行，並且可以目前輸入訊號情形為基礎而動態調適。

舉例來說，倘若一第一輸入訊號要以一高於第二輸入訊號之取樣比率的取樣比率來取樣的話，該第二輸入訊號可以被指派的組成ADC會少於該第一輸入訊號。或者，甚至除此之外，倘若一第一輸入訊號要以一高於第二輸入訊號之解析度的解析度來量化的話，該第二輸入訊號可以被指派的組成ADC會少於該第一輸入訊號。

本文參考的情況中一TI ADC的該些數位輸出訊號中的二或更多者有不同的取樣比率及/或不同的解析度；但是，應該注意的是，此些範例情況不應被視為限制性，而且實施例亦可應用於其它情況中。

圖1所示的係根據某些實施例的操作一時間交錯類比至數位轉換器的範例方法100，該時間交錯類比至數位轉換器包括N個組成類比至數位轉換器。如在步驟110中所示，方法步驟120至170係針對L(L<N)個類比輸入訊號中的每一者被實施(舉例來說，平行、半平行或是依序)，用以產生L個對應的數位輸出訊號。

在步驟120中會以取樣比率R_i來取樣具有標示i(i=1、2、…、L)的類比輸入訊號；而在步驟130中會針對此類比輸入訊號選擇整數N_i(以及對應的組成ADC)。

N_i的選擇滿足

(於某些實施例中，甚至滿足

)並且通常在最佳假定目前情況的條件下運用該些組成ADC。

舉例來說，倘若該些L個數位輸出訊號的每一者有一個別的取樣比率R_i且該些取樣比率R_i中至少兩者(i=j、k)互不相同而使得R_j>R_k的話，那麼，該方法可以包括選擇N_i(i=j、k)而使得

；及/或倘若該些L個數位輸出訊號的每一者有一個別的取樣解析度Q_i且該些取樣解析度Q_i中至少兩者(i=j、k)互不相同而使得Q_j>Q_k的話，那麼，該方法可以包括選擇N_i(i=j、k)而使得

。

在步驟140中，具有標示i之已取樣的類比輸入訊號會被分成(舉例來說，藉由解多工)N_i個訊號串(每一個訊號串通常有取樣比率R_i/N_i)；並且該些N_i個訊號串的每一者會在步驟160中於該些N_i個組成ADC的一個別組成ADC中被數位化。

最後，在步驟170中，從該些N_i個組成ADC處所輸出的N_i個數位訊號串會被多工處理，用以產生一比率為R_i的數位輸出訊號。

圖2所示的係根據某些實施例的操作一時間交錯類比至數位轉換器的範例方法200，該時間交錯類比至數位轉換器包括N個組成類比至數位轉換器。如在步驟210中所示，方法步驟230至270係針對L(L<N)個類比輸入訊號中的每一者被實施(舉例來說，平行、半平行或是依序)，用以產生L個對應的數位輸出訊號。

在步驟230中會針對具有標示i(i=1、2、…、L)的類比輸入訊號選擇整數N_i(以及對應的組成ADC)。

N_i的選擇滿足

(於某些實施例中，甚至滿足

)並且通常在最佳假定目前情況的條件下運用該些組成ADC。

舉例來說，倘若該些L個數位輸出訊號的每一者有一個別的取樣比率R_i且該些取樣比率R_i中至少兩者(i=j、k)互不相同而使得R_j>R_k的話，那麼，該方法可以包括選擇N_i(i=j、k)而使得

；及/或倘若該些L個數位輸出訊號的每一者有一個別的取樣解析度Q_i且該些取樣解析度Q_i中至少兩者(i=j、k)互不相同而使得Q_j>Q_k的話，那麼，該方法可以包括選擇N_i(i=j、k)而使得

。

在步驟250中，該類比輸入訊號會在該些N_i個組成ADC的每一者中以取樣比率R_i/N_i被取樣。一般來說，該些不同N_i個組成ADC的取樣時間會對照於彼此被時間移位，俾使得它們一起提供取樣比率R_i。

在步驟260中，該些N_i個取樣串的每一者會在該些N_i個組成ADC的一個別組成ADC中被數位化；而且在步驟270中，從該些N_i個組成ADC處所輸出的N_i個數位訊號串會被多工處理，用以產生一比率為R_i的數位輸出訊號。

圖3所示的係根據某些實施例的一範例時間交錯類比至數位轉換器(TI ADC)300。舉例來說，TI ADC 300可以被調適成用以實施配合圖1所述的方法100。

TI ADC 300被調適成用以將L個類比輸入訊號(SIGN_IN_1、SIGN_IN_2、…、SIGN_IN_L)301轉換成L個對應數位輸出訊號(SIGN_OUT_1、SIGN_OUT_2、…、SIGN_OUT_L)302並且包括由N個(N>L)組成類比至數位轉換器(ADC_1、ADC_2、…ADC_N)321、322、323所構成的陣列。每一個組成ADC可以包括任何合宜的已知或未來ADC施行方式。 舉例來說，該些組成ADC可以各自包括一連續近似ADC，例如，在WO2012/123578 A1與EP 0624289 B1之中所述的任何ADC。

一取樣與保留單元(S/H_1、S/H_2、…、S/H_L)311、312、313會被提供用於該些L個類比輸入訊號(以i=1、2、…、L來標示)中的每一者，而且每一個取樣與保留單元被調適成用於以取樣比率R_i來取樣一個別的類比輸入訊號。一控制器(CNTR)340被調適成用以透過一或更多個控制訊號319來控制該些取樣與保留單元中每一者的時脈(舉例來說，比率與時序)。

控制器340還被調適成用以為該些L個類比輸入訊號的每一者選擇整數N_i(以及對應的組成ADC)。N_i的選擇已在上面例示說明過並且此處不作進一步詳述。

控制器340會以該選擇為基礎被調適成用以藉由一或更多個控制訊號328讓一解多工器(DE-MUX)320將標示為i的類比輸入訊號的取樣串(具有比率R_i)分成N_i個訊號串(每一個訊號串通常有取樣比率R_i/N_i)。該控制器進一步被調適成用以讓該些N_i個訊號串的每一者被該些N_i個組成ADC的一個別組成ADC處理。組成ADC 321、322、323的操作(舉例來說，進行一新的類比輸入取樣的操作速度與時序)透過一或更多個控制訊號329被控制器340控制。

一多工器(MUX)330針對被標示為i的類比輸入訊號被調適成用以組合從該些N_i個組成ADC處所輸出的N_i個數位訊號串，用以產生一比率為R_i的數位輸出訊號302。控制器340被調適成用以藉由一或更多個控制訊號338來控制該多工器330的操作。

一般來說，控制訊號328與338緊密地關聯，俾使得該多工 器以和該解多工器分配該些對應類比取樣相同的順序從該些組成ADC輸出處拾取數位取樣。

一時序訊號產生器(TIM_GEN)350可以配合控制器340被提供(舉例來說，被併入在該控制器中或者被連接至該控制器)並且可以被調適成用以提供各種時序訊號(舉例來說，提供該些組成ADC的操作時脈與觸發給該些取樣與保留單元與該些組成ADC、…等)給控制器340。

圖4所示的係根據某些實施例的另一範例時間交錯類比至數位轉換器(TI ADC)400。舉例來說，TI ADC 400可以被調適成用以實施配合圖2所述的方法200。

TI ADC 400被調適成用以將L個類比輸入訊號(SIGN_IN_1、SIGN_IN_2、…、SIGN_IN_L)401轉換成L個對應數位輸出訊號(SIGN_OUT_1、SIGN_OUT_2、…、SIGN_OUT_L)402並且包括由N個(N>L)組成類比至數位轉換器(ADC_1、ADC_2、…ADC_N)421、422、423所構成的陣列。

一控制器(CNTR)440被調適成用以為該些L個類比輸入訊號的每一者選擇整數N_i(以及對應的組成ADC)。N_i的選擇已在上面例示說明過並且此處不作進一步詳述。

控制器440還被調適成以該選擇為基礎藉由一或更多個控制訊號428來控制N個輸入切換器461、462、463(一輸入切換器用於每一個組成類比至數位轉換器)中每一者的位置，俾使得該些切換器中的N_i的位置用以將被標示為i(i=1、2、…、L)的類比輸入訊號輸入至其對應的處理路徑。

一取樣與保留單元(S/H_1、S/H_2、…、S/H_N)411、412、413 會被提供用於該些N個組成ADC中的每一者，而且每一個取樣與保留單元被調適成用於以取樣比率R_i/N_i取樣一個別的類比輸入訊號。控制器440被調適成用以透過一或更多個控制訊號419來控制該些取樣與保留單元中每一者的時脈(舉例來說，比率與時序)。

該控制器進一步被調適成用以讓被標示為i的類比輸入訊號的該些N_i訊號串中的每一者被該些N_i個組成ADC的一個別組成ADC處理。組成ADC 421、422、423的操作(舉例來說，進行一新的類比輸入取樣的操作速度與時序)透過一或更多個控制訊號429被控制器440控制。

一多工器(MUX)430針對被標示為i的類比輸入訊號被調適成用以組合從該些N_i個組成ADC處所輸出的N_i個數位訊號串，用以產生一比率為R_i的數位輸出訊號402。控制器440被調適成用以藉由一或更多個控制訊號438來控制該多工器430的操作。一般來說，控制訊號419、428以及438緊密地關聯，俾使得該多工器(針對被標示為i的類比輸入訊號)從該些N_i個組成ADC輸出處拾取數位取樣，其輸入切換器會選擇被標示為i的類比輸入訊號並且和被觸發的該些對應取樣與保留單元有相同順序。

一時序訊號產生器(TIM_GEN)450可以配合控制器440被提供(舉例來說，被併入在該控制器中或者被連接至該控制器)並且可以被調適成用以提供各種時序訊號(舉例來說，提供該些組成ADC的操作時脈與觸發給該些取樣與保留單元與該些組成ADC、…等)給控制器440。

應該注意的係，許多施行方式的細節對個別實施例的說明並不重要，因而可在圖式(舉例來說，圖3與4)及對應內文中被省略。舉例來說，可能出現在每一條處理路徑中或是在輸入301、401處提供類比訊號之 前的額外處理步驟(舉例來說，濾波、放大、缺陷補償、…等)可以被排除。此些省略並沒有排除此些特徵元件之任何可能存在性的意圖。

圖5概略圖解根據某些實施例的一TI ADC結構的範例事件之間的關係的時序圖。舉例來說，該時序圖可以和如圖4之結構的TI ADC結構有關。於此範例中，N=3、L=2、R₁=2R₂、Q₁=Q₂，並且選擇N₁=2、N₂=1。因此，第一類比輸入訊號被指派兩個組成ADC(於此範例中為ADC_1與ADC_2)，而第二類比輸入訊號被指派一個組成ADC(於此範例中為ADC_3)。

圖中從最上面開始，圖解針對N=3個取樣與保留單元的觸發訊號(S/H_TRIG_1、S/H_TRIG_2、S/H_TRIG_3)511、512、513(對照圖4的411、412、413)。接著為針對N=3個取樣與保留單元的觸發訊號(ADC_TRIG_1、ADC_TRIG_2、ADC_TRIG_3)521、522、523以及對應的輸出時序(ADC_OUT_1、ADC_OUT_2、ADC_OUT_3)531、532、533(對照圖4的421、422、423)。最後圖解的係L=2個已多工輸出訊號的時序(SMPL_OUT_1、SMPL_OUT_2)541、542。

該第一類比輸入訊號被輸入至第一處理路徑與第二處理路徑(對照圖4的切換器461與462)。如511與512所示，該第一類比輸入訊號被第一取樣與保留單元與第二取樣與保留單元交替取樣(每一者套用取樣比率R₁/N₁=R_1/2)。第一組成ADC與第二組成ADC會如521與522所示般配合個別取樣與保留單元被觸發。虛線箭頭514顯示第一取樣與保留單元的操作和第一組成ADC的操作之間的關係，而虛線箭頭515顯示第二取樣與保留單元的操作和第二組成ADC的操作之間的關係。當已經超過個別組成ADC的潛伏期週期時，一個別輸出會如531與532所示般地被提供用於每 一個組成ADC觸發。虛線箭頭524顯示第一組成ADC潛伏期，而虛線箭頭525顯示第二組成ADC潛伏期。訊號541以及虛線箭頭534與535圖解來自第一組成ADC的輸出與第二組成ADC的輸出被多工處理用以提供一取樣比率R₁的輸出訊號。

該第二類比輸入訊號被輸入至第三處理路徑(對照圖4的切換器463)。如513所示，該第二類比輸入訊號被第三取樣與保留單元取樣(套用取樣比率R₂/N₂=R₂)。第三組成ADC會如523所示般配合個別取樣與保留單元被觸發。虛線箭頭516顯示第三取樣與保留單元的操作和第三組成ADC的操作之間的關係。當已經超過第三組成ADC的潛伏期週期時，一個別輸出會如533所示般地被提供用於每一個組成ADC觸發。虛線箭頭526顯示第三組成ADC潛伏期。訊號542以及虛線箭頭536圖解來自第三組成ADC的輸出直接提供一取樣比率R₂的輸出訊號(因為N₂=1，所以，不需要任何多工處理)。

圖6概略圖解根據某些實施例的一TI ADC結構的範例事件之間的關係的時序圖。舉例來說，該時序圖可以和如圖4之結構的TI ADC結構有關。於此範例中，N=3、L=2、R₁=R₂、Q₁=2Q₂，並且選擇N₁=2、N₂=1。因此，第一類比輸入訊號被指派兩個組成ADC(於此範例中為ADC_1與ADC_2)，而第二類比輸入訊號被指派一個組成ADC(於此範例中為ADC_3)。

圖中從最上面開始圖解針對N=3個取樣與保留單元的觸發訊號(S/H_TRIG_1、S/H_TRIG_2、S/H_TRIG_3)611、612、613(對照圖4的411、412、413)。接著為針對N=3個取樣與保留單元的觸發訊號(ADC_TRIG_1、ADC_TRIG_2、ADC_TRIG_3)621、622、623以及對應的輸出時序 (ADC_OUT_1、ADC_OUT_2、ADC_OUT_3)631、632、633(對照圖4的421、422、423)。最後圖解的係L=2個已多工輸出訊號的時序(SMPL_OUT_1、SMPL_OUT_2)641、642。

該第一類比輸入訊號被輸入至第一處理路徑與第二處理路徑(對照圖4的切換器461與462)。如611與612所示，該第一類比輸入訊號被第一取樣與保留單元與第二取樣與保留單元交替取樣(每一者套用取樣比率R₁/N₁=R_1/2)。第一組成ADC與第二組成ADC會如621與622所示般配合個別取樣與保留單元被觸發。虛線箭頭614顯示第一取樣與保留單元的操作和第一組成ADC的操作之間的關係，而虛線箭頭615顯示第二取樣與保留單元的操作和第二組成ADC的操作之間的關係。當已經超過個別組成ADC的潛伏期週期時，一個別輸出會如631與632所示般地被提供用於每一個組成ADC觸發。虛線箭頭624顯示第一組成ADC潛伏期，而虛線箭頭625顯示第二組成ADC潛伏期。訊號641以及虛線箭頭634與635圖解來自第一組成ADC的輸出與第二組成ADC的輸出被多工處理用以提供一取樣比率R₁的輸出訊號。

該第二類比輸入訊號被輸入至第三處理路徑(對照圖4的切換器463)。如613所示，該第二類比輸入訊號被第三取樣與保留單元取樣(套用取樣比率R₂/N₂=R₂)。第三組成ADC會如623所示般配合個別取樣與保留單元被觸發。虛線箭頭616顯示第三取樣與保留單元的操作和第三組成ADC的操作之間的關係。當已經超過第三組成ADC的潛伏期週期(其和解析度Q₂有關並且能夠被視為Q₁/2)時，一個別輸出會如633所示般地被提供用於每一個組成ADC觸發。虛線箭頭626顯示第三組成ADC潛伏期。訊號642 以及虛線箭頭636圖解來自第三組成ADC的輸出直接提供一取樣比率R₂的輸出訊號(因為N₂=1，所以，不需要任何多工處理)。於此範例中，642所示的輸出訊號對照於633所示的第三組成ADC輸出已被延遲，以便達到和641所示的輸出訊號(其有較長的組成ADC潛伏期)時間對齊的目的。

圖7概略圖解根據某些實施例的一TI ADC結構的範例事件之間的關係的時序圖。舉例來說，該時序圖可以和如圖3之結構的TI ADC結構有關。於此範例中，N=3、L=2、R₁=2R₂、Q₁=Q₂，並且選擇N₁=2、N₂=1。因此，第一類比輸入訊號被指派兩個組成ADC(於此範例中為ADC_1與ADC_2)，而第二類比輸入訊號被指派一個組成ADC(於此範例中為ADC_3)。

圖中從最上面開始圖解L=2個取樣與保留單元的觸發訊號(S/H_TRIG_1、S/H_TRIG_2)701、702(對照圖3的311、312、313)。接著為用以將L=2個類比輸入訊號分成N=3個處理路徑訊號串的解多工器控制訊號(DE-MUX_1、DE-MUX_2、DE-MUX_3)711、712、713，N=3個取樣與保留單元的觸發訊號(ADC_TRIG_1、ADC_TRIG_2、ADC_TRIG_3)721、722、723以及對應的輸出時序(ADC_OUT_1、ADC_OUT_2、ADC_OUT_3)731、732、733(對照圖3的321、322、323)。最後圖解的係L=2個已多工輸出訊號的時序(SMPL_OUT_1、SMPL_OUT_2)741、742。

如701所示，該第一類比輸入訊號被第一取樣與保留單元取樣(套用取樣比率R₁)。該經取樣的訊號會藉由一解多工器交替地傳送取樣至它的第一輸出與第二輸出而分成兩個訊號串(各有取樣比率R₁/N₁=R₁/2)，如711、712以及虛線箭頭704與705所示。第一組成ADC與第二組成ADC會如721與722所示般配合個別解多工器輸出被觸發。虛線箭頭714顯示第 一解多工器輸出和第一組成ADC的操作之間的關係，而虛線箭頭715顯示第二解多工器輸出和第二組成ADC的操作之間的關係。當已經超過個別組成ADC的潛伏期週期時，一個別輸出會如731與732所示般地被提供用於每一個組成ADC觸發。虛線箭頭724顯示第一組成ADC潛伏期，而虛線箭頭725顯示第二組成ADC潛伏期。訊號741以及虛線箭頭734與735圖解來自第一組成ADC的輸出與第二組成ADC的輸出被多工處理用以提供一相同取樣比率R₁的輸出訊號。

如702所示，該第二類比輸入訊號被第二取樣與保留單元取樣(套用取樣比率R₂)。該經取樣的訊號直接被傳送至第三解多工器輸出(因為N₂=1)，如713以及虛線箭頭706所示。第三組成ADC會如723所示般配合個別取樣與保留單元被觸發。虛線箭頭716顯示第三解多工器輸出和第三組成ADC的操作之間的關係。當已經超過第三組成ADC的潛伏期週期時，一個別輸出會如733所示般地被提供用於每一個組成ADC觸發。虛線箭頭726顯示第三組成ADC潛伏期。訊號742以及虛線箭頭736圖解來自第三組成ADC的輸出直接提供一取樣比率R₂的輸出訊號(因為N₂=1，所以，不需要任何多工處理)。

圖8概略圖解根據某些實施例的一TI ADC結構的範例事件之間的關係的時序圖。舉例來說，該時序圖可以和如圖3之結構的TI ADC結構有關。於此範例中，N=3、L=2、R₁=R₂、Q₁=2Q₂，並且選擇N₁=2、N₂=1。因此，第一類比輸入訊號被指派兩個組成ADC(於此範例中為ADC_1與ADC_2)，而第二類比輸入訊號被指派一個組成ADC(於此範例中為ADC_3)。

圖中從最上面開始圖解L=2個取樣與保留單元的觸發訊號 (S/H_TRIG_1、S/H_TRIG_2)801、802(對照圖3的311、312、313)。接著為用以將L=2個類比輸入訊號分成N=3個處理路徑訊號串的解多工器控制訊號(DE-MUX_1、DE-MUX_2、DE-MUX_3)811、812、813，N=3個取樣與保留單元的觸發訊號(ADC_TRIG_1、ADC_TRIG_2、ADC_TRIG_3)821、822、823以及對應的輸出時序(ADC_OUT_1、ADC_OUT_2、ADC_OUT_3)831、832、833(對照圖3的321、322、323)。最後圖解的係L=2個已多工輸出訊號的時序(SMPL_OUT_1、SMPL_OUT_2)841、842。

如801所示，該第一類比輸入訊號被第一取樣與保留單元取樣(套用取樣比率R₁)。該經取樣的訊號會藉由一解多工器交替地傳送取樣至它的第一輸出與第二輸出而分成兩個訊號串(各有取樣比率R₁/N₁=R₁/2)，如811、812以及虛線箭頭804與805所示。第一組成ADC與第二組成ADC會如821與822所示般配合個別解多工器輸出被觸發。虛線箭頭814顯示第一解多工器輸出和第一組成ADC的操作之間的關係，而虛線箭頭815顯示第二解多工器輸出和第二組成ADC的操作之間的關係。當已經超過個別組成ADC的潛伏期週期時，一個別輸出會如831與832所示般地被提供用於每一個組成ADC觸發。虛線箭頭824顯示第一組成ADC潛伏期，而虛線箭頭825顯示第二組成ADC潛伏期。訊號841以及虛線箭頭834與835圖解來自第一組成ADC的輸出與第二組成ADC的輸出被多工處理用以提供一相同取樣比率R₁的輸出訊號。

如802所示，該第二類比輸入訊號被第二取樣與保留單元取樣(套用取樣比率R₂)。該經取樣的訊號直接被傳送至第三解多工器輸出(因為N₂=1)，如813以及虛線箭頭806所示。第三組成ADC會如823所示般配 合個別取樣與保留單元被觸發。虛線箭頭816顯示第三解多工器輸出和第三組成ADC的操作之間的關係。當已經超過第三組成ADC的潛伏期週期時，一個別輸出會如833所示般地被提供用於每一個組成ADC觸發。虛線箭頭826顯示第三組成ADC潛伏期。訊號842以及虛線箭頭836圖解來自第三組成ADC的輸出直接提供一取樣比率R₂的輸出訊號(因為N₂=1，所以，不需要任何多工處理)。於此範例中，842所示的輸出訊號對照於833所示的第三組成ADC輸出已被延遲，以便達到和841所示的輸出訊號(其有較長的組成ADC潛伏期)時間對齊的目的。

應該注意的係(亦如圖5與7中所示)，組成ADC潛伏期為恆定的TI ADC硬體可最佳地被使用，或者，至少接近最佳地被使用，因為每個輸入訊號的組成ADC的數量為可調整。同樣地，應該注意的係(亦如圖6與8中所示)，組成ADC潛伏期會因變動解析度(以及恆定循環時間)而改變的TI ADC硬體可最佳地被使用，或者，至少接近最佳地被使用，因為每個輸入訊號的組成ADC的數量為可調整。

根據某些實施例，本文中所述之組成ADC指派的動態方式可以結合不必使用所有組成ADC而且未被使用的組成ADC可以置入低能量模式中的方式。

此方式的其中一範例為當一彈性的數位輸出訊號取樣頻率時間交錯類比至數位轉換器包括被設計成用於一特殊固定時脈頻率的組成類比至數位轉換器時。於此範例中，該些組成ADC會由一類比至數位轉換器操作時脈訊號(ADC時脈)來時脈控制，其具有和該些組成ADC的設計及硬體施行方式相關聯的固定時脈週期；而TI ADC的其它部件(舉例來說， 取樣與保留單元)則以一取樣時脈為基礎被時脈控制，該取樣時脈的週期通常以一彈性的取樣比率為基礎。該彈性可在使用中獲得證實，因為針對目前取樣比率成為冗餘的處理路徑可被設為低能量模式。

將ADC時脈與取樣比率去耦合可能導致來自該些組成ADC的輸出取樣為非等距。該些輸出取樣可以該取樣時脈為基礎被正確地重新對齊，用以產生一具有等距取樣以及所希望取樣比率的最終數位訊號。

一控制器(圖3與4的340、440)可以因而進一步被調適成用以選擇應該如何使用該些N個組成ADC以及應該使用該些N個組成ADC中的哪些組成ADC(並且將其它組成ADC置入能量模式之中)並且管理訊號的時間對齊，俾使得該些數位輸出訊號有等距的取樣。

本文已述的實施例以及它們的等效例可以軟體或硬體或它們的組合來實現。它們可由和一通訊裝置相關聯或是整合的一般用途電路來實施，例如，數位訊號處理器(Digital Signal Processor，DSP)、中央處理單元(Central Processing Unit，CPU)、共同處理器單元、可場程式化閘陣列(Field Programmable Gate Array，FPGA)或是其它可程式化硬體；或者，可由專屬電路來實施，例如，舉例來說，特定應用積體電路(Application-Specific Integrated Circuit，ASIC)。所有此些形式皆被視為落在本揭示內容的範疇內。

本發明的實施例可以出現在包括根據任何實施例之電路系統/邏輯或是實施根據任何實施例之方法的電子設備內。舉例來說，該電子設備可以為一類比前端、一通訊裝置、一多媒體裝置、一音頻/視訊記錄器、…等。

根據某些實施例，一電腦程式產品包括一電腦可讀取媒體， 例如，舉例來說，磁碟或是如圖9的CD-ROM 900所示的CD-ROM。該電腦可讀取媒體可於其上儲存一包括程式指令的電腦程式。該電腦程式可載入於一資料處理單元930之中，舉例來說，資料處理單元930可以被併入於裝置910之中。當被載入至資料處理單元930之中時，該電腦程式可以被儲存在和該資料處理單元930相關聯或是整合的記憶體920之中。根據某些實施例，當被載入至該資料處理單元之中並且被該資料處理單元運行時，舉例來說，該電腦程式可以讓該資料處理單元執行根據圖1與2中所示之方法的方法步驟。

本文中雖然已經參考各種實施例；然而，熟習本技術的人士便會明瞭，本文中已述實施例的許多變化仍落在申請專利範圍的範疇內。舉例來說，本文中已述的方法實施例雖然經由以特定順序被實施的方法步驟來說明範例方法；然而，應該明瞭的係，此些事件順序亦可以另一種順序來進行，其並沒有脫離申請專利範圍的範疇。再者，某些方法步驟雖然被描述為依序實施，它們亦可以平行實施；反之依然。

依照相同的方式，應該注意的係，在實施例的說明中將功能性方塊分割成多個特殊單元並沒有任何限制意義。相反地，此些分割僅為範例。在本文中被描述為單一單元的功能性方塊可以被分成二或更多個單元。依照相同的方式，在本文中被描述為施行成二或更多個單元的功能性方塊亦可被施行成單一單元，其並沒有脫離申請專利範圍的範疇。舉例來說，控制器340、440可以被施行為數個單元。

所以，應該瞭解的係，本文中所述實施例的細節僅為達解釋之目的而沒有任何限制意義。相反地，本文則希望涵蓋落在申請專利範圍 之範圍內的所有變化。

300‧‧‧時間交錯類比至數位轉換器(TI ADC)

301‧‧‧類比輸入訊號

302‧‧‧數位輸出訊號

311‧‧‧取樣與保留單元

312‧‧‧取樣與保留單元

313‧‧‧取樣與保留單元

319‧‧‧控制訊號

320‧‧‧解多工器

321‧‧‧組成類比至數位轉換器

322‧‧‧組成類比至數位轉換器

323‧‧‧組成類比至數位轉換器

328‧‧‧控制訊號

329‧‧‧控制訊號

330‧‧‧多工器

338‧‧‧控制訊號

340‧‧‧控制器

350‧‧‧時序訊號產生器

Claims (13)

1. 一種操作一時間交錯類比至數位轉換器的方法，用以將整數L個類比輸入訊號轉換成L個對應數位輸出訊號，其中，L大於1，該些類比輸入訊號與數位輸出訊號係以i=1、2、…、L來標示，以及該時間交錯類比至數位轉換器包括一由整數N個組成類比至數位轉換器所構成的陣列，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出，其中，N大於L，針對該些L個類比輸入訊號的每一者(110、210)，該方法包括：取樣(120、250)該類比輸入訊號；從該由N個組成類比至數位轉換器所構成的陣列中選擇(130、230)組成類比至數位轉換器的數量N_i，其中，N_i大於或等於1並且

   

   ；在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中數位化(160、260)該類比輸入訊號的每一個取樣；以及多工處理(170、270)該些選定的N_i個組成類比至數位轉換器的每一個組成類比至數位轉換器的已數位化取樣，用以產生對應於該類比輸入訊號的數位輸出訊號；其中，該些L個數位輸出訊號的每一者有一個別的取樣比率R_i且該些取樣比率R_i中至少兩者互不相同，其中i=j、k，而使得R_j>R_k，且其中，針對該些L個類比輸入訊號的每一者選擇組成類比至數位轉換器的數量N_i包括選擇N_i，其中i=j、k，而使得

   

   。
2. 根據申請專利範圍第1項的方法，其中，倘若N_i大於1的話，在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中數位化該類比輸入訊號的每一個取樣，其包括： 在一第一選定的組成類比至數位轉換器中數位化該類比輸入訊號的一第一取樣；以及在一第二選定的組成類比至數位轉換器中數位化該類比輸入訊號的一第二取樣。
3. 根據申請專利範圍第1或2項的方法，其進一步包括，針對該些L個類比輸入訊號的每一者，將該類比輸入訊號解多工(140)成N_i個已解多工的訊號，且其中，在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中數位化該類比輸入訊號的每一個取樣，其包括在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中處理該些N_i個已解多工訊號的每一者。
4. 根據申請專利範圍第1或2項的方法，其中，該些L個數位輸出訊號的每一者有一個別的取樣解析度Q_i且該些取樣解析度Q_i中至少兩者互不相同，其中i=j、k，而使得Q_j>Q_k，且其中，針對該些L個類比輸入訊號的每一者選擇組成類比至數位轉換器的數量N_i包括選擇N_i，其中i=j、k，而使得

   

   。
5. 根據申請專利範圍第1或2項的方法，其中，取樣該類比輸入訊號包括，針對該些L個類比輸入訊號的至少其中一者，以高於對應於該類比輸入訊號的數位輸出訊號之取樣比率的取樣比率來取樣該類比輸入訊號，以及該方法進一步包括後處理該些選定的N_i個組成類比至數位轉換器的每一者的已數位化取樣，用以產生對應於該類比輸入訊號的數位輸出訊號。
6. 一種電腦程式產品，其包括一電腦可讀取媒體(900)，於該媒體中有一 包括程式指令的電腦程式，該電腦程式可載入於一資料處理單元(930)之中並且被調適成用以在該電腦程式被該資料處理單元運行時執行根據申請專利範圍第1至5項中任一項的方法。
7. 一種時間交錯類比至數位轉換器，用以將整數L個類比輸入訊號(301、401)轉換成L個對應數位輸出訊號(302、402)，其中，L大於1，並且該些類比輸入訊號與數位輸出訊號係以i=1、2、…、L來標示，該時間交錯類比至數位轉換器包括：一由整數N個組成類比至數位轉換器(321、322、323、421、422、423)所構成的陣列，其中，N大於L，每一個組成類比至數位轉換器皆有一類比輸入與一數位輸出並且被調適成用以數位化一類比輸入取樣；一控制器(340、440)，該控制器針對該些L個類比輸入訊號的每一者被調適成：從該由N個組成類比至數位轉換器所構成的陣列中選擇組成類比至數位轉換器的數量N_i，其中，N_i大於或等於1並且

   

   ；以及讓該類比輸入訊號的每一個取樣在該些選定的N_i個組成類比至數位轉換器的一個別組成類比至數位轉換器中被數位化；以及一多工器(330、430)，其被調適成用以針對該些L個類比輸入訊號的每一者多工處理該些選定的N_i個組成類比至數位轉換器的每一個組成類比至數位轉換器的已數位化取樣，用以產生對應於該類比輸入訊號的數位輸出訊號；其中，該些L個數位輸出訊號的每一者有一個別的取樣比率R_i且該些取樣比率R_i中至少兩者互不相同，其中i=j、k，而使得R_j>R_k，且其中，該 控制器(340、440)被調適成用以針對該些L個類比輸入訊號的每一者選擇組成類比至數位轉換器的數量N_i，其中i=j、k，而使得

   

   。
8. 根據申請專利範圍第7項的時間交錯類比至數位轉換器，其進一步包括一解多工器(320)，其被調適成用以針對該些L個類比輸入訊號的每一者將該類比輸入訊號解多工成N_i個已解多工的訊號，且其中，該控制器(340)被調適成用以讓該些N_i個已解多工訊號的每一者在該些選定的N_i個組成類比至數位轉換器的該個別組成類比至數位轉換器中被處理。
9. 根據申請專利範圍第8項的時間交錯類比至數位轉換器，其進一步包括一用於該些L個類比輸入訊號的每一者的取樣與保留單元(sameple-and-hold unit)(311、312、313)，其被調適成用以提供類比輸入取樣給該解多工器。
10. 根據申請專利範圍第7項的時間交錯類比至數位轉換器，其進一步包括一用於該些N個組成類比至數位轉換器的每一者的取樣與保留單元，其被調適成用以提供類比輸入取樣給該些N個組成類比至數位轉換器。
11. 根據申請專利範圍第7至10項中任一項的時間交錯類比至數位轉換器，其中，該些L個數位輸出訊號的每一者有一個別的取樣解析度Q_i且該些取樣解析度Q_i中至少兩者互不相同，其中i=j、k，而使得Q_j>Q_k，且其中，該控制器(340、440)被調適成用以針對該些L個類比輸入訊號的每一者選擇組成類比至數位轉換器的數量N_i，其中i=j、k，而使得

    

    。
12. 一種積體電路，其包括根據申請專利範圍第7至11項中任一項的時間交錯類比至數位轉換器。
13. 一種電子裝置，其包括根據申請專利範圍第7至11項中任一項的時間交錯類比至數位轉換器或是根據申請專利範圍第12項的積體電路。