JP4141397B2

JP4141397B2 - アナログデジタル変換装置

Info

Publication number: JP4141397B2
Application number: JP2004055221A
Authority: JP
Inventors: 淳和田; 邦之谷; 重人小林
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2008-08-27
Anticipated expiration: 2024-02-27
Also published as: JP2005244872A

Description

本発明は、信号変換技術に関し、特に、アナログ信号をデジタル信号に変換するアナログデジタル変換装置に関する。

入力されたアナログ信号をデジタル信号に変換するための回路の例として、パイプライン型ＡＤコンバータがある（例えば、特許文献１参照）。パイプライン型ＡＤコンバータは、低ビットのアナログデジタル変換を行う信号変換ユニットを複数段接続したものであり、それぞれの信号変換ユニットにより段階的にＡＤ変換を行う。また、減算増幅出力部を含む信号変換ユニットの出力を入力へ帰還することにより、同じ信号変換ユニットにより複数回ＡＤ変換を行うサイクリック型ＡＤコンバータも提案されている。
特開平９−２７５３４２号公報

一般に、システムＬＳＩに搭載されるアナログ回路ブロックは、決まった仕様に沿って設計がなされる。そのため、仕様の異なるアナログ回路ブロックを開発する場合は、再設計が必要となる。アナログ回路ブロックの設計・開発は、配置配線、論理検証、試作、評価など多くの工程を要し、数ヶ月にも渡る開発期間が必要となる場合もあるため、システムＬＳＩ開発のボトルネックとなっていた。アナログデジタル変換回路も例外ではなく、特に、近年目覚しい発展を遂げている画像や通信などの分野においては、より高速かつ高精度のＡＤ変換回路への要求が高まっており、ＡＤ変換回路の開発期間を短縮する技術が求められている。

本発明はこうした状況に鑑みてなされたものであり、その目的は、汎用性の高いＡＤ変換装置を提供することにある。

本発明のある態様は、アナログデジタル変換装置に関する。このアナログデジタル変換装置は、入力アナログ信号を所定ビット数のデジタル値に変換するＡＤ変換回路と、前記ＡＤ変換回路の出力をアナログ信号に変換するＤＡ変換回路と、前記入力アナログ信号から前記ＤＡ変換回路の出力信号を減算する減算回路と、を含む信号変換ユニットと、前記入力アナログ信号の入力元又は前記信号変換ユニットの出力信号の出力先を切り替えるための切替手段と、を備えることを特徴とする。

切替手段を設けることにより、信号変換ユニットの配置レイアウトを変更することなく、信号変換ユニットの信号の入力元又は出力先を自在に組み合わせて使用することができるので、様々な仕様に沿ったアナログデジタル変換装置を実現することができる。したがって、汎用性の高いＡＤ変換装置を提供することができる。

信号変換ユニットは、前記減算回路の出力信号を増幅する増幅回路を更に含んでもよい。これにより、信号変換ユニットの出力信号を用いて更に下位のビットのデジタル信号を得る場合に、変換精度を向上させることができる。

信号変換ユニットは、前記入力アナログ信号として、該信号変換ユニットの出力信号と、該信号変換ユニットの外部の回路からの信号との、いずれを入力するかを切り替えるスイッチ部を含んでもよい。これにより、信号変換ユニットを複数回循環使用してＡＤ変換を行うことが可能となり、回路面積を低減することができる。また、循環数を任意に設定可能であるから、設計の自由度が高まる。

切替手段は、前記信号変換ユニットに隣接する複数の回路の中から前記入力元又は前記出力先を選択可能であってもよい。例えば、信号変換ユニットの上下左右に隣接する回路の中から入力元又は出力先を選択可能とするために、信号変換ユニットの上下左右の４辺に切替手段が配置されてもよい。これにより、より設計の自由度が高まる。入力元又は出力先は、他の信号変換ユニットであってもよいし、その他任意の回路であってもよい。

アナログデジタル変換装置は、前記信号変換ユニットを複数備え、それぞれの前記信号変換ユニットに対して、前記切替手段が設けられてもよい。複数の信号変換ユニットは、直線状に配置されてもよいし、複数行かつ複数列にアレイ配置されてもよい。

前記切替手段は、前記入力元又は前記出力先と前記信号変換ユニットとを接続するための配線エリアであってもよい。配線工程において、配線により物理的に信号の入力元又は出力先を選択してもよい。

前記切替手段は、スイッチ素子であってもよい。トランジスタなどのスイッチ素子を設けることにより、電気的に信号の入力元又は出力先を選択してもよい。これにより、動的な切替制御も可能となり、ＡＤ変換装置の汎用性がより高まる。

アナログデジタル変換装置は、前記スイッチ素子のオンオフを制御する切替制御手段を更に備えてもよい。前記切替制御手段は、該アナログデジタル変換装置に要求される性能に基づいて、前記スイッチ素子のオンオフを制御してもよい。スイッチ素子のオンオフにより、信号変換ユニットの組み合わせや接続順序などを自在に変更することができるので、様々な仕様に対応することができる。また、アナログデジタル変換装置が搭載された機器の動作モードなどに応じて、アナログデジタル変換装置の性能を動的に変更することができる。

前記切替制御手段は、前記スイッチ素子のオンオフを制御することにより、使用されない信号変換ユニットが生じた場合は、その信号変換ユニットへの電力の供給を低減させてもよい。使用されない信号変換ユニットへの電力の供給を遮断してもよい。これにより、ＡＤ変換装置の消費電力を低減することができる。

本発明によれば、汎用性の高いＡＤ変換装置を提供することができる。

（第１の実施の形態）
本実施の形態のＡＤ変換装置は、低ビットのアナログデジタル変換を行う信号変換ユニットを複数行かつ複数列にアレイ配置した構成を有する。信号変換ユニットを直線状に配置するだけでなく、それらをアレイ配置することにより、レイアウトの自由度が高まり、様々な仕様に柔軟に対応可能なレイアウトを実現することができる。また、個々の信号変換ユニットとして、既に動作が確認済みのＩＰ（Intellectual Property）を利用し、それらをアレイ配置して自在に組み合わせることにより、要求された仕様に沿ったＡＤ変換装置を設計することができるので、設計・開発に要する期間、コストなどを大幅に削減することができる。

図１は、第１の実施の形態に係る信号変換ユニット１０の構成を示す。この信号変換ユニット１０は、パイプライン型ＡＤ変換装置の構成単位であり、以下、「パイプライン型ＡＤ変換ユニット１０」と呼ぶ。パイプライン型ＡＤ変換ユニット１０は、第１増幅回路１１、ＡＤ変換回路１２、ＤＡ変換回路１３及び減算増幅回路１６を含む。減算増幅回路１６は、減算回路１４及び第２増幅回路１５を含む。

入力端子１８に入力されたアナログ信号Ｖｉｎは、ＡＤ変換回路１２に入力され、所定のビット数のデジタル信号に変換される。このデジタル信号は、エンコーダ１７及びＤＡ変換回路１３に出力される。ＤＡ変換回路１３は、ＡＤ変換回路１２から出力されたデジタル信号をアナログ信号に変換する。このとき、ＤＡ変換回路１３はアナログ信号を２倍に増幅して減算回路１４に出力する。第１増幅回路１１は、入力アナログ信号Ｖｉｎをサンプルホールドし、２倍に増幅して減算回路１４に出力する。第１増幅回路１１及びＤＡ変換回路１３の増幅率は任意でよく、２倍に限るものではない。第１増幅回路１１は設けなくてもよく、その場合、ＤＡ変換回路１３はアナログ信号を増幅せずに減算回路１４に出力する。減算回路１４は、第１増幅回路１１より出力されるアナログ信号から、ＤＡ変換回路１３より出力されるアナログ信号を減算する。第２増幅回路１５は、減算回路１４の出力アナログ信号を２倍に増幅して出力する。第２増幅回路１５の増幅率は、任意であり２倍に限るものではない。例えば、ＡＤ変換回路１２がデジタル信号を２ビット取り出す場合は、第１増幅回路１１と第２増幅回路１５とにより全体で４倍に増幅されるのが好ましい。第２増幅回路１５の出力は、出力端子１９を介して外部へ出力され、例えば次段のＡＤ変換ユニットに入力される。

図２は、第１の実施の形態に係る信号変換ユニット２０の構成を示す。この信号変換ユニット２０は、サイクリック型ＡＤ変換装置の構成単位であり、以下、「サイクリック型ＡＤ変換ユニット２０」と呼ぶ。サイクリック型ＡＤ変換ユニット２０は、図１に示したパイプライン型ＡＤ変換ユニット１０の構成に加えて、入力信号を切り替えるスイッチ素子ＳＷ１及びＳＷ２を更に備える。スイッチ素子ＳＷ１がオンでスイッチ素子ＳＷ２がオフのときは、入力端子１８に入力されたアナログ信号ＶｉｎがＡＤ変換回路１２及び第１増幅回路１１に入力され、パイプライン型ＡＤ変換ユニット１０と同様の動作によりデジタル信号が取り出される。ここで、スイッチ素子ＳＷ１をオフに、スイッチ素子ＳＷ２をオンにすると、第２増幅回路１５の出力アナログ信号がＡＤ変換回路１２及び第１増幅回路１１に帰還され、再びサイクリック型ＡＤ変換ユニット２０によりＡＤ変換が行われる。こうして、複数回サイクリックにＡＤ変換が行われ、最終的に、第２増幅回路１５の出力は、出力端子１９を介して外部へ出力され、例えば次段のＡＤ変換ユニットに入力される。サイクリック型ＡＤ変換ユニット２０により最下位ビットまでＡＤ変換される場合は、第２増幅回路１５の出力は、外部へ出力されなくてもよく、その場合、出力端子１９は設けなくてもよい。サイクリック型ＡＤ変換ユニット２０は、循環数を制御することにより性能を変えることができるので、ＡＤ変換装置にサイクリック型ＡＤ変換ユニット２０を設けることにより設計の自由度が増す。

図３は、従来のＡＤ変換装置３０の構成を示す。ＡＤ変換装置３０は、図１に示したパイプライン型ＡＤ変換ユニット１０を直線状に接続した構造を有する。ここで、例として、それぞれのパイプライン型ＡＤ変換ユニット１０は、１００ＭＳ／ｓ（メガサンプル毎秒）の速度で３ビットのデジタル信号を取り出す能力を有するものとする。この場合、ＡＤ変換装置３０は、冗長ビットを考慮すると、理論上、１００ＭＳ／ｓで９ビットのＡＤ変換を行う能力を有する。冗長ビットは、ＡＤ変換の精度を向上させるために、パイプライン型ＡＤ変換装置における２段目以降の信号変換ユニットにおいて、または、サイクリック型ＡＤ変換ユニットを複数回循環させて使用する場合における２回目以降のＡＤ変換において、前段又は前回のＡＤ変換において得られたビットのうち下位のビットを再度ＡＤ変換により得るものである。ここでは、冗長ビットを１ビットとしているので、２、３、４段目のパイプライン型ＡＤ変換ユニット１０では、３−１＝２ビットのデジタル信号が得られることになる。したがって、全体では、３＋２＋２＋２＝９ビットのデジタル信号が得られる。以下、ＡＤ変換装置の性能について言及するときには、個々のパイプライン型ＡＤ変換ユニット又は帰還しない場合のサイクリック型ＡＤ変換ユニットが１００ＭＳ／ｓで動作すると仮定し、冗長ビットを１ビットとして総ビット数の理論値を算出するものとする。

図４は、本実施の形態のＡＤ変換装置４０の構成を示す。ＡＤ変換装置４０は、図１に示したパイプライン型ＡＤ変換ユニット１０又は図２に示したサイクリック型ＡＤ変換ユニット２０を、複数列かつ複数行にアレイ配置した構造を有する。図４では、４つのパイプライン型ＡＤ変換ユニット１０又はサイクリック型ＡＤ変換ユニット２０を、２行２列にアレイ配置した例を示しているが、もちろん、３行以上又は３列以上にアレイ配置してもよい。また、パイプライン型ＡＤ変換ユニット１０とサイクリック型ＡＤ変換ユニット２０の組合せは任意であってよく、例えば、２つのパイプライン型ＡＤ変換ユニット１０と２つのサイクリック型ＡＤ変換ユニット２０を組み合わせてもよい。また、サイクリック型ＡＤ変換ユニット２０を、循環使用せずに１回だけ使用し、パイプライン型ＡＤ変換ユニット１０として機能させてもよい。

図３に示した従来のパイプライン型ＡＤ変換装置３０は、パイプライン型ＡＤ変換ユニット１０が、信号の流れに沿って直線状に配置されていたが、本実施の形態のＡＤ変換装置４０ように、ＡＤ変換ユニットを２次元的にアレイ配置することにより、周囲に配置された他の回路との配線やレイアウトなどを柔軟に設計することができ、仕様の変更などがあった場合であっても、周囲の回路を含めた大掛かりな設計変更を強いられることなく、柔軟に対応することができる。

図５（ａ）は、図４に示したＡＤ変換装置４０において、パイプライン型ＡＤ変換ユニット１０ａ及び１０ｂを接続し、パイプライン型ＡＤ変換ユニット１０ｃ及び１０ｄを接続した例を示す。パイプライン型ＡＤ変換ユニット１０の性能を、１００ＭＳ／ｓで３ビットとすると、このＡＤ変換装置４０は、理論上、クロックを同期して２系統の構成にした場合は、１００ＭＳ／ｓで５ビットのデジタル信号を得る２系統のＡＤ変換装置として機能し、クロックを逆相にしてインターリーブ動作させた場合は、２００ＭＳ／ｓで５ビットのデジタル信号を得る１系統のＡＤ変換装置として機能する。

図５（ｂ）は、図４に示したＡＤ変換装置４０において、パイプライン型ＡＤ変換ユニット１０ａ、１０ｂ、１０ｃ、及び１０ｄを、入力側から、１０ｃ、１０ａ、１０ｂ、１０ｄの順に接続した例を示す。このＡＤ変換装置４０は、図３に示した従来のＡＤ変換装置３０と同様に、理論上、１００ＭＳ／ｓで９ビットのデジタル信号を得るＡＤ変換装置として機能する。

図６（ａ）は、図４に示したＡＤ変換装置４０において、サイクリック型ＡＤ変換ユニット２０ａ及び２０ｂを接続し、サイクリック型ＡＤ変換ユニット２０ｃ及び２０ｄを接続した例を示す。この例では、サイクリック型ＡＤ変換ユニット２０ａ及び２０ｃを１回循環使用し、サイクリック型ＡＤ変換ユニット２０ｂ及び２０ｄを２回循環使用する。ここで、１回循環使用するとは、サイクリック型ＡＤ変換ユニット２０の出力信号を１回入力に帰還させて循環使用することを意味しており、同じサイクリック型ＡＤ変換ユニット２０を合計２回使用することになる。このＡＤ変換装置４０は、クロックを同期して２系統の構成にした場合は、理論上、３３ＭＳ／ｓで１１ビットのデジタル信号を得る２系統のＡＤ変換装置として機能し、クロックを逆相にしてインターリーブ動作させた場合は、理論上、６６ＭＳ／ｓで１１ビットのデジタル信号を得る１系統のＡＤ変換装置として機能する。

図６（ｂ）は、図４に示したＡＤ変換装置４０において、サイクリック型ＡＤ変換ユニット２０ａ、２０ｂ、２０ｃ、及び２０ｄを、入力側から、２０ｃ、２０ａ、２０ｂ、２０ｄの順に接続した例を示す。図６（ａ）の場合と同様に、サイクリック型ＡＤ変換ユニット２０ａ及び２０ｃを１回循環使用し、サイクリック型ＡＤ変換ユニット２０ｂ及び２０ｄを２回循環使用すると、このＡＤ変換装置４０は、初段のサイクリック型ＡＤ変換ユニット２０ｃの１回目のＡＤ変換で３ビット、以降は１＋２＋３＋３＝９回のＡＤ変換で２ビットずつデジタル信号を得るので、理論上、３３ＭＳ／ｓで２１ビットのデジタル信号を得るＡＤ変換装置として機能する。

このように、ＡＤ変換ユニットを縦横にアレイ配置したレイアウトを用いることで、レイアウトを変更することなく、配線を変えるだけで、異なる仕様のＡＤ変換装置を比較的容易に実現することができる。これにより、汎用性の高いＡＤ変換装置を実現することができる。ＡＤ変換ユニットがアレイ配置された回路構成をＩＰライブラリに登録しておき、将来のＬＳＩ設計において利用可能としてもよい。

（第２の実施の形態）
本実施の形態では、信号変換ユニットのそれぞれに、入力元又は出力先を切り替えるための切替手段を設けておく。これにより、レイアウトを変更することなく、信号変換ユニットを自在に組み合わせて、必要な仕様に沿ったＡＤ変換装置を実現することができる。本実施の形態では、切替手段として、隣接する他の信号変換ユニットや、他の回路との配線のための領域を設けておき、製造時の配線工程で必要な配線を組んで、仕様に沿ったＡＤ変換装置を実現する技術を提案する。

図７は、本実施の形態のパイプライン型ＡＤ変換ユニット５０の構成を示す。本実施の形態のパイプライン型ＡＤ変換ユニット５０は、図１に示した第１の実施の形態のパイプライン型ＡＤ変換ユニット１０の構成に加えて、入力元を切り替えるための入力切替部７２及び出力先を切り替えるための出力切替部７４を備える。入力切替部７２及び出力切替部７４は、パイプライン型ＡＤ変換ユニット５０と他の回路との接続するための配線を設ける領域であってもよく、配線工程において必要な箇所が配線され、信号の入力元及び出力先が決定される。図７の例では、入力切替部７２は、２つの入力元を選択可能な配線エリアを有しており、出力切替部７４は、２つの出力先を選択可能な配線エリアを有しているが、３以上の入力元又は出力先を選択可能としてもよい。例えば、四方に隣接する他の信号変換ユニットの中から信号の入力元又は出力先を選択するために、パイプライン型ＡＤ変換ユニット５０の４辺のそれぞれに入力切替部７２及び出力切替部７４を設けてもよい。

図８は、本実施の形態のサイクリック型ＡＤ変換ユニット６０の構成を示す。本実施の形態のサイクリック型ＡＤ変換ユニット６０は、図２に示した第１の実施の形態のサイクリック型ＡＤ変換ユニット２０の構成に加えて、信号の入力元を切り替えるための入力切替部７２及び信号の出力先を切り替えるための出力切替部７４を備える。図８では、２系統の入力元が選択可能となっており、それぞれの入力系統に対して、外部から信号を入力するか、帰還された信号を入力するかを選択するためのスイッチ素子ＳＷ１及びＳＷ２が用意されている。別の例では、スイッチ素子ＳＷ１及びＳＷ２は共用とし、図７に示したパイプライン型ＡＤ変換ユニット５０の場合と同様の形態で、入力切替部７２及び出力切替部７４を設けてもよい。また、更に別の例では、スイッチ素子ＳＷ２ａ及びＳＷ２ｂを共用としてもよい。

図９（ａ）は、本実施の形態のＡＤ変換装置４２の構成を示し、図９（ｂ）は、本実施の形態のＡＤ変換装置４４の構成を示す。図９（ａ）に示したＡＤ変換装置４２は、図７に示したパイプライン型ＡＤ変換ユニット５０又は図８に示したサイクリック型ＡＤ変換ユニット６０を、２行２列のマトリクス状に配置した構造を有する。図９（ｂ）に示したＡＤ変換装置４４は、パイプライン型ＡＤ変換ユニット５０又はサイクリック型ＡＤ変換ユニット６０を、２つ直線状に配置した構造を有する。本実施の形態では、パイプライン型ＡＤ変換ユニット５０又はサイクリック型ＡＤ変換ユニット６０は、２次元的にアレイ配置されてもよいし、直線状に配置されてもよい。図９（ａ）及び図９（ｂ）に示した例では、入力切替部７２及び出力切替部７４を、パイプライン型ＡＤ変換ユニット５０又はサイクリック型ＡＤ変換ユニット６０の４辺に設けた例を示している。このような構成によれば、パイプライン型ＡＤ変換ユニット５０又はサイクリック型ＡＤ変換ユニット６０を直線状又は２次元的にアレイ配置したときに、上下左右に隣接する他のパイプライン型ＡＤ変換ユニット５０又はサイクリック型ＡＤ変換ユニット６０との間で信号の入力元又は出力先を自由に切り替えることが可能となるので、より設計の柔軟性が高まる。

図１０（ａ）は、図９（ａ）に示したＡＤ変換装置４２のレイアウトを利用して、図５（ａ）に示したＡＤ変換装置４０と同様の機能を有するＡＤ変換装置を実現した例を示す。本図のＡＤ変換装置４２では、パイプライン型ＡＤ変換ユニット５０ａの入力切替部７２の一つに、入力アナログ信号Ｖｉｎを入力するための配線が設けられ、パイプライン型ＡＤ変換ユニット５０ａの出力切替部７４の一つとパイプライン型ＡＤ変換ユニット５０ｂの入力切替部７２の一つとが配線により接続される。同様に、パイプライン型ＡＤ変換ユニット５０ｃの入力切替部７２の一つに、入力アナログ信号Ｖｉｎを入力するための配線が設けられ、パイプライン型ＡＤ変換ユニット５０ｃの出力切替部７４の一つとパイプライン型ＡＤ変換ユニット５０ｄの入力切替部７２の一つとが配線により接続される。

図１０（ｂ）は、図９（ａ）に示したＡＤ変換装置４２のレイアウトを利用して、図５（ｂ）に示したＡＤ変換装置４０と同様の機能を有するＡＤ変換装置を実現した例を示す。本図のＡＤ変換装置４２では、パイプライン型ＡＤ変換ユニット５０ｃの入力切替部７２の一つに、入力アナログ信号Ｖｉｎを入力するための配線が設けられ、パイプライン型ＡＤ変換ユニット５０ｃの出力切替部７４の一つとパイプライン型ＡＤ変換ユニット５０ａの入力切替部７２の一つとが、パイプライン型ＡＤ変換ユニット５０ａの出力切替部７４の一つとパイプライン型ＡＤ変換ユニット５０ｂの入力切替部７２の一つとが、パイプライン型ＡＤ変換ユニット５０ｂの出力切替部７４の一つとパイプライン型ＡＤ変換ユニット５０ｄの入力切替部７２の一つとが、それぞれ配線により接続される。

図１１（ａ）は、図９（ｂ）に示したＡＤ変換装置４４のレイアウトを利用して、２系統のＡＤ変換装置を実現した例を示す。この例では、サイクリック型ＡＤ変換ユニット６０ａ及び６０ｂを、１回循環使用する。個々のサイクリック型ＡＤ変換ユニット６０が、１回につき、１００ＭＳ／ｓで３ビットのデジタル信号を得ることができるとすると、このＡＤ変換装置４４は、クロックを同期して２系統の構成にした場合は、理論上、５０ＭＳ／ｓで５ビットのデジタル信号を得る２系統のＡＤ変換装置として機能し、クロックを逆相にしてインターリーブ動作させた場合は、理論上、１００ＭＳ／ｓで５ビットのデジタル信号を得る１系統のＡＤ変換装置として機能する。

図１１（ｂ）は、図９（ｂ）に示したＡＤ変換装置４４のレイアウトを利用して、サイクリック型ＡＤ変換ユニット６０ａ及び６０ｂを直線状に接続して１系統のＡＤ変換装置を実現した例を示す。この例では、サイクリック型ＡＤ変換ユニット６０ａ及び６０ｂを、１回循環使用する。個々のサイクリック型ＡＤ変換ユニット６０が、１回につき、１００ＭＳ／ｓで３ビットのデジタル信号を得ることができるとすると、このＡＤ変換装置４４は、理論上、５０ＭＳ／ｓで９ビットのデジタル信号を得る１系統のＡＤ変換装置として機能する。

このように、本実施の形態によれば、信号の入力元又は出力先を切り替えるための切替手段を設けておくことにより、再設計をせずに様々な使用に容易に対応可能な汎用性の高いＡＤ変換装置を提供することができる。また、このような汎用性の高い回路をＩＰとして再利用することで、ＡＤ変換装置の開発期間を大幅に低減することができるとともに、開発コストを大幅に低減することができる。

所定の仕様のＡＤ変換装置を製造するとき、まず、信号の入力元又は出力先を配線により切替可能な信号変換ユニットを複数配置した構成を有するＡＤ変換回路のレイアウトを利用して、仕様に合った機能を実現するための信号変換ユニットの組合せを設計し、配線を決定する。そして、製造時の配線工程において、金属などにより、設計された配線を行って、各信号変換ユニットを接続する。これにより、配線の変更だけで、様々な機能を有するＡＤ変換装置を実現することができる。また、ＡＤ変換装置の仕様変更も容易となる。

（第３の実施の形態）
本実施の形態では、信号の入力元又は出力先を切り替えるための切替手段として、スイッチ素子を設ける。これにより、ＡＤ変換装置に要求される性能に応じて、スイッチ素子をオンオフすることにより、信号変換ユニットの組合せ方や接続形態を動的に変更し、所望の性能を発現するＡＤ変換装置を得ることができる。

図１２は、本実施の形態のパイプライン型ＡＤ変換ユニット８０の構成を示す。本実施の形態のパイプライン型ＡＤ変換ユニット８０は、図１に示した第１の実施の形態のパイプライン型ＡＤ変換ユニット１０の構成に加えて、信号の入力元を切り替えるためのスイッチ素子７６ａ及び７６ｂと、信号の出力先を切り替えるためのスイッチ素子７８ａ及び７８ｂとを備える。図１２の例では、入力切替用のスイッチ素子７６が２つ、出力切替用のスイッチ素子７８が２つ、設けられているが、３以上のスイッチ素子を設け、３以上の入力元又は出力先を選択可能としてもよい。

図１３は、本実施の形態のサイクリック型ＡＤ変換ユニット９０の構成を示す。本実施の形態のサイクリック型ＡＤ変換ユニット９０は、図２に示した第１の実施の形態のサイクリック型ＡＤ変換ユニット２０の構成に加えて、信号の入力元を切り替えるためのスイッチ素子７６ａ及び７６ｂと、信号の出力先を切り替えるためのスイッチ素子７８ａ及び７８ｂとを備える。図１３に示した例では、図２に示した第１の実施の形態のサイクリック型ＡＤ変換ユニット２０において設けられていた、外部から信号を入力するときにオンとなるスイッチ素子ＳＷ１が、入力元切替用のスイッチ素子７６と共用されている。

図１４（ａ）は、本実施の形態のＡＤ変換装置４６の構成を示し、図１４（ｂ）は、本実施の形態のＡＤ変換装置４８の構成を示す。図１４（ａ）に示したＡＤ変換装置４６は、図１２に示したパイプライン型ＡＤ変換ユニット８０又は図１３に示したサイクリック型ＡＤ変換ユニット９０を、２行２列のマトリクス状に配置した構造を有する。図１４（ｂ）に示したＡＤ変換装置４８は、図１２に示したパイプライン型ＡＤ変換ユニット８０又は図１３に示したサイクリック型ＡＤ変換ユニット９０を、直線状に２つ配置した構造を有する。本実施の形態のＡＤ変換装置においては、パイプライン型ＡＤ変換ユニット５０又はサイクリック型ＡＤ変換ユニット６０は、２次元的にアレイ配置されてもよいし、直線状に配置されてもよい。

切替制御回路７９は、信号の入力元を切り替えるためのスイッチ素子７６及び信号の出力先を切り替えるためのスイッチ素子７８のオンオフを制御する。例えば、切替制御回路７９によりスイッチ素子７６及び７８のオンオフを制御することで、図１４（ａ）に示したＡＤ変換装置４６を、図１０（ａ）に示したＡＤ変換装置４２として機能させることもでき、図１０（ｂ）に示したＡＤ変換装置４２として機能させることもできる。また、別の接続形態とすることで、さらに異なる性能を有するＡＤ変換装置として機能させることもできる。切替制御回路７９は、スイッチ素子７６及び７８のオンオフを動的に制御してもよいし、静的に制御してもよい。スイッチ素子７６及び７８のオンオフを動的に制御する場合、切替制御回路７９は、ＡＤ変換装置の速度、ビット数、精度などの性能を変更する指示を受け、信号変換ユニットの組合せや接続順などを変更して要求された性能を実現すべく、スイッチ素子７６及び７８のオンオフを変更してもよい。

切替制御回路７９は、ＡＤ変換装置の内部に設けられてもよいし、ＡＤ変換装置が搭載された機器に設けられてもよい。切替制御回路７９がＡＤ変換装置の内部に設けられる場合は、切替制御回路７９は、例えば機器の動作モードなどとスイッチ素子７６及び７８のオンオフとを対応づけて格納したテーブルを有してもよく、機器から動作モードなどの変更が通知されたときに、テーブルを参照してスイッチ素子７６及び７８のオンオフを制御してもよい。切替制御回路７９が機器に設けられる場合は、切替制御回路７９は、例えばＣＰＵなどにより実現されてもよく、機器の動作モードなどに基づいてＡＤ変換装置に要求される性能を判断し、その性能を実現すべく、スイッチ素子７６及び７８のオンオフを制御してもよい。

以上の構成及び動作により、スイッチ素子７６及び７８のオンオフによりＡＤ変換装置の構成を変更して、動作速度、ビット数、精度などの性能を変更可能な、汎用性の高いＡＤ変換装置を実現することができる。また、電子機器において、複数の仕様のＡＤ変換装置を搭載する必要がある場合であっても、本実施の形態の技術を利用して、一つのＡＤ変換装置で複数の仕様を満たすことも可能である。これにより、ＡＤ変換装置の回路面積を削減することができ、機器の小型化、軽量化、低コスト化に寄与することができる。

切替制御回路７９は、スイッチ素子７６及び７８のオンオフによりＡＤ変換装置の機能を切り替えたときに、使用されない信号変換ユニットが生じた場合は、その信号変換ユニットの各回路への電力供給を遮断するよう、信号変換ユニットを制御してもよい。具体的には、使用されない信号変換ユニットの各回路にスタンバイ信号を送り、電源をオフとしてもよい。これにより、ＡＤ変換装置の消費電力を低減することができる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

第１の実施の形態に係るパイプライン型ＡＤ変換ユニットの構成を示す図である。第１の実施の形態に係るサイクリック型ＡＤ変換ユニットの構成を示す図である。従来のＡＤ変換装置の構成を示す図である。第１の実施の形態に係るＡＤ変換装置の構成例を示す図である。図４に示したＡＤ変換装置におけるＡＤ変換ユニットの接続例を示す図である。図４に示したＡＤ変換装置におけるＡＤ変換ユニットの接続例を示す図である。第２の実施の形態に係るパイプライン型ＡＤ変換ユニットの構成を示す図である。第２の実施の形態に係るサイクリック型ＡＤ変換ユニットの構成を示す図である。第２の実施の形態に係るＡＤ変換装置の構成例を示す図である。図９に示したＡＤ変換装置におけるＡＤ変換ユニットの接続例を示す図である。図９に示したＡＤ変換装置におけるＡＤ変換ユニットの接続例を示す図である。第３の実施の形態に係るパイプライン型ＡＤ変換ユニットの構成を示す図である。第３の実施の形態に係るサイクリック型ＡＤ変換ユニットの構成を示す図である。第３の実施の形態に係るＡＤ変換装置の構成例を示す図である。

符号の説明

１０，５０，８０パイプライン型ＡＤ変換ユニット、２０，６０，９０サイクリック型ＡＤ変換ユニット、４０，４２，４４，４６，４８ＡＤ変換装置、１１増幅回路、１２ＡＤ変換回路、１３ＤＡ変換回路、１４減算回路、１５増幅回路、１６減算増幅回路、１７エンコーダ、１８入力端子、１９出力端子、７２入力切替部、７４出力切替部、７６，７８スイッチ素子、７９切替制御回路、ＳＷ１，ＳＷ２スイッチ素子。

Claims

入力アナログ信号を所定ビット数のデジタル値に変換するＡＤ変換回路と、
前記ＡＤ変換回路の出力をアナログ信号に変換するＤＡ変換回路と、
前記入力アナログ信号から前記ＤＡ変換回路の出力信号を減算する減算回路と、を含む信号変換ユニットを複数備え、
前記信号変換ユニットのうち少なくとも一つは、前記入力アナログ信号が該信号変換ユニットの外部の回路からの信号であり、該入力アナログ信号の入力元又は該信号変換ユニットの出力信号の出力先を切り替えるスイッチ素子を有することを特徴とするアナログデジタル変換装置。
前記信号変換ユニットのうち少なくとも一つは、前記減算回路の出力信号を増幅する増幅回路を更に含むことを特徴とする請求項１に記載のアナログデジタル変換装置。
前記信号変換ユニットのうち少なくとも一つは、前記入力アナログ信号として、該信号変換ユニットの出力信号と、該信号変換ユニットの外部の回路からの信号との、いずれを入力するかを切り替えるスイッチ部を含むことを特徴とする請求項１又は２に記載のアナログデジタル変換装置。
前記スイッチ素子は、前記信号変換ユニットに隣接する複数の回路の中から前記入力元又は前記出力先を選択可能であることを特徴とする請求項１から３のいずれかに記載のアナログデジタル変換装置。
該アナログデジタル変換装置は、前記スイッチ素子のオンオフを制御する切替制御手段を更に備え、
前記切替制御手段は、該アナログデジタル変換装置に要求される性能に基づいて、前記スイッチ素子のオンオフを制御することを特徴とする請求項１から４のいずれかに記載のアナログデジタル変換装置。
前記切替制御手段は、前記スイッチ素子のオンオフを制御することにより、使用されない信号変換ユニットが生じた場合は、その信号変換ユニットへの電力の供給を低減させることを特徴とする請求項５に記載のアナログデジタル変換装置。