SE533293C2 - Analog/digital-omvandlare - Google Patents

Analog/digital-omvandlare

Info

Publication number
SE533293C2
SE533293C2 SE0802170A SE0802170A SE533293C2 SE 533293 C2 SE533293 C2 SE 533293C2 SE 0802170 A SE0802170 A SE 0802170A SE 0802170 A SE0802170 A SE 0802170A SE 533293 C2 SE533293 C2 SE 533293C2
Authority
SE
Sweden
Prior art keywords
switch
reference voltage
adc
generating unit
switches
Prior art date
Application number
SE0802170A
Other languages
English (en)
Other versions
SE0802170A1 (sv
Inventor
Jacob Wikner
Original Assignee
Zoran Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zoran Corp filed Critical Zoran Corp
Priority to SE0802170A priority Critical patent/SE533293C2/sv
Priority to PCT/SE2009/051138 priority patent/WO2010042051A1/en
Priority to US13/122,824 priority patent/US8456347B2/en
Publication of SE0802170A1 publication Critical patent/SE0802170A1/sv
Publication of SE533293C2 publication Critical patent/SE533293C2/sv

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023Offset correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462Details of the control circuitry, e.g. of the successive approximation register
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1004Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

25 30 533 293 rnatningsspänning kan i sin tur resultera i en minskad brusmarginal, vilket t ex kan göra det svårt att förbättra ADC-upplösningen.
Med tanke på ovanstående finns ett behov av förbättrade PSA-ADC-kretsar.
Sammanfattning Följaktligen är ett syfte med uppfinningen att tillhandahålla förbättrade PSA- ADC-kretsar.
Enligt en första aspekt tillhandahålls en PSA-ADC for generering av en digital utsignal baserat på en analog insignal. PSA-ADCzn innefattar en referensspännings~ genereringsenhet med ett flertal utmatningsterrriinaler. Referensspänningsgenererings- enheten är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler. Varje referensspänning och motsvarande utmatningsterminal motsvarar ett unikt digitalt tal i ett område [Xmim Xml. Vidare innefattar PSA-ADCzn ett flertal sub analog/digital-omvandlare (sub-ADC:er) anordnade för successiv approximations-driñ på ett tids-interleavat sätt. Var och en av flertalet sub-ADC:er innefattar en referensspänningsväljarenhet operativt kopplad till referensspämiings- genereringsenheten för att välja en referensspänning genererad av referens- spânningsgenereringsenheten baserat på ett digitalt tal XSA lagrat i ett successiv approximations-register (SAR) hos sub-ADC:n och vidarebefordra den valda referensspänningen till en komparatoianordning hos sub-ADC:n. Referensspännings- välj arenheten har en första och en andra utmatningsterminal operativt kopplade till komparatoranordriingen hos sub-ADCzn. Vidare innefattar referensspännings- välj arenheten ett första brytarlager innefattande ett flertal brytargrupper, varvid varje brytargrupp innefattar ett flertal brytare. Varje brytare i en brytargrupp är operativt kopplad till en unik utmatningsterminal av utrnatningsterrninalerna hos referens- spänningsgenereringsenheten med en första terminal hos brytaren och till en gemensam nod hos brytargruppen med en andra terminal hos brytaren. För varje X i området [Xmim Xmax] tillhör brytarna kopplade till utmatningstemiinalerna hos referensspärmings- genereringsenheten som motsvarar X och Xmax+Xm¿,,-X olika brytargrupper. Dessutom innefattar referensspänningsväljarenheten ett andra brytarlager innefattande, för varje brytargrupp i det första brytarlagret, en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den första utmatningsterrninalen hos referensspärmingsvälj arenheten och en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningsterrninalen hos referensspäririingsvälj arenheten. 10 15 20 25 30 35 533 293 Utöver detta innefattar varje sub-ADC en styrenhet anordnad att generera styrsignaler för brytarna i referensspänningsväljarenheten hos sub-ADC:n baserat på det digitala talet XSA i SAR:et hos sub-ADC :n för att sluta en första utvald brytare i det första brytarlagret som är kopplad till Irtmatriingsternrinalen hos referensspämrings- genereringsenheten som motsvarar XSA och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den första utvalda brytaren tillhör och den första utmatningsterminalen. Vidare är styrenheten anordnad att generera styrsignaler för brytarna i referensspänningsväljarenheten hos sub-ADC:n baserat på det digitala talet XSA i SAR:et hos sub-ADCzn för att sluta en andra utvald brytare i det första brytarlagret som är kopplad till utnratrríngstennirialen hos referens- spärmingsgenereringsenheten som motsvarar Xm+Xmi,,-Xs,r och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den andra utvalda brytaren tillhör och den andra utrnatnirrgsterrninalen.
Antalet brytargrupper i det första brytarlagret hos varje referensspänrrings- väljarenhet kan t ex vara två upphöjt till ett heltal i enlighet med vissa utfóringsforrner.
Vidare kan antalet brytargrupper i det första brytarlagret hos varje referensspärrrrings- välj arenhet vara åtminstone fyra i enlighet med vissa utföringsforrner.
Referensspänningsväljarenheten kan innefatta ett eller flera mellanliggande brytarlager av brytare vilka är operativt kopplade mellan det första brytarlagret och det andra brytarlagret för att valbart koppla brytare i det första brytarlagret till den motsvarande gemensamma noden. Varje brytare i ett mellanliggande brytarlager kan, i enlighet med vissa utföringsforrner, vara kopplad med en inmatningsterminal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. I enlighet med vissa utföringsfonner kan varje brytare i nämnda mellanliggande brytarlager vara kopplad med en inmatrringsterrninal hos brytaren till fyra brytare i nämnda föregående brytarlager. Vidare är, enligt vissa utföringsfonner, varje brytare i varje mellanliggande brytarlager kopplad med en inmatningsterrninal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. Dessutom är, enligt vissa utföringsforrner, varje brytare i varje mellanliggande brytarlager kopplad med en inmatningsterrninal hos brytaren till fyra brytare i nämnda föregående brytarlager.
Referensspänningsgenereringsenheten kan t ex innefatta en motståndskedj a.
SAR:et kan innefatta N bitar. Nämnda referensspärmirigsgenereringsenhet kan vara en grov referensspänningsgenereringsenhet anordnad att generera referens- spänningar för bestämning av K mest signifikanta bitar (MSB:ar) av den digitala utsignalen. Vidare kan nämnda referensspänningsväljarenhet vara en grov 10 15 20 25 30 35 533 E53 referensspänningsväljarenhet anordnad att välja ut och vidarebefordra referens- spänningar för bestämning av de K MSB:arna av den digitala utsignalen. För detta fall kan det digitala talet XSA vara bestämt av de K MSB:arna i SAR:et. Dessutom kan PSA- ADC:n innefatta en fin referensspänningsgenereringsenhet för bestämning av de N-K minst signifikanta bitarna (LSßzarna) av den digitala utsignalen. Vidare kan varje sub- ADC innefatta en fin referensspänningsvälj arenhet för bestämning av de N~K LSB:arna av den digitala utsignalen.
Den fina referensspänningsgenereringsenheten kan ha ett flertal utmatnings- terminaler och vara anordnad att generera en unik referensspänning på var och en av sina utmatningsterrninaler. Varje referensspänning och motsvarande utmamingstermirial kan motsvara ett unikt digitalt tal i området DQnhLLSB, Xmmfl. Den fina referensspänningsväljarenheten kan ha en första och en andra utmatningsterminal (255a, 255b) operativt kopplade till komparatoranordningen hos sub-ADCzn. Vidare kan den fina referensspänriingsväljareriheten innefatta ett första brytarlager innefattande ett flertal brytargrupper. Varje brytargrupp kan innefatta ett flertal brytare. Varje brytare i en brytargrupp kan vara operativt kopplad till en unik utmatnirigsterrninal av utmatningsterminalerna hos den fina referensspänningsgenereringsenheten med en första terminal hos brytaren och till en gemensam nod hos brytargruppen med en andra terminal hos brytaren. För varje X i området [Xminpgg Xmwßß] kan brytama kopplade till utmatnirigsterntinalerna hos den fina referensspänningsgenereringsenheten som motsvarar X och XmaÄLSIfiXmMLSB-X tillhöra olika brytargrupper. Dessutom kan den fina referensspämiingsvâljarenheten innefatta ett andra brytarlager innefattande, för varje brytargrupp i det första brytarlagret, en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den första utrnatningsterrnirialen hos den fina referensspäruiingsvälj arenheten och en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningsterminalen hos den fina referensspärmingsväljarenheten. Varje sub-ADC kan innefatta en ytterligare styrenhet anordnad att generera styrsignaler för brytama i den fina referensspännings- väljarenheten hos sub-ADC:n baserat på ett digitalt tal XSMSB bestämt av de N-K LSßzama i SARzet hos sub-ADCzn för att sluta en första utvald brytare i det första brytarlagret som är kopplad till utmatningsterminalen hos den fma referensspännings- genereringsenheten som motsvarar XSALSB och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den första utvalda brytaren tillhör och den forsta utmatningsterminalen hos den fma referensspännings- väljarenheten. Vidare kan den ytterligare styrenheten vara anordnad att generera 10 15 20 25 30 1533 293 styrsignaler för brytarna i den fina referensspänningsväljarenheten hos sub-ADC:n baserat på det digitala talet XSMSB för att sluta en andra utvald brytare i det första brytarlagret som är kopplad till utmatningsterminalen hos den fina referensspännings- genereringsenheten som motsvarar XmmwtfiXmLsg-XQAJÄB och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den andra utvalda brytaren tillhör och den andra utmatningsterminalen hos den fina referensspäxiningsvälj arenheten.
Antalet brytargrupper i det första brytarlagret hos varje fm referensspännings- väljarenhet kan vara två upphöjt till ett heltal. Enligt vissa utföringsformer kan antalet brytargrupper i det första brytarlagret i vatj e fin referensspäriningsvälj arenhet vara åtminstone fyra. Den fina referensspänningsgenereringsenheten kan innefatta en motståndskedj a.
En fördel med utföringsformer av PSA_ADC:n är att den totala belastningen, från alla sub~ADC:er, av referensspänningsgenereringsenheten är symmetrisk.
Därigenom kan referensspärniingsfluktuationer och olinjäritetsfel reduceras.
Enligt en andra aspekt innefattar en integrerad krets en PSA-ADC enligt den första aspekten.
Enligt en tredje aspekt innefattar en elektronisk apparat en PSA-ADC enligt den första aspekten. Den elektroniska apparaten kan t ex vara, men är inte begränsad till, en televisionsapparat, en bildskärm med flytaride kristaller, en datormonitor, en digitalkamera, en projektor eller en radiomottagare.
Det ska understrykas att termen ”innefattar/innefattande” används i denna specifikation för att specificera närvaron av angivna särdrag, enheter, steg eller komponenter, men utesluter inte närvaro eller tillägg av ytterligare en eller flera andra särdrag, enheter, steg eller komponenter eller grupper därav.
Kortfattad beskrivning av ritningarna Ytterligare syften, särdrag och fördelar med uppfinningen kommer att framgå av den följ ande detaljerade beskrivningen av uppfinningen med hänvisning till de medföljande ritningarna, på vilka: Fig. l är ett blockschema av en PSA-ADC enligt en utföringsforrn; Fig. 2 är ett kretsschema av en sub-ADC och en referensspänningsgenererings- enhet enligt en utföringsforrn; Fig. 3 är ett kretsschema av en referensspänningsvälj arenhet och en referensspänningsgenereririgsenhet enligt en utföringsform; 20 25 30 533 233 Fig. 4a är ett kretsschema av en styrenhet enligt en utföringsforrn; Fig. 4b visar sanningstabeller för komponenter i utföringsformen av styrenheten i Fig. 4a; F ig. 5 är ett kretsschema av en sub-ADC och en grov och en fin referens- spänningsgenereringsenhet enligt en utföringsform; Fig. 6 är ett kretsschema av en referensspänningsväljarenhet enligt en utföringsform; och Fig. 7 är ett kretsschema av en subgrupp av brytare enligt en utföringsforrn.
Detaljerad beskrivning Fig. 1 är ett blockschema av en parallell successiv approximatíons- analog/digital-ornvandlare (PSA-ADC) 10 enligt en utföringsfonn. PSA-ADC:n 10 har en analog ingång 15 för mottagande av en analog insignal hos PSA-ADC:n. I Fig. 1 visas den analoga ingången 15 som en enda terminal. Emellertid kan den analoga ingången 15 hos PSA-ADC:n, enligt vissa uttöringsforrner, vara differentiell och innefatta en positiv och en negativ inmatriingsterminal. Vidare har PSA-ADC:n 10 en digital utmatningsport 20 för utmatning av en digital utsignal hos PSA-ADC:n 10.
PSA-ADC:n 10 innefattar ett flertal sub analog/digital-omvandlare (ADC:er) ADC-1, ..., ADC-M anordnade för drift på ett tidsinterlivat sätt. Var och en av flertalet sub-ADCzer ADC-1 , ..., ADC-M är anordnade att arbeta vid en gemensam första sampelfiekvens. Emellertid är de individuella sampelklocksignalerna för styrning av de individuella sub-ADCzerna ADC-l , .. ., ADC-M ömsesidigt förskjutna i tiden.
Därigenom är den effektiva sarnpeltakten hos PSA-ADC:n högre än den första sampelfrekvensen. För utiöringsexemplet illustrerati Fig. 1, vari antalet sub-ADCzer ADC-l,..., ADC-M ü M, är den effektiva sampeltakten hos PSA-ADC:n 10 M gånger den första sampelfrekvensen.
Vidare innefattar PSA-ADC:n 10 en multiplexerenhet 25 anordnad att välja det digitala utordet från en av sub~ADCzeriia ADC-1,. . ., ADC-M och vidarebefordra det utvalda digitala utordet till den digitala utmatningsporten 20 hos PSA-ADCzn 10 baserat på en styrsignal från en timingstyrenhet 30 innefattad i PSA-ADCzn 10. Timing- styrenheten 30 kan också vara anordnad att tillhandahålla sampelklocksigrialer och andra timingsignaler till sub-ADCærna ADC-1,. . ., ADC-M, vilket indikeras i Fig. 1.
De grundläggande principerna för tidsinterlivad analog/digital-(A/D)- omvandling är välkända inom området och kommer inte beskrivas i ytterligare detalj i denna specifikation. 10 15 20 25 30 533 293 Dessutom innefattar PSA-ADC:n 10 en referensspänningsgenereringsenhet 35.
Referensspärniingsgenereringsenheten 35 har en utmatningsport 40 innefattande ett flertal utmatningsterrninaler 40-0,. . ., 40-n (Figurer 2-3). Referensspännings- genereringsenheten 35 är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler 40-0,. ..., 40-n. Var och en av de nämnda referens- spänningarna., och den motsvarande utmatnmgsterminalen av utmatnirigsterniinalerrra 40-0,..., 40-n, motsvarar ett unikt digitalt tal X i ett område [Xmm Xml Enligt vissa uttöringsformer kan t ex referensspänníngsgenereringsenheten 35 vara konstruerad att, för varje X [Xmim XW] , mata ut den motsvarande referensspänningen som en monoton fimktion V(X) av det digitala talet X. Den monotona fimktionen V(X) kant ex vara lika med eller approximativt lika med en rät linje cX + m, där c och m är konstanter.
Referensspänningsgenereringsenheten 35 är gemensam for alla sub-ADCzerrra ADC-L.. ., ADC-M, varigenom en relativt god ömsesidig matchning mellan sub- ADC:erna ADC-1,. . ., ADC-M underlättas.
Var och en av sub-ADCzerna ADC-l,..., ADC-M hos PSA-ADCzn l0 är anordnad att utföra A/D-omvandling med successiv approximation (SA). Fig. 2 är ett förenklat kretsschema för en utföringsform av en enda sub-ADC ADC-j. Alla sub- ADCzerna ADC-L. . ., ADC-M kan t ex vara identiska i utformning med sub-ADC:n ADC-j. Förutom sub-ADCzn ADC-j visas även referensspänningsgencreringsenheten 35 i Fig. 2.
Enligt utfóringsforrnen innefattar var och en av flertalet sub-ADC:er ADC- l,..., ADC-M en referensspänningsväljarenhet 45 operativt kopplad till referens- spänningsgenereringsenheten 35. Referensspänningsvälj arenheten 45 har ett flertal inmatningsterminaler 50-0,....50-n. Var och en av inmatningsterminalerna 50-0,. . ., 50- n är operativt kopplade till en unik utmatningsterrriinal av utmatningsterrninalerna 40- 0,.. ., 40-n hos referensspänningsgenereringsenheten 35. I Fig. 2 är terrninalen 50-0 operativt kopplad till terrninalen 40-0, terminalen 50-1 operativt kopplad till terminalen 40-1, etc.
Vidare har referensspärmingsväljarenheten en positiv utmatningstemiinal 55a för utmatning av en referensspänníng Vmfp och en negativ utmatningsterrninal 55b fór utmatning av en referensspänning Vmfi. Enligt uttöringsformer irmefattar referens- spanningsväljarenheten brytare fór att välja ut och vidarebefordra en av referens- späriningarna genererade av referensspänningsgenereringsenheten 35 till den positiva utmatningsterrninalen 55a som referensspänningen Vmfp och en arman av referens- 10 15 20 25 30 35 533 E93 spänningarna genererade av referensspänningsgenereringsenheten 35 till den negativa utmatningsterrninalen 55b som referensspänningen Vnfi..
Enligt uttöringsformer kan t ex brytare hänvisade till i denna specifikation innefatta transistorer, såsom men inte begränsat till MOS-transistorer, anordnade att arbeta som brytare. Enligt vissa utfóringsformer kan en eller flera av brytarna innefatta en NMOS-transistor. Enligt vissa utlöringsforrner kan en eller flera av brytarna innefatta en PMOS-transistor. Enligt vissa utfiâringsformer kan en eller flera av brytarna vara implementerade som en transmissionsgrind, innefattande en NMOS-transistor kopplad parallellt med en PMOS-transistor.
Enligt utfóringsforrnen illustreradi Fig. 2 innefattar sub-ADCzn ADC-j en styrenhet 60 och ett successiv approximations-register (SAR) 70. En utmatningsport 75 hos SAR:et 70 är operativt kopplad till styrenheten 60. Styrenheten 60 är anordnad att generera styrsigrraler till brytama i referensspänningsvälj arenheten 45 baserat på innehållet i SAR:et 70.
Enligt en utlöringsform är PSA-ADC:n 10 en N-bits ADC. SAR:et 70 i varje sub-ADC ADC-1,. .., ADC-M har därför N bitpositioner. I det följande används XSA för att beteckna det digitala talet representerat av de N bitarna i SARzet. Enligt utförings- formen är styrenheten 60 anordnad att generera styrsignaler till brytarna i referens- spånningsväljarenheten 45 så att referensspänningen från referensspännings- genereringsenheten 35 som motsvarar XSA vidarebefordras till den positiva utmatnings- terminalen 55a hos referensspänningsväljarenheten 45 som referensspänningen Vmfp.
Vidare är styrenheten 60 anordnad att generera styrsignalen till brytama i referens- spänningsväljarenheten 45 så att referensspâririingen från referensspännings- genereringsenheten 35 som motsvara XmaX+Xm¿,,-XSA vidarebefordras till den negativa utmatningstenninalen 55b hos referensspänningsväljarenheten 45 som referens- spänningen Væfn. Referensspänningsgenereringsenheten 35, referensspärmings- välj arenheten 45 och styrenheten 60 bildar tillsammans en digtal/analog-omvandlare (DAC).
Sub-ADCzn ADC-j kan innefatta en komparatoranordning för att järnfiâra den analoga inspänriingen med referensspänningar. I uttöringsformen illustrerad i Fig. 2 innefattar komparatoranordningen en fullt differentiell komparator 80, samplings- kondensantorer 85a-b, brytare 90a-b och en beslutsenhet 95. Beslutsenheten 95 är anordnad att generera en logisk utsignal med distinkta logiska nivåer baserat på utsignalen från komparatorn 80. T ex kan beslutsenheten 95 innefatta en låskrets för detta syfie. Komparatoranordningen illustrerad i Fig. 2 är endast ett exempel. Andra 10 15 20 25 30 533 393 kända eller framtida typer av komparatoranordningar kan nyttjas inom uppfirmingens omfång. l utföringsforrnen illustrerad i Fig. 2 har sub-ADC:n ADC-j en differentiell ingång med en positiv inmatningsterminal 100a för att ta emot en inspänning Vin, och en negativ inmatningsterrninal l00b för att ta emot en inspänning Vinn, Enligt andra utföringsforrner kan sub-ADCzn ADC-j ha en single ended-ingång. Detta kan t ex åstadkommas genom att koppla den negativa inmatningstenninalen l00b till en fast spänning, t ex till en spänning nära mitten av inmatriingsorrirådet hos sub-ADC:n ADC- j.
Under en första fas av varje omvandlingscykel kan inspänningarna Vinn och Vinn tillföras kondensatorema 85a och 85b genom att sluta brytare 105a och l05b.
Samtidigt hålls brytama 1 l0a och 110b öppna för att koppla bort referensspännings- väljarenheten 45 från komparatoranordningen. Enligt några utföringsforrner kan brytarna ll0a och 110b ersättas med kortslutningar. I stället kan styrenheten 60 vara anordnad att generera styr-signaler till brytarna i referensspämiingsvälj arenheten 45 så att utmatningsterrninalerna 55a och S5b är i ett hö gimpedivt tillstånd under den första fasen av omvandlingscykeln. T ex kan, med hänvisning till utföringsfonnen illustrerad i Fig. 3, styrenheten vara anordnad att försäkra att brytarna l30a-b, l35a-b, l40a-b och 145a-b alla är öppna under den första fasen av omvandlingscykeln.
Dessutom är, under den första fasen av omvandlingscykeln, brytarna 90a och 90b slutna för att tillhandahålla en självnollställning (engelska auto-zeroing) av komparatorn 80. Därigenom kan inverkan av offsetfel i komparatom 80 reduceras.
Vid slutet av den första fasen av omvandlingscykeln öppnas brytama 105a-b och 90a-b. Därigenom hålls, eller lagras, den differentiella inspänningen hos sub- ADC:n ADC-j av kondensatorema 85a och 85b och representeras av en laddnings- skillnad mellan laddningarna lagrade på dessa kondensatorer 85a och 85b.
Under en andra fas av omvandlingscykeln är brytarna 1 l0a-b slutna, och en jämförelse utförs för varje bit hos SAR:et (70) för att bestämma det digitala utordet hos sub-ADC:n ADC-j. l den första jämförelsen är den mest signifikanta biten (MSB) hos SAR:et 70 satt till ” 1 ' och de övriga bitarna är satta till ”0”. Om den differentiella inspänningen Vinn ~ Vinn är högre än den differentiella referensspänningen Vinn, - Vien. utmatad från referensspänningsvâlj arenheten 45, matar beslutsenheten 95 ut en logisk ”l ”, vilken lagras i MSB~positionen hos SAR:et 70. Annars matar beslutsenheten 95 ut en '0°, vilken lagras i MSB-positionen hos SAR:et 70. Resultatet från den första 10 15 20 25 30 35 533 253 10 jämförelsen hålls kvar i MSB-positionen hos SAR:et 70 tör de kvarvarande jåtntörelserna hos omvandlingscykeln.
I den andra järnförelsen ska biten med näst högst signifikans (MSB-1) bestämmas. MSB-l hos SAR:et 70 sätts till en ”l” och bitama med mindre signifikans sätts till ”O” . Om den differentiella inspänningen Vinp - Vinn är högre än den differentiella referensspänningen Vmfp - Vmf., utmatad från referensspännings- väljarenheten 45, matar beslutsenheten 95 ut en logisk ” l” , vilken lagras i MSB-l- positionen hos SAR:et 70. Annars matar beslutsenheten 95 ut en ”0”, vilken lagras i MSB-l-positionen hos SAR:et 70. Resultatet från den andra jämförelsen hålls kvar i MSB-l-positionen hos SAR:et 70 för de återstående järniörelserna hos omvandlings- cykeln.
Denna process upprepas för varje bit hos SAR:et 70. Vid slutet av omvandlingscykeln är det digitala utordet hos sub-ADC :n ADC-j lagrat i SAR:et 70 och tillgängliggörs på en digital utmatningsport 115 hos sub-ADC:n ADC-j.
Kretsschemat visat i Fig. 2 är förenklat. T ex kan ytterligare styrkrets- anordningar (ej visade) vara innefattade i sub-ADC:n ADC-j, t ex för att styra brytarna 90a-b, l05a-b, ll0a-b, SAR:et 70, beslutsenheten 95 och/eller styrenheten 60.
I många tillämpningar finns det typiskt en korrelation mellan på varandra följande analoga insampel hos en ADC. I enlighet med föreliggande uppfinning har det insetts att i en PSA-ADC vari varje sub-ADC endast nyttjar en enda av referensspånningarna från den gemensamma referensspänningsgenereringsenheten åt gången, kan sådan korrelation mellan på varandra följande insampel resultera i brus och olinijeåritetsfel. T ex, om ett antal på varandra följande insampel under ett visst tidsintervall har varit i den lägre änden av inmatningsområdet hos PSA-ADC:n, kan en majoritet av sub-ADC:ema i PSA-ADCzn vara inkopplade till den ”lägre halvan” av referensspånningsgenereringsenheten (d v s inkopplade till utmatningsterminaler hos referensspånningsgenereringsenheten på vilka referensspänningar i den lägsta halvan av referensspänningama matas ut) som en töljd av att dessa sub-ADC:er uttör sina binåra sökningar bland referensspäriningar i denna lägre halva. Under ett annat tidsintervall kan istället ett antal på varandra följande insampel ha varit i den övre änden av inmatningsornrådet hos PSA-ADC:n. Då kan istället en majoritet av sub-ADC:erna vara inkopplade till den ”övre halvan” av referensspârniingsgenereringsenheten (d v s inkopplade till utmatningsterminaler hos referensspånriingsgenereringsenheten på vilka referensspånningar i den högsta halvan av referensspänningarna matas ut). Sålunda kan referensspärnmngsgenereringsenheten under sådan omständigheter vara relativt tungt 10 15 20 25 30 35 E33 253 ll asymrnetriskt belastad. Vidare kan denna asymmetriska belastning variera i tiden. Som en följd av denna tidsvarierande asymmetriska belastning kan referensspänningarna genererade av referensspänriingsgenereringsenheten variera något i tiden, eller fluktuera, och ha svårigheter att svänga in till sina korrekta nivåer under vissa förhållanden, t ex när referensspänningsgenereringsenheten gör en övergång 'från att vara tungt belastad i den nedre halvan till att vara trmgt belastad i den övre halvan eller vice versa. Detta kan i sin tur resultera i brus och olinjäritetsfel, såvida inte referensspännirigarna ges nog med tid för att svänga in korrekt. Sålunda kan, för en given upplösning (t ex givet signal till brus och distorsions~förhållande (SNDR) eller effektivt antal bitar (ENOB)), den asymmetriska belastningen av referensspännings- genereringsenheten vara en begränsade faktor för den maximala sampeltakten hos PSA- ADC:n.
Referensspänningsvälj arenheten 45 i utföringsfonnen illustrerad i Fig. 2, vilken, för varje värde av XSA, är inkopplad både till utmatningsterminalen av referensspänningsgenereringsenheten 35 som motsvarar XSA och utmatningsterminalen hos referensspänningsgenereringsenheten 35 som motsvarar Xmax + Xmin - XSA, tillhandahåller en belastning av referensspämringsgenereringsenheten 35 som är symmetrisk och den totala belastningen av referensspärmingsgenereringsenheten från alla sub-ADC:er ADC-l, . ., ADC-M är också symmetrisk. Därigenom kan referensspännings-fluktuationer och olinjäritetsfel reduceras väsentligt.
En ytterligare fördel med referensspärmingsvälj arenheten 45 är att referensspänningar tillhandahålls differentiellt till komparatoranordningen hos varje sub-ADC ADC-l ,. . _, ADC-M via två vägar hos en differentiell signalväg. Jämfört med en PSA-ADC, vari varje sub-ADC endast använder en enda av referensspänningama från den gemensamrnan referensspänningsgenereringsenheten åt gången, är spänningssvinget hos referensspärmingen som tillhandahålls till komparatoranordningen fördubblad, vilket är fördelaktigt t ex i det att det underlättar en matningsspännings- reducering. Vidare släcks brus och distorsion som går in i de två vägarna hos den differentiella signalvägen på samma sätt, d v s som ett common mode-fel, ut i hög utsträckning under förutsättning att de tvâ vägarna är välmatchade.
Fig. 3 visar ett förenklat kretsschema av en utföringsform av referens~ spänningsväljarenheten 45 och en utföringsform av referensspämxingsgenererings enheten 35. I Fig. 3 är referensspärmingsgenereringsenheten anordnad att generera 16 olika referensspänningar på 16 utmatningstenninaler 40-0,...,40-l 5. Sålunda är utföringsforrnen illustrerad i Fig. 3 lämplig för en 4-bits ADC. Emellertid är l0 15 20 25 30 35 bl DJ W N LE* C431 12 användningen av 16 olika referensspänningar endast ett exempel som används för illustration. Andra antal referensspänningar kan användas inom uppfinningens omfång.
Referensspänningsgenereringsenheten 35 kan, såsom visas, innefatta en motståndskedja matad vid en ände med en spänning V A och vid en ände med en spänning VB. Motståndskedjan i referensspänningsgenereñngsenheten 35 i utföringsformen illustrerad i Fig. 3 är anordnad att generera referensspänningarna som skall matas ut på utmatningsterminalerna 40-0,. .., 40-15 hos referensspännings- genereringsenheten 35 med hj âlp av resistiv spänningsdelriing.
I utföringsformen illustrerad i F ig. 3 innefattar referensspänriingsväljarenheten ett första och ett andra brytarlager. Det första brytarlagret innefattar brytare 120-0,.. ., 120-15. Det andra brytarlagret innefattar brytare l30a-b, l35a-b, l40a-b och l45a-b.
Det första brytarlagret innefattar ett flertal brytargmpper, varvid varje brytargrupp innefattar ett flertal brytare. T ex tillhör, i Fig. 3, brytarna 120-0,.. ., 120-3 en första brytargrupp, brytama 120-4,. . ., 120-7 en andra brytargrupp, brytarna 120- 8,. . ., 120-ll en tredje brytargrupp, och brytarna l20-l2,.. ., 120-15 en fjärde brytargrupp. Varje brytare i en brytargrupp är kopplad till en unik utmatningstenninal av utmatningsterminalerna 40-0,. . . , 40-15 hos referensspänningsgenereringsenheten 35 med en första terminal hos brytaren. T ex är brytaren 120-0 kopplad till utmatningsterminalen 40-0, brytaren 120-1 kopplad till utrnamingsterrninalen 40-1, etc.
Vidare är varje brytare i en brytargrupp kopplad till en gemensam nod l25a-b hos brytargruppen med en andra terminal hos brytaren.
Enligt ett utföringsexempel, med hänvisning till Fig. 3, är området [Xmhh Xmax] [0,l 5]. Vidare motsvara utrnatningsterminalen 40-0 det digitala talet X=0, utmatningstennínalen 40-1 det digitala talet X=l, utmatningstenninalen 40-2 det digitala talet X=2, etc. I detta exempel är det digitala talet X ett heltal mellan 0 och 15.
Emellertid kan, såsom är välkänt inom området, samma uppsättning bitar som används för att representera ett heltal istället användas för att representera ett annat typ av tal, såsom ett decimaltal mellan 0 och 1, eller ett decimaltal mellan -l och 1, etc. Sålunda är valet av X som varande ett heltal endast ett exempel som används för illustration.
För varje X i området Dímin, Xmæd, tillhör den av brytama 120-0,. . ., 120-15 som är kopplad till den av utmatningsterminalerna 40-0,. . _, 40-15 hos referens- spänningsgenereringsenheten 35 som motsvarar X och den av brytarna 120-O,. . ., 120- 15 som är kopplad till den av utmatningsterrninalerna 40-0,. . ., 40-15 hos referens- spänningsgenereringsenheten 35 som motsvarar Xmx + Xmin - X olika brytargrupper.
T ex tillhör brytama 120-0 och 120-15 olika brytargrupper, brytarna 120-l och 120-14 10 15 20 25 30 35 13 olika brytargrupper,..., brytarna 120-6 och 120-9 olika brytargrupper och brytama 120-7 och 120-8 olika brytargrupper. Därigenom kan den av brytarna 120-0, . ., 120-15 som är kopplad till den av utmatningsterminalerna 40-0,.. ., 40-15 som motsvarar X och den av brytarna 120-0,. . ., 120-15 som är kopplad till den av utmatningsternrinalerna 40-0,. . ., 40-15 som motsvarar Xmax + Xmin - X slutas samtidigt utan risk för en kortslutning mellan dessa utmatningsterrninaler hos referensspänningsgenereringsenheten 3 5 via en av de gemensamma nodema l25a-d.
För varje brytargrupp i det första brytarlagret innefattar det andra brytarlagret en brytare l30a, 135 a, 140a, l45a operativt kopplad mellan den gemensamma noden 125 a-d hos brytargmppen och den positiva utmatningstenninalen 55a hos referensspänningsvälj arenheten 45. Vidare innefattar, för varje brytargrupp i det första brytarlagret, det andra brytarlagret en brytare 130b, 135b, 140b, l45b operativt kopplad mellan den gemensamma noden l25a-d hos brytargruppen och den negativa utmatningsterrriinalen 5 5 b hos referensspämringsväljarenheten 45.
Enligt en uttöringsform är styrenheten 60 (Fig. 2) hos varje sub-ADC ADC- 1,.. ., ADC-M anordnad att generera styrsigrraler tör brytarna i det första lagret hos referensspänningsväljarenheten 45 hos sub-ADCzn baserat på det digitala talet XSA i SAR:et 70 hos sub-ADCtn för att sluta en första och en andra utvald brytare i det första brytarlagret. Den forsta utvalda brytaren är brytaren kopplad till den av utmatningsterrninalerna 40-0,. . _, 40-15 som motsvarar XSA. Den andra utvalda brytaren är brytaren kopplad till den av utmatningsterrninalerrra 40-0,. . ., 40-15 som motsvarar Xmax + Xmin ~ XSA. Vidare är styrenheten 60 anordnad att generera styrsignaler tör brytarna i det andra lagret hos referensspänningsväljarenheten 45 hos sub-ADCzn baserat på det digitala talet XSA i SAR:et 70 hos sub-ADC:n för att sluta den av brytarna l30a, 135a, l40a, l45a i det andra brytarlagret som är kopplad till den gemensamma noden lZSa-d hos brytargruppen till vilken den första utvalda brytaren 120-0, . ., 120-15 hör, och för att sluta den av brytarna l30b, l35b, 140b, l45b i det andra brytarlagret som är kopplad till den gemensamma noden l25a-d hos brytargruppen till vilken den andra utvalda brytaren l20-0,. . ., 120-15 hör. Därigenom vidarebefordras referensspänningen som motsvarar XSA till den positiva utmatningsterrninalen 55a hos referensspänningsvälj arenheten 45 och referensspänriingen som motsvarar Xmax + Xmm ~ XSA till den negativa utmatningsterrninalen 55b hos referensspänningsväljarenheten 45.
Enligt några uttöringsformer är antalet brytargrupper i det första brytarlagret 2 upphöjt till ett heltal, t ex 2, 4, 8, 16, etc. Detta underlättar konstruktion av en styrenhet 60 med en relativt låg komplexitet, vilket i sin tur möjliggör implementering av 10 15 20 25 30 533 E93 14 styrenheten 60 med en relativt liten kretsarea. Emellertid kan vilket antal brytargrupper som helst användas i det första lagret så länge som villkoret att, de av brytama 120- 0,... , 120-15 i det första brytarlagret vilka är kopplade till de av utmatningsterrninalerna 40-0,.. _, 40-15 hos referensspänningsgenereringsenheten 35 vilka motsvarar X och Xmax + Xmm - X tillhör olika brytargrupper för varje X är uppfyllt. Vidare kan brytargrupperna, men måste inte nödvändigtvis, innefatta samma antal brytare.
Användningen av två brytarlager, varvid det första brytarlagret är uppdelat i ett flertal brytargrupper (t ex som i utföringsforrnen illustrerar i Fig. 3) har ett antal fördelar. T ex kan de difïerentiella signalvägarna från referensspänningsgenereringsenheten 35 till komparatoranordningen hos sub-ADC:n ADC-l, . _, ADC-M erhållas till en relativt låg overheadkostnad i termer av kretsarea; varje brytare 120-0, _ ., 120-15 i det första brytarlagret kan delas mellan signalvägarna från en utmatningsterrninal 40-O,. .., 40-n hos referensspänningsgenereringsenheten 35 och utmatningsterminalerna 55a och 55b hos referensspänningsvälj arenheten 45, en dedikerad brytare för varje utmamingsterrriinal 55a och 55b behövs endast i det andra brytarlagret. Vidare är det möjligt, genom att noggrant välja ut antalet brytargrupper i det första lagret och därigenom mängden parasitisk last i signalvägarna såsom skisseras nedan, att erhålla relativt snabb insvängning vid utrnatningsterminalerna 55a och 55b hos referensspänningsvälj arenheten 45. Sålunda underlättas därför en relativt hög sampeltalct hos PSA-ADC:n.
Ett beslut om ett lämpligt antal brytargrupper i första brytarlagret hos referensspämiingsväljarenheten 45 kan t ex baseras på. drifihastighetsöverväganden på grundval av parasitisk last i signalväganta mellan var och en av inmatriingsterminalerna 50-0, . ., 50-n och utmatningsterrnirtalerna 55a och 55b hos referensspânnings- väljarenheten 45. T ex resulterar en ökning i antalet brytargrupper i det första brytarlagret i en minskning av antalet brytare kopplade till varje gemensam nod (t ex noder l25a-d i utföringsforrnen i Fig. 3). Sålunda minskas därigenom den parasitiska kapacitiva lasten i signalvägama från en inmatriingsterrninal 50-0,. . ., 50-n till utmatningsterrninalerna 55a och 55b hos referensspänningsväljarenheten 45 orsakad av brytare i det första brytarlagret. Emellertid ökar samtidigt antalet brytare i det andra brytarlagret, varigenom den parasitiska kapacitiva lasten orsakad av brytare i det andra brytarlagret ökar. Vidare kan även areabegrärisningar tas med i beräkningen vid beslut om antalet brytargrupper i det första brytarlagret, en ökning av antalet brytargrupper resulterar i ett ökat antal brytare i det andra brytarlagret och, därigenom, möjligen en 10 15 20 25 30 35 533 393 15 ökad kretsarea. Ett lämpligt antal brytargrupper i det Forsta brytarlagret kan t ex bestämmas baserat på kretssimulering och/eller mätningar.
I enlighet med utföringsformer av föreliggande uppfinning, har undersökningar visat att användning av âtrniristone 4 brytargrupper i det forsta brytarlagret är lämpligt för att erhålla snabb insvängning vid utmatningstermirialerna 55a och 55b hos referensspänriingsvälj arenheten 45 när antalet referensspänningar utmatade från referensspänningsgenereringsenheten 35 är 16 eller fler.
Fig. 4a är ett kretsschema av en utiöringsform av styrenheten 60, vilken är lämplig för att styra utfiiringsformen av referensspänriingsväljarenheten 45 illustrerad i Fig. 3. Det antas att en brytare är sluten respektive öppen när styrsignalen tillförd till den är '1 ° respektive '0”. Att modifiera utfiiringsforrnen av styrenheten 60 illustrerad i F ig. 4a till en situation där en eller flera av brytarna i referensspänningsväljarenheten 45 istället är slutna respektive öppna när styrsignalen är ”O” respektive ” 1 ' är en rättfram uppgift för en fackman inom området.
Uttöringsforrnen av styrenheten 60 illustrerad i Fig. 4a innefattar en 4 till 16- omkodare 150. För andra antal referensspänningar än 16, skall andra ornkodare användas. T ex skall en 5 till 32-omkodare användas vid 32 referensspänningar, en 6 till 64-omkodare användas vid 64 referensspånriingar, en k till Zk-omkodare användas vid Zk referensspänningar, etc. En sanningstabell 170 för 4 till ló-omkodaren visas i Fig. 4b.
För var och en av de 16 möjliga kombinationerna av de 4 bitarna hos XSA, sätts en unik utgång av de 16 utgångarna hos 4 till 16-omkodare 150 till °1°, medan de övriga 15 utgångarna är satta till ”OK Vidare irmefattar utföringsforrnen av styrenheten 60 illustrerad i Fig. 4a 8 stycken ELLER- grindar med två ingångar OR0,.. _, 0R7.
Inmatningsterminalerna hos OR0 är kopplade till O-utgången och IS-utgången hos 4 till ló-omkodaren 150. Inmatningsterminalema hos ORl är kopplade till l-utgången och l4-utgången hos 4 till 16-omkodaren 150. Inmatningsterrninalerrra hos 0R2 (ej explicit visade i Fig. 4a) är kopplade till Z-utgången och l3-utgången hos 4 till 16-omkodaren 150. Inmamingsterrninalerna hos OR3 (ej explicit visade i Fig. 4a) är kopplade till 3- utgången och 12-utgången hos 4 till ló-omkodaren 150. Inmatrtingsterminalema hos OR4 (ej explicit visade i Fig. 4a) är kopplade till 4-utgången och ll-utgången hos 4 till 16~omkodaren 150. lnmatriingstenninalrena hos OR5 (ej explicit visade i Fig. 4a) är kopplade till S-utgången och IO-utgången hos 4 till 16-omkodaren 150.
Inmatningsterminalerna hos OR6 (ej explicit visade i Fig. 4a) är kopplade till 6- utgången och 9-utgången hos 4 till ló-omkodaren 150. Inrnatriingsterrninalerna hos OR? är kopplade till 'l-utgången och S-utgången hos 4 till ló-omkodaren 150. 10 15 20 25 30 35 533 293 16 Enligt utföringsforrner används utsignalema från var och en av ELLER- gindarna OR0,. . ., OR7 för att styra 2 brytare i det första brytarlagret hos referensspänningsväljarenheten 45 i utföringsformen illustrerad i Fi g. 3. Utsignalen från ORO används för att styra brytarna 120-0 och 120-15. Utsignalen från OR1 används för att styra brytama 120-l och 120-14. Utsignalen från OR2 används för att styra brytarna 120-2 och 120-13. Utsignalen fiån OR3 används för att styra brytarna 120-3 och 120- 12. Utsignalen från OR4 används för att styra brytarna 120~4 och 120-11. Utsignalen från ORS används för att styra brytama 120-5 och 120-10. Utsignalen från OR6 används för att styra brytama 120-6 och 120-9. Utsignalen från OR7 används för att styra brytarna 120-7 och 120-8.
Vidare innefattar utföringsformen av styrenheten 60 illustrerad i Fig. 4a en 2 till 4-ornkodare 160, vars inmatníngsterrninaler är anordnade att ta emot de två MSB:arna av XSA. För andra antal brytargmpper i det första brytarlagret hos referensspäniiingsväljarenheten 45, skall andra omkodare användas. T ex, för 8 brytargrupper, skall en 3 till S-omkodare användas, för 16 brytargrupper, skall en 4 till ló-omkodare används etc. En sanningstabell 180 ßr 2 till 4-omkodare 160 visas i Fig. 4b. För var och en av de 4 olika möjliga kombinationerna av de tvâ MSB:arna av XSA sätt en unik utgång av de 4 utgångarna hos 2 till 4-omkodare 160 till ” 1 ”, medan de övriga 3 utgångarna sätts till °0'. Enligt en uttöringsforrn används var och en av de 4 utsignalerna från 2 till 4-omkodare 160 för att styra 2 brytare i det andra brytarlagret hos referensspänningsvälj arenheten 45 i utföringsformen illustrerad i Fig. 3. O-utsigrxalen används för att styra brytare l30a och 145b. l-utsignalen används för att styra brytare l35a och l40b. 2-utsignalen används för att styra brytare l40a och l35b. S-utsignalen används för att styra brytare 145a och l30b.
Utföringsformen av styrenheten 60 illustrerad i Fi g. 4a och b är endast ett exempel. Andra utföringsforrner är möjliga inom uppfmningens omfång.
Utföringsforrnema som har beskrivits så här långt i denna specifikation använder en enda referensspänníngsgenereringsenhet 35. För en N-bits ADC skall denna referensspänningsgenereringserihet 35 generera 2” olika referensspänningar.
Sålunda växer antalet referensspärmingar exponentiellt med N. För ett stort N kan antalet referensspänningar bli överdrivet högt. Enligt några utföringsforrner kan detta problem lösas genom användning av flera referensspänningsgenereringsenheter, vilka alla kan vara gemensamma för sub-ADC:erna ADC1,..., ADC-M. Var och en av referensspänningsgenereringsenheterna kan vara anordnade för bestämning av en delmängd av bitarna i den digitala utsignalen. Som ett icke-begränsande exempel kan en 10 15 20 25 30 35 533 293 17 N-bits ADC nyttja en ”grov” referensspänriingsgenereringsenhet anpassad att generera ZK referensspänningar (där K utsignalen och en ”fin” referensspänningsgenereringsenhet anpassad att generera 2N"K referensspänningar för bestämning av de återstående N-K LSBzarna av den digitala utsignalen. Därigenom har antalet krävda referensspänningar reducerats till 2K + 2N" K, vilket är mindre än 2”. T ex om N är 10 och K är s, behövs 64 (=2S + 25) referensspânningar istället för 1024 (=2l°).
Fig. 5 är ett förenklat lcretsschema för en del av PSA-ADCzn 10 enligt en utföringsfonn. Element som är desamma som eller liknar element hos utföringsformen illustrerad i Fig. 2 hänvisas till med samma eller liknande hänvisningsbeteckningar som i Fig. 2. Antalet bitar i utsignalen hos PSA-ADC:n 10 betecknas N. Enligt utföringsforrnen irmefattar PSA-ADC:n 10 två referensspänriingsgenereringsenheter operativt kopplade till alla sub-ADCzer ADC-1,. . . , ADC-M; en grov referensspänrringsgenereríngsenhet 35” och en fin referensspänningsgenereringsenhet 235, vilka visas i F ig. 5. Den grova referensspänningsgenereringsenheten 35' har en utrnatningsport 40' innefattande ett flertal utmatningsterrninaler för utmatning av ett flertal referensspänningar. På liknande sätt har den fina referensspänningsgenererings- enheten 235 en utmatningsport 240 innefattande ett flertal utmatningsterniinaler för utmatning av ett flertal referensspänningar. Fig. 5 visar även ett förenklat kretsscherna för en av sub-ADOerna ADC-j enligt en utföringsfonn. Alla sub-ADC:er ADC-l, . ., ADC-M kan vara irnplementerade på samma sätt som ADC-j.
Enligt utiöringsfonnen innefattar sub-ADC:n ADC-j en grov referensspänningsväljarenhet 45' med en inmatníngsport 50” , en positiv utrnaniingsterrninal 55”a och en negativ utmatningsterrninal 55°b. Vidare innefattar sub- ADC:n ADC-j en styrenhet 60”. Den grova referensspänningsgenereringsenheten 35°, den grova referensspänningsvälj arenheten 45' respektive styrenheten 60' kan vara anordnade och implementeras huvudsakligen på samma sätt som referensspännings- genereringsenheten 35, referensspänningsväljarenheten 45 respektive styrenheten 60 i utföringsforrnen illustrerad i Fig. 2. Emellertid tillhandahålls endast de K MSBzama (K styrenheten 60 i Fig. 2. Sålunda representeras det digitala talet XSA, vilket används av styrenheten 60” som en grund för att styra den grova referensspänningsvälj arenheten 45°, med de K MSßzarna lagrade i SARzet 70. Den grova referensspänningsgenereringsenheten 35' är anordnad att generera referensspänningar för att bestämma de K MSB:arna hos den digitala utsignalen. Därför är den grova 10 15 20 25 30 533 E53 18 referensspänningsgenereringsenheten 35' anordnad att generera 2K referensspänningar.
Följaktligen innefattar utmatningsporten 40” hos den grova referensspännings- genereringsenheten 35” 2K utmatningstemiinaler och inmatningsporten 50' hos den grova referensspänningsvâljarenheten 45” 2K inmatningsterminaler. I Fig. 5 är referensspänningen utmatad på den positiva utmatningsterniinalen 55”a hos den grova referensspänningsvälj arenheten 45' märkt Vgp och referensspänningen utmatad på den negativa utmatningsterrninalen 55°b hos den grova referensspänningsvälj arenheten 45” märkt VCN, där indexet ”C” står för ”grov” (engelska ”coarse”).
Enligt uttöringsfonnen illustrerad i Fig. 5 innefattar dessutom sub-ADC :n ADC-j en fm referensspänriingsväljarenhet 245. Den fina referensspäririings- väljarenheten har en inmatningsport 250 operativt kopplad till utmatningsporten 240 hos den fina referensspänningsgenereringsenheten 235. Vidare har den fina referensspänningsvälj arenheten 245 en positiv utrnatningsterminal 255a för att mata ut en referensspänning Vpp och en negativt utmatningsterrriinal 25511 för att mata ut en referensspänning VPN, där indexet ”F” står för ”fin”.
Den fina referensspärniingsgenereringsenheten 23 5 är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler. Var och en av nämnda referensspänningar, och den motsvarande utmatningsterrninalen av utrnatnings- terminalerna, motsvarar ett unikt digitalt tal X i ett område Dšmfmsß, Xmaxmsrfl. T ex kan, enligt vissa uttöringsformer, den fina referensspänningsgenereringsenheten 235 vara konstruerad att, for varje X i fXminjßß, XWLSBL mata ut den motsvarande referensspännjngen som en monoton funktion V(X) av det digitala talet X. Den monotona funktionen V(X) kan t ex vara lika med eller approximativt lika med en rät linje cX + m, där c och m är konstanter.
Enligt utföringsforrnen illustrerad i Fig. 5 innefattar sub-ADCzn ADC-j vidare en styrenhet 260 för att styra den fina referensspänningsväljarenheten 245 baserat på ett digitalt tal XSAMB, vilket är representerat av de N-K LSB:arna lagrade i SAR:et 70.
Enligt uttöringsfonner är den fina referensspänningsgenereringsenheten 235 gemensam tor alla sub-ADCzer ADC-l, . ., ADC-M varigenom en relativt god ömsesidig matchning mellan sub-ADCzerna ADC-1,. . ., ADC-M underlättas.
Enligt utföringsformer innefattar den fina referensspänningsvälj arenheten 245 brytare fór att välja ut och vidarebefordra en av referensspänningarna genererade av den fina referensspänningsgenereringsenheten 235 till den positiva utmatningsterminalen 255a och referensspänningen Vpp och en annan av referensspänningarna genererade av 10 15 20 25 30 35 533 253 19 referensspänningsgenereringsenheten 235 till den negativa utmatningsterminalen 25 5b som referensspänrringen VFN.
Den fma referensspânningsgenereringsenheten 23 5 är anordnad att generera referensspänníngar för att bestämma de N~K LSB :arna hos den digitala utsignalen.
Därför är den fina referensspänningsgenereringsenheten 235 anordnad att generera ZN* referensspänningar. Följaktligen innefattar utmatningsporten 240 hos den fina referensspänningsgenereringsenheten 235 2N"K utmatningsterrninaler och inmatnings- porten 250 hos den fina referensspänningsväljarenheten 245 2N"K inmatningsterminaler.
Styrenheten 260 är, enligt uttöringsformer, anordnad att generera styrsigrraler till brytarna i den fina referensspänningsvâljarenheten 245 så att referensspänrringen från den fina referensspänningsgenereringsenheten 35 som motsvarar XSA,LSB vidarebefordras till den positiva utmatningsterminalen 255a hos den fina referens- spänningsväljarenheten 245 som referensspänningen Vpp. Vidare är styrenheten 260 anordnad att generera styrsignaler till brytarna i den fina referensspärniingsväljarenheten 245 så att referensspärmingen från den fina referensspärrningsgenereringsenheten 235 som motsvarar Xmaxjsß + Xminjsß - XSMSB vidarebefordras till den negativa utmatningsterrninalen 255b hos den fina referensspärmingsvälj arenheten 245 som referensspärrningen VFN.
Den fina referensspänningsvälj arenheten 245 kan, enligt utföringsforrner, implementeras på samma sätt som utföringsforrnen av referensspännirrgsvälj arenheten 45 illustrerad i Fig. 3. Enligt utföringsformer innefattar sålunda den fina referensspänningsvälj arenheten 245 ett första brytarlager innefattande ett flertal brytargrupper. Varje brytargrupp innefattar ett flertal brytare. Varje brytare i en brytargmpp är kopplad till en unik utmatningsterminal av utmatningstenninalerna hos den fina referensspärrningsgenereringsenheten 23 5 med en första terminal hos brytaren.
Vidare är varje brytare i nämnda brytargrupp kopplad till en gemensam nod hos brytargruppen med en andra terminal hos brytaren. Dessutom tillhör brytarna kopplade till utnratningsterminalema hos den fina referensspänningsgenereringsenheten 245 som motsvarar X och Xmaxjsg + Xnfinjsß - X olika brytargrupper för varje X i omrâdet [Xmirttsa + Xmæatsal- Enligt utföringsformer innefattar dessutom den fina referensspänningsväljar- enheten 245 ett andra brytarlager. För varje brytargrupp i det första brytarlagret innefattar det andra brytarlagret en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den positiva utmatningsterminalen 255a hos den fina referensspänningsvälj arenheten 245. På liknande sätt, för varje brytargrupp i det första 10 15 20 25 30 35 533 293 20 brytarlagret, innefattar det andra brytarlagret en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningstenninalen 25 Sb hos den fina referensspäririingsväljarenheten 245.
Styrenheten 260 kan, i enlighet med utföringsforrner, implementeras på samma sätt som styrenheten 60 i utföringsformen illustrerad i Fig. 2. Sålunda kan styrenheten 260 vara anordnad att generera styrsignaler för brytama i den fma referensspäririingsvälj arenheten 245 baserat på det digitala talet XSMSB, vilket representeras av de N-K LSßzarna hos SARzet 70, för att sluta en första och en andra utvald brytare i det första brytarlagret hos den fina referensspäxniíngsväljarenheten 245 .
Den första utvalda brytaren är brytaren som är kopplad till utmatningsterminalen hos den fina referensspärmingsgenereringsenheten 235 som motsvarar XSMJSB. Den andra utvalda brytaren är brytaren som är kopplad till utmatningstenninalen hos den fina referensspänningsgenereríngsenheten 235 som motsvarar Xmwsß + XmmLSB - XS A153.
Vidare kan styrenheten 260 vara anordnad att generera styrsignaler för brytama i den fina referensspänningsvälj arenheten 245 baserat på det digitala talet XSALSB för att sluta brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen till vilken den första utvalda brytaren hör och den positiva utmatningsterminalen 255 hos den fina referensspänningsväljarenheten 245 och för att sluta brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen till vilken den andra utvalda brytaren hör och den negativa utmatningstennirialen 255b hos den fina referensspänriíngsvälj arenheten 245.
Styrenheten 260 kan t ex implementeras i enlighet med utföringsfonnen av styrenheten 60 illustrerad i Figurer 4a och b.
På liknande sätt som för utföringsfonner av referensspänningsväljarenheten 45 (F ig. 3), kan antalet brytare i det första lagret hos varje fm referensspänningsväljarenhet 245, i några utfóringsforrner, vara två upphöjt till ett heltal.
Vidare kan, enligt några utfóringsfonner, antalet brytargrupper i det forsta lagret hos varje ñn referensspänriingsväljarenheten vara åtminstone 4. På liknande sätt som diskuterats i samband med referensspäririingsväljarenheten 45, kan detta vara lämpligt för att erhålla snabb insvängning vid unnatningstenninalerna 255a och 255b hos den fina referensspänningsväljarenheten 245 när antalet referensspänningar som matas ut från den fina referensspänningsgenereringsenheten 235 är 16 eller högre.
Den fina referensspänningsgenereringsenheten 235 kan t ex innefatta en motståndskedja för generering av referensspämiingarna. Motståndskedjan kan t ex vara anordnad på samma sätt som motstândskedjan hos referensspänningsgenereringsenheten 10 15 20 25 30 35 533 233 21 35 illustrerad i Fig. 3. Emellertid kan även andra typer av kretsar för generering av referensspänningarna användas.
I utföringsformen av sub-ADC:n ADC-j illustrerad i Fig. 5 innefattar komparatoranordningen hos sub-ADC:n ADC-j en kondensator 265, kopplad mellan den positiva inmatningsterniinalen hos komparatorn 80 och den positiva utrnatningsterrninalen 255a hos den fina referensspänningsväljarenheten 245. På liknande sätt innefattar nämnda komparatoranordning en kondensator 265b kopplad mellan den negativa inmatningstenninalen hos komparatorn 80 och den negativa unnatningsterrninalen 25 Sb hos den fina referensspärmingsväljarenheten 245.
Utföringsformen av sub-ADC:n ADC-j illustrerad i Fig. 5 kan drivas på ett liknande sätt som utföringsformen illustrerad i Fig. 2. Under en första fas av en omvandlingscykel, kan brytarna l05a och b vara slutna för att tillföra inspänningarna VM, och Vinn till kondensatorema 85b respektive 85a. Brytarna 90a och 90b kan vara slutna för att tillhandahålla en sj älvnollställriing av komparatom 80. Vidare kan brytama 1l0a och 1 lOb vara ställda i ett öppet tillstånd. De N-K LSßzarna hos SAR:et 70 kan alla vara satta till ”O” för att tillhandahålla de motsvarande referensspänrringarna till kondensatorema 260a och b under den första fasen av omvandlingscykeln.
Under en andra fas av omvandlingscykeln kan jämförelser utföras för att bestämma bitarna hos det digitala utordet för den specifika omvandlingscykeln. Under de första K järnförelserna är styrenheten 60°, den grova referensspänningsgenererings- enheten 35 ° och den grova referensspärrrringsväljarenheten 45' verksamma för att bestämma de K MSB:arna i fallande bitsignifikarisordning. Under de där på följande N-K järnförelserna är styrenheten 260, den fina referensspänningsgenereringsenheten 235 och den fma referensspärmingsväljarenheten 245 verksamma för att bestämma de N-K LSB:arna i fallande bitsigrrifikarrsordning. På liknande sätt som för utföringsformen illustrerad i Fig. 2, kan värdet av varje bit bestämmas genom att först sätta biten till ' l ” (i SARzet 70) och bitarna med lägre signifikans till ”OÃ Om beslutsenheten 95 matar ut en ° 1 ', är det bestämda bitvärdet ° l ', annars är det bestämda bitvärdet ”OK Biten sätts till det bestämda bitvärdet under bestämningen av bitar med lägre signifkans.
Kapacitansvärdena för kondensatorerna 85a-b och 260a-b skall väljas för att ge de K MSßzarna och de N-K LSBzarna de korrekta ömsesidiga vikterna. I en utföringsform är t ex varje skillnad mellan två intilliggande referensspänningar i den fina referensspänningsgenereríngsenheten lika med AV; och varje skillnad mellan två intilliggande referensspänningar i den grova referensspänningsgenereringsenheten lika 10 15 20 25 30 35 till LC'- ätit PG' LU E43 22 med AVC. Vidare betecknas kapacitansen hos kondensator 85a Cm, kapacitansen hos kondensator 85b Cm, kapacitansen hos kondensator 265a C265, och kapacitansen hos kondensator 265b 02651,. i denna uttöringsform kan kapacitarrsvärdena väljas i enlighet med Casa AVG = Czesa AVF 2N_K och Cash ÅVc = Czesb AVF zNlK- Observera att kapacitanserna C255, och (12651, kan vara lika, men behöver inte nödvändigtvis vara lika. På liknande sätt kan kapacitanserna C85, och C351, vara lika, men behöver inte nödvändigtvis vara lika.
I enlighet med en utföringsform tillhandahålls en 10~bits PSA-ADC, varvid den grova referensspänningsgenereringsenheten 35' är anordnad för bestämning av de 5 MSBzarna och den fina referensspänriingsgenereringsenheten 23 5 är anordnad fór bestämning av de 5 LSBrama. Vidare har, i denna utföringsform, den fina och grova referensspänningssvälj arenheten 245 och 45' i varje sub-ADC ett första brytarlager med brytare uppdelade i fyra brytargrupper. Antalet sub-ADC:er i PSA-ADC:n i denna utiöringsforrn är 14.
I enlighet med en annan utföringsform tillhandahålls en 8-bits PSA-ADC, varvid den grova referensspärmingsgenereringsenheten 35' är anordnad för bestämning av de fyra MSßzarna och den fma referensspämlingsgenereringsenheten 235 är anordnad för bestämning av de 4 LSßzarna. Vidare har, i denna uttöringsfonn, den fina och grova referensspänningsväljarenheten 245 och 45” i varje sub-ADC ett första brytarlager med brytare uppdelade i fyra brytargrupper. Antalet sub-ADCzer i PSA- ADC:n i denna utiöringsforrn är 10.
Om antalet referensspärnxingar genererade av referensspänningsgenereríngs- enheten 35 (Fig. 2), 35 ” (Fig. 5) eller 235 (Fig. 5) är stort, såsom men inte begränsat till 64 eller mer, har undersökningar i enlighet med utßringsformer av föreliggande uppfinning visat att det kan vara fördelaktigt att ha mer än två brytarlager i referens- spänningsväljarenheten 45 (Fig. 2), 45' (Fig. 5) eller 245 (Fig. 5). Därigenom kan den totala parasitiska lasten i signalvägen mellan en inmatningsterrninal och en utmatnings- terminal hos referensspänningsvälj arenheten 45, 45” eller 245 hållas relativt låg, jämfört med om endast tvâ brytarlager hade använts, varigenom en relativt snabb driftstakt underlättas. 10 15 20 25 30 35 Lfl En Û-'J FJ LD üfl 23 En referensspänningsväljarenhet med mer än två brytarlager kan tex. erhållas genom att operativt koppla ett eller flera mellanliggande brytarlager av brytare mellan det första brytarlagret och det andra brytarlagret hos utföringsforrnen illustrerad i Fig. 3 för att valbart koppla brytare i det första brytarlagret till den motsvarande gemensamma noden l25a-d. Detta illustreras i F ig. 6 med en utföringsform av referensspännings- välj arenheten 45. Även om hänvisning görs till referensspänningsvälj arenheten 45, är samma överväganden tillämpliga för utföringsforrner av den grova referensspännings- välj arenheten 45 ° (Fig. 5) och den fina referensspärmingsvälj arenheten 245 (F ig. 5).
Element, noder och terminaler som är desamma eller liknande som de i utföringsforrnen av referensspänningsväljarenheten illustrerad i Fig. 3 betecknas med samma hänvisningsbeteckningar i Fig. 6 som i Fig. 3.
I utföringsformen illustrerad i Fig. 6 har referensspänningsvälj arenheten 64 inrnatningsterminaler 5 0-0, 50-1, ..., 50-63. För läsbarhet är endast terrninalerna 50-0 och 50-63 försedda med hänvisningsbeteclmíngar i Fig. 6. Kretsschemat i Fig. 6 visar ett antal subgrupper Sl-S20 av brytare, vilka beskrivs vidare nedan med hänvisning till Fig. 7. Det första brytarlagret i uttöringsformen illustrerad i Fig. 6 innefattar subgruppema S 1 -S 1 6. Såsom i utlöringsforrnen illustrerad i Fig. 3, innefattar det andra brytarlagret brytarna 130a-b, 135a-b, l40a-b och l45a-b. I utföringsformen illustrerad i Fig. 6 innefattar vidare referensspänningsväljarenheten 45 ett mellanliggande brytarlager innefattande subgrupperna Sl7-S20. Det första brytarlagret innefattar fyra brytargrupper, var och en innefattande fyra subgrupper av brytare. Till exempel innefattar en första brytargmpp i det första brytarlagret subgrupperna S 1-S4. Brytarna i den första brytargruppen är operativt kopplade till den gemensamma noden l25a via subgruppen S17 i det mellanliggande brytarlagret. Vidare innefattar en andra brytargrupp i det första brytarlagret subgrupperna S5-S8. Brytarria i den andra gruppen är operativt kopplade till den gemensamma noden l25b via subgruppen S18 i det mellanliggande brytarlagret. Dessutom innefattar en tredje brytargrupp i det första brytarlagret subgrupperna S9-S12. Brytama i den tredje gruppen är operativt kopplade till den gemensamma noden l25c via subgruppen S 19 i det mellanliggande brytarlagret.
Dessutom innefattar en fjärde brytargrupp i det första brytarlagret subgruppema S13- Sl6. Brytarna i den fjärde brytargruppen är operativt kopplade till den gemensamma noden 125d via subgruppen S20 i det mellanliggande brytarlagret.
Fig. 7 är ett kretsschema för en subgrupp Sk av brytare enligt en utföringsforrn.
Vilken som helst av subgrupperna S1-S20 i Fig. 6 kan implementeras på samma sätt som subgruppen Sk i Fig. 7. Enligt utföringsformen illustrerad i Fig. 7 innefattar 10 15 20 25 30 35 24 subgruppen Sk fyra brytare 301-304. Brytaren 301 är kopplad till en inmatningsterminal il hos subgruppen Sk med en inmatningsterminal hos brytaren 30l och till en utmatningsterminal ol hos subgruppen Sk med en utmamingsterniinal hos brytaren 301.
Brytaren 302 är kopplad till en inmatningsterrninal i2 hos subgruppen Sk med inrnamingsterminal hos brytaren 302 och till utmatningsterrninalen ol hos subgruppen Sk med en utmatningsterrninal hos brytaren 302. Brytaren 303 är kopplad till en inmatningsterrninal i3 hos subgruppen Sk med en inmatningsterrninal hos brytaren 303 och till utmamingsterminalen ol hos subgruppen Sk med en utmatningstermirial hos brytaren 303. Brytaren 304 är kopplad till en inmatningsterminal i4 hos subgruppen Sk med en inmatningsterrninal hos brytaren 304 och till utmatningsterrninalen ol hos subgruppen Sk med en utmatningsterminal hos brytaren 304. De motsvarande inmatnings- och utmatningsterniinalema hos subgrupperna Sl-S20 visade i Fig. 6 illustreras med hänvisningsbeteckningarna il-i4 och ol för subgruppen S20 i Fig. 6.
Brytarna i det första brytarlagret och det andra brytarlagret hos utföringsformen illustrerad i Fig. 6 kan styras på samma sätt som för utföringsforrnen illustrerad i Fig. 3.
Därför beskrivs inte styrningen av dessa brytare vidare i samband med F ig. 6. En brytare i ett mellanliggande brytarlager skall slutas närhelst en brytare i ett föregående brytarlager, som är kopplad till inmatningsterniirtalen hos nämnda brytare i det mellanliggande brytarlagret, är sluten, och annars vara öppen. Under förutsättning att ett värde ° l ° används för att styra en brytare att vara sluten och ett värde ”O” används för att styra en brytare att vara öppen, kan sålunda en styrsignal för att styra en brytare i ett mellanliggande lager genereras med hjälp av en ELLER-operation på styrsignalerna för brytarna kopplade till inmatningsterrninalen hos nämnda brytare i det mellanliggande lagret.
I utföríngsfonnen illustrerad i Fig. 6 innefattar varje brytargrupp i det första brytarlagret 16 brytare; fyra brytare i varje subgrupp. Om referensspänriingsväljar- enheten 45 endast hade innefattat det första och det andra brytarlagret, och inte det mellanliggande brytarlagret (t.ex. som i utföringsforrnen illustrerad i Fig. 3), skulle alla 16 brytare ha varit direkt kopplade till den gemensamma noden l25a, b, c eller d, och därigenom ha tillfört en relativt stor parasitisk last. Med det mellanliggande brytarlagret inkluderat reduceras den totala parasitiska lasten i signalvägen mellan en inmatningstenninal 50~0, ..., 50-63, varigenom en snabbare insvängning underlättas.
Undersökningar i enlighet med utföringsformer av föreliggande uppfinning har indikerat att att koppla tre brytare i ett föregående brytarlager (dvs. intilliggande brytarlager närmare inmatningsterrninalen hos referensspänningsväljarenheten) till 10 15 20 25 30 5313 E93 25 inmatningsterminalen hos en brytare i ett mellanliggande brytarlager tillhandahåller en näst intill optimal insvängningshastighet. Emellertid erhålls, i fall där antalet inmatriirigsterminaler hos referensspänningsväljarenheten 45 två upphöjt till ett heltal (t.ex. 64 som i Fig. 6), en minskad konstruktionskomplexitet om antalet brytare kopplad till inmatningsterrrrinalen hos nämnda brytare i det mellanliggande lagret också är två upphöjt till ett heltal. Att koppla två eller fyra (vilka är de tal som är två upphöjt till ett heltal som är närmast tre) brytare i det föregående brytarlagret till inmatningstenninalen hos brytaren i det mellanliggande lagret tillhandahåller därför också en relativt snabb insvängning. Av dessa två alternativ, har undersökningar i enlighet med utiöringsformer av föreliggande uppfinning indikerat att fyra brytare kopplade till inmatrringsterrriinalen hos brytaren i det mellanliggande brytarlagret tillhandahåller den snabbaste insvängningen.
Sålunda är, i enlighet med några utfóringsfonner av föreliggande uppfinning, varje brytare i ett mellanliggande brytarlager kopplad med en inmatningsterrninal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. I enlighet med några av dessa utiöringsforrner är varje brytare i nämnda mellanliggande brytarlager kopplad med en inmatningsterminal hos brytaren till exakt fyra brytare i nämnda fiiregående brytarlager.
Vidare är, i enlighet med några utfóringsfonner där mer än ett mellanliggande brytarlager används, varje brytare i varje mellanliggande brytarlager kopplad med en inmatningsterrninal hos brytaren till mellan tvâ och fyra brytare i ett föregående brytarlager. I enlighet med några av dessa utiöringsforrner är varje brytare i varje mellanliggande brytarlager kopplad med en inmatningstenninal hos brytaren till exakt fyra brytare i nämnda föregående brytarlager.
Ett lämpligt antal mellanliggande brytarlager och antal brytare i varje subgrupp kan även beslutas baserat på kretsarealcrav, eller en kompromiss mellan kretsarea och insvängningshastighet.
I enlighet med några utíöringsforrner kan en PSA-ADC 10 i enlighet med utlöringsforrner beskrivna ovan vara innefattad i en integrerad krets.
Vidare kan, i enlighet med några uttöringsfonner, en PSA~ADC 10 i enlighet med utföringsforrner beskrivna ovan vara innefattad i en elektronisk apparat. Den elektroniska apparaten kan tex. vara, men är inte begränsad till, en televisionsapparat, en bildskärm med flytande kristaller, en datormonitor, en digitalkamera, en projektor eller en radiomottagare.
E33 293 26 Föreliggande uppfinning har beskrivits ovan med hänvisning till specifika utíöringsformer, emellertid är andra utiöringsformer än de ovan beskrivna möjliga inom uppfinningens omfång. De olika särdragen och stegen hos ntföringsforrnema kan kombineras i andra kombinationer än de beskrivna. Uppfinningens omfång är endast begränsat av de bifogade patentkraven.

Claims (17)

10 15 20 25 30 35 533 293 27 PATENTKRAV
1. Parallell successiv approximations-analog/digital-omvandlare, PSA-ADC, (10) för generering av en digital utsignal baserat på en analog insignal, innefattande: en referensspäriningsgenereringsenhet (35, 35°) med ett flertal utmatningsterminaler (40-0,..., 40-n), varvid referensspänningsgenereringsenheten (35, 35°) är anordnad att generera en unik referensspänning på var och en av sina utmatningsterminaler (40-0,..., 40-1), och varje referensspärirling och motsvarande utrnatningsterrninal (40-0,..., 40-1) motsvarar ett unikt digitalt tal i ett område [Xmm Xmæfl; och ett flertal sub analog/ digital-omvandlare, sub-ADC:er, (ADC-1,..., ADC-M) anordnade for successiv approximations-drift på ett tidsánterleavat sätt; varvid var och en av flertalet sub-ADC:er(ADC-1,..., ADC-M) innefattar en referensspänningsväljarenhet (45, 45 ') operativt kopplad till referensspännings- genereringsenheten (35, 35') for att välja en referensspänning genererad av referens- spänningsgenereringsenheten (35, 35') baserat på ett digitalt tal XSA lagrat i ett successiv approximations-register, SAR, (70) hos sub-ADCzn (ADC-1,..., ADC-M) och vidarebefordra den valda referensspänníngen till en komparatoranordning hos sub- ADC:n (ADC-l,..., ADC-M); kännetecknad av att referensspänningsväljarenheten (45, 45') har en första och en andra utmatningsterminal (5 Sa, 55'a; 55b, 55“b) operativt kopplade till komparatoranordningen hos sub-ADCzn (ADC-1,...,ADC-M) och innefattar: - ett första brytarlager innefattande ett flertal brytargrupper, varvid varje brytargrupp innefattar ett flertal brytare (l20-0,..., 120-15), varje brytare (120-0,..., 120- 15) i en brytargrupp är operativt kopplad till en unik utmatningsterrninal av utmatnings- terminalerna (40-0,..., 40-n) hos referensspänrringsgenereringsenheten (35, 35°) med en första terminal hos brytaren (l20-0,..., 120-15) och till en gemensam nod (125a-d) hos brytargruppen med en andra terminal hos brytaren (l20-0,..., 120-15), och brytarna (120-0,..., 120-15) kopplade till utmatningsterrrlinalerna (40-0,..., 40-n) hos referensspänningsgenereringsenheten (35,35') som motsvarar X och Xmax+ min-X tillhör olika brytargrupper for varje X i området [Xmim XmæJ; - ett andra brytarlager innefattande, för varje brytargrupp i det första brytarlagret, en brytare (130a, 135a, l40a, 145a) operativt kopplad mellan den gemensamma noden (125 a-d) hos brytargruppen och den forsta utmatnirigsterrninalen (55a, 55“a) hos referensspänningsväljarenheten (45, 45°) och en brytare (l30b,135b, 10 15 20 25 30 35 šåïš 233 28 140b, l45b) operativt kopplad mellan den gemensamma noden (1 25a-d) hos brytargruppen och den andra utmatningsterrninalen (55b, 55°b) hos referens- spänningsväljarenheten (45, 45°); och av att varje sub-ADC innefattar en styrenhet (60, 60°) anordnad att generera styrsignaler för brytarna i referensspänningsväljarenheten (45, 45°) hos sub-ADCzn (ADC-1,..., ADC-M) baserat på det digitala talet XSA i SAR:et (70) hos sub-ADC:n (ADC-1,..., ADC-M) för att sluta - en första utvald brytare (120-0,..., 120-15) i det första brytarlagret som är kopplad till utmatningstenninalen (40-0,..., 40-n) hos referensspärunngsgenererings- enheten (35, 35°) som motsvarar XSA; - brytaren (13 0a, l35a, l40a, 145a) i det andra brytarlagret som är kopplad mellan den gemensamma noden (125a-d) hos brytargruppen som den forsta utvalda brytaren (120-0,..., 120-15) tillhör och den första utmatningsterrnirralen (55a, 55'a); - en andra utvald brytare (120-0,..., 120-15) i det första brytarlagret som är kopplad till utrnatníngsterminalen (40-0,..., 40-n) hos referensspänrringsgenererings- enheten (35, 35”) som motsvarar XmwfiXmin-XSA; och - brytaren (1 30a, 135a, 140a, 145a) i det andra brytarlagret som är kopplad mellan den gemensamma noden (125a-d) hos brytargruppen som den andra utvalda brytaren (l20~0,..., 120-15) tillhör och den andra utrnatningsterrninalen (55b, 55°b).
2. PSA-ADC (10) enligt krav 1, varvid antalet brytargrupper i det första brytarlagret hos varje referensspäiniíngsvälj arenhet (45, 45°) är två upphöjt till ett heltal.
3. PSA-ADC (10) enligt krav 1 eller 2, varvid antalet brytargrupper i det första brytarlagret hos varje referensspänningsvälj arenhet (45, 45°) är åtminstone fyra
4. PSA-ADC (10) enligt vilket som helst av de föregående kraven, varvid referensspänrringsvälj arenheten (45, 45”) innefattar ett eller flera mellanliggande brytarlager av brytare vilka är operativt kopplade mellan det första brytarlagret och det andra brytarlagret för att valbart koppla brytare i det första brytarlagret till den motsvarande gemensamma noden (125a-d).
5. PSA-ADC (10) enligt krav 4, varvid varje brytare i ett mellanliggande brytarlager är kopplad med en inmatnlngsterrninal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager. 10 15 20 25 30 35 533 233 29
6. PSA-ADC (10) enligt krav 5, varvid varje brytare i nämnda mellanliggande brytarlager är kopplad med en inrnatningsterminal hos brytaren till fyra brytare i nämnda föregående brytarlager.
7. PSA-ADC (10) enligt krav 5, varvid varje brytare i varje mellanliggande brytarlager är kopplad med en inmatningsterrninal hos brytaren till mellan två och fyra brytare i ett föregående brytarlager.
8. PSA-ADC (10) enligt krav 7, varvid varje brytare i varje mellanliggande brytarlager är kopplad med en inrnatningsterrninal hos brytaren till fyra brytare i nämnda föregående brytarlager.
9. PSA-ADC (10) enligt vilket som helst av de föregående kraven, varvid referensspänningsgenereringsenheten (35, 35') innefattar en motståndskedj a.
10. PSA-ADC (l 0) enligt vilket som helst av de föregående kraven, varvid SARzet (70) innefattar N bitar; nänmda referensspänningsgenereringsenhet är en grov referensspännings- genereringsenhet (35°) anordnad att generera referensspänningar för bestämning av K mest signifikanta bitar, MSB:ar, av den digitala utsignalen; nämnda referensspämringsväljarenhet är en grov referensspänníngsväljarenhet (45 °) anordnad att välja ut och vidarebefordra referensspänníngar för bestämning av de K MSBzama av den digitala utsignalen; det digitala talet XSA bestäms av de K MSBmma i SAR:et (70); PSA-ADC:n innefattar en fin referensspänningsgenereringsenhet för bestämning av de N-K minst signifikanta bitarna, LSBzarna, av den digitala utsignalen; och varje sub-ADC (ADC-l,..., ADC-M) innefattar en fin referensspännings- väljarenhet (245) för bestämning av de N-K LSB:ama av den digitala utsignalen.
11. PSA-ADC (10) enligt krav 10, varvid den fina referensspänningsgenereringsenheten (245) har ett flertal utrnatningsterminaler, varvid den fina referensspänningsgenereringsenheten är anordnad att generera en unik referensspänning på var och en av sina utmatningsterrninaler, och 10 15 20 25 30 533 E93 30 varje referensspänning och motsvarande utmatningsterminal motsvarar ett unikt digitalt tal i området IXmimLSB, XmægLSBZIÃ den fina referensspänriingsväljarenheten (245) har en första och en andra utrnatningstermínal (255a, 25 Sb) operativt kopplade till komparatoranordningen hos sub-ADC:n och innefattar: - ett första brytarlager innefattande ett flertal brytargrupper, varvid varje brytargrupp innefattar ett flertal brytare, varje brytare i en brytargrupp är operativt kopplad till en unik utmatningsterrninal av utmatningstemiinalerna hos den fina referensspänningsgenereringsenheten (235) med en första terminal hos brytaren och till en gemensam nod hos brytargruppen med en andra terminal hos brytaren, och brytarna kopplade till utmatningsterminalema hos den fina referensspänningsgenereringsenheten (235) som motsvarar X och XmmLSB+Xm;n,LSB-X tillhör olika brytargrupper för varje X i Området fxmmisa, Xmaxrsßl; - ett andra brytarlager innefattande, för varje brytargrupp i det första brytarlagret, en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den första utmatningsterrninalen (255a) hos den fina referens- spänningsväljarenheten (245) och en brytare operativt kopplad mellan den gemensamma noden hos brytargruppen och den andra utmatningstermínalen (25 Sh) hos den fina referensspänningsväljarenheten (245); och varje sub-ADC (ADC-l,..., ADC-M) innefattar en ytterligare styrenhet (260) anordnad att generera styrsignaler för brytarna i den fina referensspänningsväljarenheten (245) hos sub-ADC:n (ADC-1,..., ADC-M) baserat på ett digitalt tal XSMSB bestämt av de N-K LSB:arna i SARzet (70) hos sub-ADC:n (ADC-l,..., ADC-M) för att sluta - en första utvald brytare i det första brytarlagret som är kopplad till utmatningsterrninalen hos den fina referensspänningsgenereringsenheten (235) som motsvarar XSMSB; - brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den första utvalda brytaren tillhör och den första utmatningsterrninalen (25 5a) hos den fma referensspänningsvälj arenheten (245); - en andra utvald brytare i det första brytarlagret som är kopplad till utmatníngstcnninalen hos den fina referensspänningsgenereringsenheten (235) som ITIOISVHNI' XmaaLStfiXminJsB-Xsarsn; 10 20 533 293 31 - och brytaren i det andra brytarlagret som är kopplad mellan den gemensamma noden hos brytargruppen som den andra utvalda brytaren tillhör och den andra utmatningsterrninalen (255b) hos den fina referensspärnringsväljarenheten.
12. PSA-ADC enligt lcrav 11, varvid antalet brytargrupper i det första brytarlagret hos varje fin referensspänningsväljarenhet (245) är två upphöjt till ett heltal.
13. PSA-ADC enligt krav ll eller 12, varvid antalet brytargrupper i det första brytarlagret i varje fin referensspänningsväljarenhet (245) är åtminstone fyra.
14. PSA-ADC enligt vilket som helst av kraven 10-13, varvid den fina referensspänningsgenereringsenheten (235) innefattar en motståndskedja.
15. Integrerad krets innefattande en PSA-ADC (10) enligt vilket som helst av kraven l-14.
16. Elektronisk apparat innefattande en PSA-ADC (10) enligt vilket som helst av kraven 1-14.
17. Elektronisk apparat enligt krav 16, varvid den elektroniska apparaten är en televisionsapparat, en bildskärm med flytande kristaller, en datormonitor, en digitalkamera, en projektor eller en radiomottagare.
SE0802170A 2008-10-10 2008-10-10 Analog/digital-omvandlare SE533293C2 (sv)

Priority Applications (3)

Application Number Priority Date Filing Date Title
SE0802170A SE533293C2 (sv) 2008-10-10 2008-10-10 Analog/digital-omvandlare
PCT/SE2009/051138 WO2010042051A1 (en) 2008-10-10 2009-10-09 Analog-to-digital converter
US13/122,824 US8456347B2 (en) 2008-10-10 2009-10-09 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0802170A SE533293C2 (sv) 2008-10-10 2008-10-10 Analog/digital-omvandlare

Publications (2)

Publication Number Publication Date
SE0802170A1 SE0802170A1 (sv) 2010-04-11
SE533293C2 true SE533293C2 (sv) 2010-08-17

Family

ID=42100820

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0802170A SE533293C2 (sv) 2008-10-10 2008-10-10 Analog/digital-omvandlare

Country Status (3)

Country Link
US (1) US8456347B2 (sv)
SE (1) SE533293C2 (sv)
WO (1) WO2010042051A1 (sv)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5695439B2 (ja) * 2011-02-18 2015-04-08 ルネサスエレクトロニクス株式会社 半導体装置
US8587464B2 (en) * 2012-01-09 2013-11-19 International Business Machines Corporation Off-line gain calibration in a time-interleaved analog-to-digital converter
TW201348950A (zh) * 2012-05-18 2013-12-01 Hon Hai Prec Ind Co Ltd 主機板偵測裝置及方法
TWI611662B (zh) 2013-03-08 2018-01-11 安娜卡敦設計公司 可組態的時間交錯類比至數位轉換器
TWI605687B (zh) 2013-03-08 2017-11-11 安娜卡敦設計公司 時間交錯類比至數位轉換器之缺陷的估計
TWI605688B (zh) 2013-03-08 2017-11-11 安娜卡敦設計公司 有效率的時間交錯類比至數位轉換器
KR102079829B1 (ko) 2013-04-04 2020-02-21 에스케이하이닉스 주식회사 수신회로
WO2015108463A1 (en) 2014-01-15 2015-07-23 Anacatum Design Ab Cognitive signal converter
WO2015120315A1 (en) * 2014-02-06 2015-08-13 Massachusetts Institute Of Technology Reducing timing-skew errors in time-interleaved adcs
JP2015177374A (ja) * 2014-03-14 2015-10-05 株式会社東芝 Ad変換回路
US9652575B2 (en) * 2014-04-07 2017-05-16 Omnivision Technologies, Inc. Floorplan-optimized stacked image sensor and associated methods
WO2018119143A1 (en) * 2016-12-23 2018-06-28 Avnera Corporation Reference disturbance mitigation in successive approximation register analog to digtal converter
JP7151061B2 (ja) * 2017-03-28 2022-10-12 セイコーエプソン株式会社 故障判定回路、物理量検出装置、電子機器、移動体及び故障判定方法
US9941894B1 (en) 2017-05-04 2018-04-10 Analog Devices Global Multiple string, multiple output digital to analog converter
US10782263B2 (en) 2017-05-04 2020-09-22 Analog Devices Global Systems and methods for determining the condition of a gas sensor
US10075179B1 (en) 2017-08-03 2018-09-11 Analog Devices Global Multiple string, multiple output digital to analog converter
US10848166B1 (en) 2019-12-06 2020-11-24 Analog Devices International Unlimited Company Dual mode data converter
CN113437217A (zh) * 2021-06-18 2021-09-24 重庆吉芯科技有限公司 多晶硅电阻及其制造方法、逐次逼近型模数转换器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
SE500357C2 (sv) * 1992-01-31 1994-06-06 Silicon Construction Sweden Ab Arrangemang för analog/digital-omvandling
SE516156C2 (sv) * 1999-06-23 2001-11-26 Ericsson Telefon Ab L M En parallell analog-till-digitalomvandlare och ett förfarande för att omvandla analoga värden till digitala i parallella, oberoende av varandra utförda processer
JP2002043942A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp A/d変換器
US6424284B1 (en) * 2000-08-31 2002-07-23 Agere Systems Guardian Corp. Baseband receiver including dual port DAC
US6518907B2 (en) * 2000-11-27 2003-02-11 Micron Technology, Inc. System with high-speed A/D converter using multiple successive approximation cells
JP4263050B2 (ja) * 2003-07-28 2009-05-13 株式会社ルネサステクノロジ 逐次比較型a/dコンバータ
DE102004009612B4 (de) * 2004-02-27 2010-11-18 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Verzögerungsabgleich von zeitversetzt arbeitenden Analog-Digital-Wandlern
US6914547B1 (en) * 2004-05-04 2005-07-05 Analog Devices, Inc. Triple resistor string DAC architecture
US7109904B2 (en) * 2004-12-21 2006-09-19 Exar Corporation High speed differential resistive voltage digital-to-analog converter
JP4779875B2 (ja) * 2006-08-24 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
US7868809B2 (en) * 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
EP2347509B1 (en) * 2008-10-13 2012-12-12 Nxp B.V. An adc
JP5287291B2 (ja) * 2009-01-26 2013-09-11 富士通セミコンダクター株式会社 逐次比較型a/d変換器

Also Published As

Publication number Publication date
US20110248876A1 (en) 2011-10-13
WO2010042051A1 (en) 2010-04-15
SE0802170A1 (sv) 2010-04-11
US8456347B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
SE533293C2 (sv) Analog/digital-omvandlare
US9966967B2 (en) High speed successive approximation analog-to-digital converter of two bits per cycle
US7312732B2 (en) Devices and methods for calibrating amplifier stages and for compensating for errors in amplifier stages of series-connected components
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US7199746B1 (en) Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter
US8094056B2 (en) Analog-to-digital converter
US4894657A (en) Pipelined analog-to-digital architecture with parallel-autozero analog signal processing
US7170436B2 (en) Current mode analog-to-digital converter using parallel, time-interleaved successive approximation subcircuits
WO2019170862A2 (en) Analog to digital converter stage
US10666283B2 (en) Analogue-to-digital converter circuitry comprising capacitive successive-approximation control circuitry
Song et al. A 10-b 2b/cycle 300MS/s SAR ADC with a single differential DAC in 40nm CMOS
WO2020020092A1 (zh) 数模转换器
Krämer et al. A 14-bit 30-MS/s 38-mW SAR ADC using noise filter gear shifting
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
US6590518B1 (en) Apparatus and method for an improved subranging ADC architecture using ladder-flip bussing
US5739781A (en) Sub-ranging analog-to-digital converter with open-loop differential amplifiers
CN110176930B (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
Chen et al. A 10-b 500ms/s partially loop-unrolled sar adc with a comparator offset calibration technique
TWI739722B (zh) 類比數位轉換器及其操作方法
CN109039337B (zh) 基于预加重的逐次逼近型模数转换器
Ni et al. A 7.8 fJ/conversion-step 9-bit 400-MS/s single-channel SAR ADC with fast control logic
Jin et al. A dual-residue pipelined SAR ADC using only zero-crossing signals
EP4184794A1 (en) Analog-to-digital converter and method for analog-to-digital conversion
Chen et al. Analysis and Design of an Efficient 8-Bit 2b/Cycle SAR ADC with Multiple Calibration Techniques
Kilic et al. A pipelined speed enhancement technique for CDAC-threshold configuring SAR ADC

Legal Events

Date Code Title Description
NUG Patent has lapsed