SE516156C2 - En parallell analog-till-digitalomvandlare och ett förfarande för att omvandla analoga värden till digitala i parallella, oberoende av varandra utförda processer - Google Patents

Description

516 156 2 anordningen är då fcawt = m-fc. I en ADC-anordning finns ett tillräckligt antal parallella celler för att göra denna totala omvandlingsfrekvens så hög såsom erfordras. Den lutande linjen i fig. 3 visar tidsförskjutningen mellan ADC-cellerna, varvid starttidpunkterna för de successiva cellerna bestännner lutningen, som då är lika med l/(m-fc). Om en ADC- s anordning skall ha en total omvandlingsfrekvens fcytot och omvandlingstiden är tc för en enkel cell, ges det erforderliga antalet m parallella celler av m = fam/fc = fqtot-(l/fc) > fCJOt-tc och väljs vanligen att vara lika med det minsta heltal, som uppfyller detta villkor. ' Cellerna i en sådan parallell ADC-anordning arbetar alltid i en förutbestämd succes- wsiv ordningsföljd. Vidare har i en parallell ADC-anordning de enskilda omvandlama var och en vissa karaktäristiska eller systematiska fel såsom tex jitter och förstärkningsfel, vilka skiljer sig från de karaktäristiska eller systematiska felen hos de andra omvandlar- elementen. Detta ger ej önskvärda toner i den avgivna signalen från en parallell ADC- anordning såsom toner med en frekvens motsvarande x-fc i fin, där x är ett heltal och fin 15 är en frekvens, som representerar ett fel i de enskilda ADC-kanalema. Dessa mönster begränsar i allmänhet det dynamiska området för den sammansatta ADC-anordningen.

REDOGÖRELSE FÖR UPPFINNINGEN Det är ett ändamål med uppfinningen att anvisa en ADC-anordning, som har ett utökat dynamiskt område. 20 Det är ytterligare ett ändamål att anvisa en parallell ADC-anordning, i vilken ampli- tuden för de ej önskade toner, som orsakas av skillnaderna mellan egenskaperna hos ADC-elementen, är reducerade.

I en parallell ADC-anordning finns ett antal elementära omvandlaranordningar, som arbetar parallellt med varandra för att bestämma digitala värden ur analoga vården, vilka zs samplas periodiskt med en förutbestämd samplingsperiod eller samplingsfrekvens ur en inkommande analog signal. Antalet elementära anordningar och samplingsperioden/-frek- vensen väljs, så att i varje ögonblick minst en elementär omvandlingsanordning inte är aktiv och inte utför någon omvandling. Efter den av en elementär anordning utförda omvandlingen omvandlas det nästa samplade värdet av denna elementära anordning eller so av en tidigare sysslolös elementär anordning. Detta val av nästa elementär anordning, som skall utföra en omvandling, styrs av en valgenerator, vilken avger något signalmöns- ter. Detta signalmönster styr en väljare, som utför själva valet. Valgeneratorn kan avge en följd av slumpmässigt fördelade tal eller en följd med en lång upprepningsperiod såsom en erhållen från en pseudoslumpgenerator. Ävenså kan en följd med en kort period as såsom 0, 1, 0, 1, användas i vissa fall.

Genom att styra valet av den nästa elementära anordning, som skall utföra en om- vandling, på slumpmässigt sätt eller på något systematiskt sätt med en tillräcklig period, omvandlas det mönster i den sammansatta avgivna signalen från den parallella ADC- anordningen, vilket innefattar ej önskvärda toner, till brus. Den totala energin i det fel, 516 156 3 som orsakas av skillnaderna mellan omvandlingsegenskapema hos de elementära anord- ningarna från varandra, är approximativt densamma som för en ADC utan någon sysslo- lös elementär anordning men vilkens fel är fördelat i frekvensområdet. I vissa fall kan det brus, som orsakas av dessa skillnader, bli till och med lägre än kvantiseringsbruset. s KORT FIGURBESKRIVNING Uppfinningen ska nu beskrivas såsom ej begränsande utföringsformer med hänvis- ning till de medföljande ritningarna, i vilka: - Fig. 1 är en schematisk bild av anordningar för att mottaga radiosignaler, - Fig. 2 är ett blockschema över en parallell ADC-anordning, 10- Fig. 3 år ett diagram, som visar omvandlingstidema för celler i en parallell ADC-an- ordning, - Fig. 4 är ett blockschema över en parallell ADC-anordning, som har en sysslolös om- vandlingskanal, - Fig. 5 är ett diagram, som visar omvandlingstidema för cellerna i den parallella ADC- 15 anordningen enligt fig. 4, - Fig. 6 är ett blockschema över en tidsstymingsenhet, som används i den parallella ADC-anordningen enligt fig. 4, - Fig. 7 är ett simulerat histogram över avgivna koder, som erhålls från en parallell ADC utan någon sysslolös kanal, och zo- Fig. 8 år ett simulerat histogram över avgivna koder, som erhålls från en parallell ADC, vilken är försedd med en sysslolös kanal.

BESKRIVNING AV FÖREDRAGNA UTFÖRINGSFORMER I fig. 4 visas schematiskt en parallell ADC-anordning, som allmänt är likadan som den förut kända anordningen, vilken beskrivits i samband med fig. 2, men som har zs (m+1) parallella kanaler. I figuren har m valts att vara lika med fyra men i det allmänna fallet kan m vara lika med varje tal, som är större än 1. Den inkommande analoga signa- len VS samplas av hållkretsar lll, 112, ..., llmfi, en för varje ADC 131, 132, 13m+1, såsom styrs av klocksignaler från en tidsstymingsenhet 15°, för att åstadkomma att det ögonblickliga värdet på den analoga signalen hålls eller lagras i respektive håll- ao krets. Klocksignalerna alstras med likformig hastighet för att sarnpla den analoga ingångs- signalen vid periodisk inträffande tidpunkter. Den ADC, som är ansluten till en hållkrets, jämför det värde, vilket är lagrat däri, med referensvärden. ADC:ema avger utgångsord på utgångsledningar till en multiplexor 17, från vilken en ström av digitala ord, som har samma hastighet som samplingshastigheten, erhålls som den avgivna signalen från hela as anordningen, varvid varje avgivit digitalt ord representerar den inkommande analoga signalen vid en tidpunkt, som år en förutbestämd period, av latens- eller fördröjnings- perioden för omvandlingsanordningen, före avgivandet av utgångsordet.

I fig. 5 visas ett tidsdiagram, vilket såsom ett exempel visar omvandlingsförfaran- det. Det kan särskilt iakttagas, att för varje ADC finns en tidsperiod med längre to, under 516 156 4 vilken omvandlingen av ett samplat värde utförs. Varje kanal kan sålunda upprepa om- vandlingsförfarandet med en maximal frekvens fgmax = l/tc. Emellertid kan endast m ADC-celler arbeta parallellt i varje ögon blick, varvid detta innebär, att i varje ögonblick är någon av ADC-cellerna alltid sysslolös. Omvandlingsfrekvensen för den totala anord- aningen är då fcgmt g m-fcmax och bestäms av lutningen för den i tig. 3 visade lutande linjen. Varje enskild cell arbetar, utom sålunda vid de tidpunkter, när den är sysslolös, ' med en hastighet fc = fcatot/m 5 fgmax. Ett villkor för antalet (m + 1) celler erhålls från denna olikhet: m g fmot/fqmax = fcytot-tc och sålunda m+1 g fcßtot-tc + 1. Antalet (m + 1) celler kan allmänt väljas att vara lika med det minsta heltal, som uppfyller detta 10 villkor. g I det i fig. 5 visade exemplet, i vilket fem parallella kanaler används och sålunda m = 4, ges klocksignalerna för att starta omvandlingen vid en regelbunden hastighet vid tidpunkter tl, tz, t3, Kanal 1 startar omvandlingen av ett samplat värde vid tiden tl, kanal 2 startar omvandlingen vid den följande tiden tz, kanal 3 påbörjar omvandlingen vid 1s tidpunkten t3 och kanal 4 påbörjar omvandlingen vid tidpunkten t4. Vid nästa tidpunkt t5 är omvandlingen i kanal 1 avslutad och kanal 5 har inte startat och sålunda kan både _ kanal 1 och 5 användas för omvandlingen av nästa analoga samplade värde. Valet av kanal utförs då i ett först fall på systematiskt sätt och i ett andra fall på slumpmässigt sätt eller åtminstone på pseudoslumpmässigt sätt baserat på signalen från en motsvarande 20 generator för slumpmässiga eller pseudoslumpmässiga tal.

En pseudoslumpgenerator för pseudoslumpmässiga tal kan på konventionellt sätt utföras som en följd av skiftregister, vilka är förbundna med varandra på ett förutbestämt sätt för att erhålla en generator av en pseudoslumpmässig binär talföljd, en PBRS-genera- tor ("Pseudo Random Binary Sequence"-generator). Om generatorn avger en utgångs- 25 signal, som anger logisk etta, väljs t ex den kanal som har varit klar att mottaga ett nytt samplat värde under den kortaste tiden. Om generatorn avger en utgångssignal, som anger logisk nolla, kan den signal väljas, som har varit klar att mottaga ett nytt samplat värde under den längsta tidsperioden.

Tidsstyrningsenheten enligt tig. 4 måste sålunda innefatta en generator, som styr ao valet. I blockschemat över tidsstymingsenheten i tig. 6 är generatorn en slumptalsgenera- tor 21, som avger en följd av slumpmässigt fördelade binära "ettor" och "nollor". Detta bitar avges vid tidpunkter, som definieras av klocksignaler från en klocksignalsgenerator 23. Klocksignalema styr också fyra register 25: 251, 252, 253, 254, som i en cyklisk följd innehåller ordningsnumren på de aktiva kanaler, som i varje ögonblick utför en as omvandlingsoperation. En 1:4-väljare 27 och 4:1-väljare 29 är anslutna till ingångssidan respektive utgångssidan av de fyra registren 25 för aktiva kanaler. Styringångama till väljarna 27, 29 är anslutna till klocksignalsgeneratorn 23 och styrs av klocksignalen för att ändra väljarna ett steg cykliskt för varje klockpuls.

Ytterligare ett register 31 innehåller alltid ordningsnumret på den kanal, som för 516 156 5 tillfållet år inaktiv eller sysslolös. Utgångssidan hos registret för sysslolös kanal är an- sluten till en ingång hos en 2:l-väljare 33, som också på sin andra ingång mottar en ledning från utgången hos 4:1-våljaren 29 på utgångssidan av registren 25. Denna 2:1- väljare styrs att vidarebefordra ett kanalnummer från en av sina ingångar styrt av signalen s från valgeneratorn 21, så att den vidarebefordrar numret på ingången från 4:1-väljaren 29 för en binär "nolla" och numret på ingången från registret 31 för den sysslolösa kanalen för en binär "etta". Det valda kanalnumret vidarebefordras från utgången hos 2:1-våljaren 33 för att via en fördröjningskrets 35 styra 1:5-väljare 37, som har sin ingång ansluten till klocksignalsgeneratom 3 och sina fem utgångar anslutna till hållkretsarna 111, se 10 fig. 4.

För att medge ett utbyte av innehållen i registret för sysslolös kanal och det register, som innehåller den kanal, vilken just har avslutat sin omvandlingsoperation, finns ett mellanregister 35, i vilket lagras numret på den kanal, som för tillfället valt av de två väljama 27, 29. Ingångssidan hos mellanregistret 35 år sålunda ansluten till utgångssidan 15 av 4:1-registret på utgångssidan av registren 25. Utgångssidan hos mellanregistret 31 år via en styrkrets 41 ansluten till registret 31 för sysslolös kanal, varvid styrkretsen 41 är ansluten till valgeneratom 21 för att också mottaga bitföljden. Utgångssidan hos registret 31 för sysslolös kanal år också ansluten via en styrkrets 43 till ingångssidan hos 1:4- väljaren 27 på registrens 25 ingångssida. 20 Funktionen hos tidsstyrningsenheten 15 är såsom följer. När en ny klockpuls ut- sänds av klocksignalsgeneratorn 23, passerar klocksignalen genom lz5-väljaren 37 på utgången till dennas valda j:te utgång och till hållkretsen llj för vald kanal. Detta startar omvandlingsförfarandet i den j:te kanalen. På samma gång förflyttar klockpulsen de två väljama 27, 29 på ingångs- och utgångssidorna av registren 25 för aktiva kanaler till zs nästa register 25i i cykliskt ordningsföljd. Sedan väljs detta register 253 av de båda väljar- na, som har avslutat sin omvandlingstid en kort tidsperiod före klockpulsen. Det i detta register 25¿ lagrade kanalnumret överförs till ingången hos 2:1-väljaren 33, på vilkens andra ingång tillförs numret på sysslolös kanal från registret 31. Läget hos 2zl-våljaren 33 styrs av utgångssignalen från valgeneratom 21, som när den mottar klockpulsen avger so en ny bit. Det nummer, som väljs bland den kanal, vilken står i tur, och den sysslolösa kanalen, avges via fördröjningskretsen 35 till utgångsväljaren 37 och ändrar dennas läge till korrekt utgång. Numret på den kanal som står i tur, har då kopierats till mellanregist- ret 39. Styrt av styrenheterna 41, 43, som svarar på den av valgeneratorn 21 avgivna biten, endast för en bit, vilken betecknar en logisk »"etta", kopieras det kanalnummer, ss vilket år lagrat i registret 31 för sysslolös kanal, till registret 25i valt av selektom 27 på ingångssidan av registren 25 för aktiva kanaler och därefter kopieras det i mellanregistret 39 lagrade kanalnumret till registret 31 för sysslolös kanal.

Såsom nämnts ovan, har en parallell ADC-anordning systematiska fel såsom tex jitter och förstärkningsfel, dvs de enskilda ADC:erna har egenskaper, vilka skiljer sig 516 156 6 ifrån varandra, så att t ex förstärkningen är olika för de enskilda ADC:ema. De systema- tiska felen eller skillnaderna ger upphov till ej önskvärda toner i den avgivna kombinera- de signalen från den sammansatta ADC-anordningen. Dessa toner begränsar det dynamis- ka området för den parallella ADC-anordningen. När nästa kanal, som skall utföra en somvandling, väljs på slumpmässigt sätt eller på något systematiskt sätt med tillräcklig period bland minst två enskilda ADC :er, omvandlas mönstret för ej önskvärda toner, som kan benämnas en signaldistorsion, till brus. Den totala energin för felet är fortfarande approximativt densamma men dess egenskaper har fullständigt förändrats. Felet är nu fördelat i frekvensområdet och är inte samlat vid vissa toppar. I vissa fall kan bruset bli iolägre än kvantifieringsbruset och har då praktiskt taget försvunnit. Detta åskådliggörs av histogrammen i fig. 7 och 8. Sålunda är i fig. 7 ett simulerat histogram över avgivna koder uppritat, såsom det erhålls från en vanlig parallell ADC, vilken är utformad såsom visas i fig. 2. Det kan iakttas, att vissa avgivna koder förekommer oftare eller mindre ofta än andra koder på ett upprepat sätt, såsom redan har beskrivits i inledningen. Ut- rs trycket "avgivna koder" avser de digitala värden, som avges från ADC-anordningen.

Histogrammet över avgivna koder i fig. 8 är erhållet genom att med användning av sam- ma ingångssignal som för histogrammet enligt fig. 7 simulera en parallell ADC med en sysslolös kanal, vilken fungerar på ovan beskrivet sätt. Det observeras, att histogramrnet är mycket jämnare än histogramrnet i fig. 7 och i synnerhet finns det inte några värden, zø som är mer ofta förekommande eller mindre ofta förekommande än andra värden.

Claims (4)

516 156 7 PATENTKRAV

1. Parallell omvandlaranordning innefattande ett förutbestämt antal elementära om- vandlaranordningar, som arbetar parallellt med varandra för att bestämma digitala värden ur analoga värden, vilka samplas successivt vid tidpunkter, som upprepas periodiskt med 5 en förutbestämd samplingsperiod, av en analog signal, varvid varje elementär anordning är anordnad att efter en omvandlingstidsperiod, som är mindre än eller lika med samp- lingsperioden, avge ett digitalt värde, vilket representerar ett samplat analogt värde, till en utgång från den parallella omvandlaranordningen, kännetecknad av att de förutbe- stämda antalet och samplingsperiodema är valda, så att i varje ögonblick minst en ele- 10 mentär omvandlaranordning är sysslolös och inte bestärnmer något digitalt värde ur ett analogt värde, och att en valgenerator är anordnad att avge en utgångssignal till en välja- re, varvid väljaren är anordnad att välja, efter en omvandlingsperiod hos en elementär omvandlaranordning, en bland denna elementära omvandlaranordning och en av den minst en omvandlaranordning, som är sysslolös, för att påbörja bestämning av ett-digitalt 15 värde ur ett nästa analogt värde.

2. Parallell omvandlaranordning enligt krav 2, kännetecknad av att valgeneratorn är av slumptalstyp eller pseudoslumptalstyp.

3. Förfarande för att omvandla en analog signal till en följd av digitala värden, varvid förfarandet innefattar: zo att vid tidpunkter, som upprepas periodiskt med en förutbestämd samplingsperiod, sampla den analogiska signalen för att ge analoga värden, att för varje analogt värde bestämma ett digitalt värde, varvid bestämningen utförs i ett förutbestämt antal av oberoende av varandra fungerande parallella processer, varvid varje bestämning av ett digitalt värde i en av de parallella processerna erfordrar en förut- zs bestämd omvandlingstidsperiod, vilken är mindre än eller lika med samplingsperioden, att kombinera de bestämda digitala värdena, till en följd, kännetecknat av att i det ögonblick, när ett analogt värde samplas och en nästa av de parallella processerna skall påbörja bestämning av ett digital värde, väljs på ett slump- mässigt eller systematiskt sätt bland minst två av de parallella processerna, varvid den ej ao valda parallella processen eller de ej valda processema inte utför någon bestämning av ett digitalt värde, tills ett analogt värde återigen samplas.

4. Förfarande enligt krav 3, kännetecknat av att valet görs bland en av de parallel- la processema, som har avslutat bestämning av ett digitalt värde under en samplingspe- riod före det nämnda tillfället, och minst en av de parallella processer, som inte har utfört as någon bestänming av ett digital värde under denna samplingsperiod.