JP4892437B2 - Ａ／ｄ変換装置 - Google Patents

Description

本発明はＡ／Ｄ変換装置に関し、特に、複数チャネルを備え連続変換機能を持つＡ／Ｄ変換装置に関する。

近年のインバータ制御技術の発展に伴い、モータ駆動制御手法として様々な手法が考え出されている。

従来、正弦波モータの駆動を行う場合の位置センサレス制御では、モータ電流センサを設けることで、モータの回転子位置を検出する位置センサを省く方法が一般に知られている。位置センサレス制御方法では、モータ印加電圧と、モータ電流センサで検出されるモータ電流と、モータ定数とから、モータ内の電圧降下分を演算し逆起電圧を推定する。推定された逆起電圧の情報から、回転子位置を推定してモータを駆動制御する。

さらに、モータ電流センサが比較的高価であることから、モータ電流センサを設けないモータ電流センサレス制御技術も開発されている。

モータ電流センサレス制御技術の特徴は、モータ電流センサから得られるモータ電流値を利用する代わりに、従来からインバータの過電流保護用に設けられている直流シャント抵抗に流れる電流値を利用する点にある。

モータ電流センサレス制御方法では、直流シャント抵抗に流れる電流値を、過電流検出回路とは別系統で増幅して、外部回路を介することなく、マイコンのＡ／Ｄ変換器で取り込む。マイコンに取り込んだ後は、決まった通電パターンとルールに従って演算する。それにより、シャント抵抗に流れる直流電流からモータ電流を再現する。

そして、モータの駆動制御装置のコスト削減要求を背景に、モータ電流センサレス制御化が進んでいる。正弦波モータ駆動のモータ電流センサレス制御手法の一つとしては、正弦波モータ電流の３つの相を３つのシャント抵抗を用いてモータ電流を検出する３シャントセンサレス正弦波モータ駆動制御手法がある。

以下、モータ電流センサを設けないモータ電流センサレス制御技術の一例として、３シャントセンサレス正弦波モータ駆動制御手法を説明する。

図１９は、３シャントセンサレス正弦波モータ駆動制御装置の構成を示す構成図である。

図１９に示すように、３シャントセンサレス正弦波モータ駆動制御装置９００は、正弦波駆動３相モータ９０５と、モータ制御パワーモジュール９０６、モータ制御用マイコン９０７と、３つのシャント抵抗９０８と、モータ電流増幅回路９０９と、３つのＡ／Ｄ変換器９１１、９１２および９１３とを備える。

正弦波駆動３相モータ９０５を駆動させるモータ電流は、モータ制御用マイコン９０７から出力される６相のＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号で、モータ制御パワーモジュール９０６内部にあるスイッチング素子のＯＮ、ＯＦＦを切り替えることにより制御される。そして、正弦波駆動３相モータ９０５を駆動するモータ電流は３つのシャント抵抗９０８を流れる電流をモータ電流増幅回路９０９で増幅してモータ制御用マイコン９０７へ入力し、モータ制御用マイコン９０７内部の３つのＡ／Ｄ変換器９１１、９１２、および９１３に入力されたアナログ値をデジタル値に変換することで検出する。

また、モータ制御用マイコン９０７は、検出したモータ電流を用いて６相ＰＷＭ信号の出力を制御する。

３シャントセンサレス正弦波モータ駆動制御装置９００は、上述したように制御動作を繰り返すことで望むモータ駆動状態を作り出す。

図２０は、モータ制御用マイコン内部におけるモータ制御用マイコン９０７のＰＷＭタイマ信号とモータ制御パワーモジュール９０６のＰＷＭ信号出力波形とモータ電流値の取得タイミング区間を模式的に示した図である。

図２０に示すように、正弦波駆動３相モータ９０５を駆動するモータ電流値が正しく取得できるのは、モータ制御パワーモジュール９０６のＰＷＭ信号の上アームがＯＦＦ、および、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームがＯＮである区間内である（以下、モータ電流値の取得タイミング区間と呼ぶ）。ここで、正弦波駆動３相モータ９０５を駆動するモータ制御パワーモジュール９０６のＰＷＭ信号の下アームがＯＮの区間はモータ制御パワーモジュール９０６のＰＷＭ信号の上アームは必ずＯＦＦである。

したがって、図１９に示した３シャントセンサレス正弦波モータ駆動制御装置では、Ａ／Ｄ変換器を３つ備えているため、正弦波駆動３相モータ９０５を駆動するモータ電流を３相同時に取得することができる。そのため、正弦波駆動３相モータ９０５を駆動するモータ電流の３相を取得するに必要な時間は、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間における１相分のＡ／Ｄ変換時間でよい。

しかしながら、近年、モータの駆動制御装置のコスト削減要求がますます高まっている。そこで、上述した３シャントセンサレス正弦波モータ駆動制御装置９００において、１つの正弦波駆動３相モータに対し複数のＡ／Ｄ変換器９１１、９１２、および９１３を割り当ててモータ電流検出を３相同時に行うのではなく、１つの正弦波駆動モータに対し１つのＡ／Ｄ変換器を割り当ててモータ電流検出を３相連続で行うことで、モータの駆動制御装置のコスト削減するＡ／Ｄ変換装置が提案されている（例えば、非特許文献１）。

上記非特許文献１の記載のＡ／Ｄ変換装置では、複数の入出力チャネルを備え、複数の入力チャネルに割り当てられた番号順にＡ／Ｄ変換を連続して行う連続変換機能を有する。そのため、図１９における３シャントセンサレス正弦波モータ駆動制御装置９００において、Ａ／Ｄ変換器９１１、９１２および９１３を非特許文献１に記載の１つのＡ／Ｄ変換部に置き換えることで、モータ電流検出を３相連続で行うことができる。

以下、図を用いて、１つのＡ／Ｄ変換器を備えたＡ／Ｄ変換部でモータ電流検出を３相連続で行う３シャントセンサレス正弦波モータ駆動制御装置を説明する。

図２１は、モータ電流検出を３相連続で行うＡ／Ｄ変換部９２０を示す構成図である。図２１に示すように、Ａ／Ｄ変換部９２０は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５とマルチプレクサ９２００と、Ａ／Ｄ変換器９２０１と、デマルチプレクサ９２０２と、制御部９２０３と、レジスタ部９２０４とを備える。

入力チャネルＡＤｃｈ０〜ＡＤｃｈ５は、複数の入力チャネルそれぞれに番号が割り当てられている。なお、複数の入力チャネルそれぞれに割り当てられた番号は、便宜上、ＡＤｃｈ０〜ＡＤｃｈ５として以下に説明する。入力チャネルＡＤｃｈ０〜ＡＤｃｈ５の少なくとも２つ以上の入力チャネルは、シャント抵抗９０８で検出された電流値が増幅された値のアナログ信号が入力され、マルチプレクサ９２００に出力する。

マルチプレクサ９２００は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択し、Ａ／Ｄ変換器９２０１にアナログ入力信号を出力する。

Ａ／Ｄ変換器９２０１は、マルチプレクサ９２００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換し、デマルチプレクサ９２０２に出力する。

デマルチプレクサ９２０２は、複数の出力用レジスタから１つの出力用レジスタを選択し、Ａ／Ｄ変換器９２０１により変換されたデジタル信号を選択した出力用レジスタに出力する。

制御部９２０３は、マルチプレクサ９２００と、Ａ／Ｄ変換器９２０１と、デマルチプレクサ９２０２とを制御する。制御部９２０３は、マルチプレクサ９２００に、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択させ、Ａ／Ｄ変換器９２０１にアナログ信号を出力させる。制御部９２０３は、Ａ／Ｄ変換器９２０１に、マルチプレクサ９２００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換させ、デマルチプレクサ９２０２に出力させる。制御部９２０３は、デマルチプレクサ９２０２に、複数の出力用レジスタから１つの出力用レジスタを選択させ、Ａ／Ｄ変換器９２０１により入力されたデジタル信号を選択させた出力用レジスタに出力させる。

レジスタ部９２０４は、Ａ／Ｄ連続変換開始チャネル設定レジスタ９２０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ９２０６を有している。なお、レジスタ部９２０４は、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ９２１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ９２１０とを有し、マルチプレクサ９２００により選択され得る入力チャネルのチャネル番号の順序と範囲と（以下、Ａ／Ｄ連続変換基準ループと呼ぶ。）を決定している。

また、Ａ／Ｄ連続変換開始チャネル設定レジスタ９２０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ９２０６とは、Ａ／Ｄ連続変換基準ループのチャネル番号順において、マルチプレクサ９２００により選択される入力チャネルの番号順の範囲を決定する。すなわち、「Ａ／Ｄ連続変換開始チャネル→…→Ａ／Ｄ連続変換終了チャネル→Ａ／Ｄ連続変換開始チャネル→…」とマルチプレクサ９２００により選択される入力チャネルのＡ／Ｄ連続変換ループを決定する。

Ａ／Ｄ連続変換開始チャネル設定レジスタ９２０５に設定されたチャネル番号、例えばＡＤｃｈ１から、Ａ／Ｄ連続変換終了チャネル設定レジスタ９２０６に設定されたチャネル番号、例えばＡＤｃｈ３まで、チャネルに割り当てられた番号順にマルチプレクサ９２００により選択され、選択された入力チャネルに入力されたアナログ信号をマルチプレクサ９２００に出力する。

図２２は、Ａ／Ｄ変換部９２０におけるＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

図２２（Ａ）は、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ９２１０にチャネル番号としてＡＤｃｈ０と設定され、Ａ／Ｄ連続変換基準終了チャネル設定レジスタ９２１０にチャネル番号としてＡＤｃｈ５と設定された場合におけるマルチプレクサ９２００により選択され得る入力チャネルの番号順の順序と範囲であるＡ／Ｄ連続変換基準ループを示した図である。

図２２（Ａ）に示すように、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ９２１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ９２１０とにされた設定により、チャネル番号ＡＤｃｈ０から開始してチャネル番号ＡＤｃｈ５で終了するＡ／Ｄ連続変換基準ループ（ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→…）が設定される。

それにより、Ａ／Ｄ変換部９２０では、入力チャネル番号の若い番号から順番に連続変換される。

図２２（Ｂ）は、Ａ／Ｄ連続変換開始チャネル設定レジスタ９２０５にチャネル番号としてＡＤｃｈ１と設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ９２０６にチャネル番号としてＡＤｃｈ３と設定した場合に、Ａ／Ｄ変換部９２０におけるＡ／Ｄ変換を連続して行う連続変換の動きを示している。

Ａ／Ｄ変換部９２０は、入力チャネル番号の若い番号から順番に連続変換されるので、
Ａ／Ｄ連続変換開始チャネル設定レジスタ９２０５とＡ／Ｄ連続変換終了チャネル設定レジスタ９２０６とにされた設定よりチャネル番号ＡＤｃｈ１から開始し、チャネル番号ＡＤｃｈ３で終了するＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）が決定される。

したがって、上述した１つのＡ／Ｄ変換器９２０１を備えたＡ／Ｄ変換部９２０でモータ電流検出を３相連続で行う３シャントセンサレス正弦波モータ駆動制御装置９００は、
シャント抵抗９０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部９２０に入力される。ここで、Ａ／Ｄ変換部９２０に入力される入力チャネルはＡＤｃｈ１、ＡＤｃｈ２およびＡＤｃｈ３とする。

Ａ／Ｄ変換部９２０においては、図２２で上述した設定により、ＡＤｃｈ１とＡＤｃｈ２とＡＤｃｈ３の３つの入力チャネルにおける連続変換で正弦波駆動３相モータ９０５を駆動するモータ電流を３相分正しく取得できる。

すなわち、複数のチャネルを備え連続変換機能を有するＡ／Ｄ変換装置を用いることで、１つのＡ／Ｄ変換器でモータ電流検出を３相連続で行うことができる。

しかしながら、１つのＡ／Ｄ変換器でモータ電流検出を３相連続で行う場合には、Ａ／Ｄ変換器を３つ備えてモータ電流検出を行う場合に比べると３倍の時間がかかる。すなわち、正弦波駆動３相モータ９０５を駆動するモータ電流の３相を取得するに必要な時間は、Ａ／Ｄ変換器を３つ備えた場合は、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間における１相分のＡ／Ｄ変換時間でよいのに対して、１つのＡ／Ｄ変換器でモータ電流検出を３相連続で行う場合は、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間における３相分のＡ／Ｄ変換時間を必要とする。

そこで、正弦波駆動３相モータ９０５を駆動するモータ電流３相の値のうち１相の値はその他の２相の値から算出できるという既知の関係を利用し、２相分のモータ電流値のシャント抵抗９０８の電流値を検出することで３相分のモータ電流値を取得できる２相選択制御法を用いたモータ制御装置が提案されている（特許文献１参照）。

上述したように複数のチャネルを備え連続変換機能を有するＡ／Ｄ変換器を備えた３シャントセンサレス正弦波モータ駆動制御装置９００は、モータ制御用マイコン９０７におけるＡ／Ｄ変換部９２０でモータ電流検出を３相連続で行わなければならない場合、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間で３相分のＡ／Ｄ変換時間を必要とするのに対して、上記特許文献１の２相選択制御法をモータ電流検出に適用すれば２相分のモータ電流値で３相分のモータ電流値を取得できる。すなわち、複数のチャネルを備え連続変換機能を有するＡ／Ｄ変換器を備えた３シャントセンサレス正弦波モータ駆動制御装置９００は、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間で２相分のＡ／Ｄ変換時間でモータ電流検出することが可能となる。

しかしながら、図２１で示したような従来の複数のチャネルを備え連続変換機能を有するＡ／Ｄ変換器では、複数の入力チャネルから入力される複数のアナログ入力をチャネル番号順に連続変換する必要がある。つまり、上記特許文献１の２相選択制御法を用いてモータ電流検出に適用しようとしても、正しいモータ電流値が取得できる２相が隣り合うチャネル番号とする必要があり、連続する３相のうち２相を任意に選択してＡ／Ｄ変換することができない。すなわち、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間において、２相分のＡ／Ｄ変換時間でモータ電流を検出可能とすることはできず、３相分のＡ／Ｄ変換時間でモータ電流を検出する必要がある。

以下、具体的に説明する。
上記特許文献１の２相選択制御法を用いて、１つのＡ／Ｄ変換器９２０１を備えたＡ／Ｄ変換部９２０でモータ電流検出を３相連続で行う３シャントセンサレス正弦波モータ駆動制御装置９００は、シャント抵抗９０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部９２０に入力される。

ここで、Ａ／Ｄ変換部９２０に入力される入力チャネルはＡＤｃｈ１、ＡＤｃｈ２およびＡＤｃｈ３とする。また、ＡＤｃｈ１とＡＤｃｈ３とが正しい電流値が取得できる２相であるとする。

Ａ／Ｄ変換部９２０は、理論的には、ＡＤｃｈ１とＡＤｃｈ３の２つの入力チャネルにおけるＡ／Ｄ変換のみで正弦波駆動３相モータ９０５を駆動するモータ電流を３相分正しく取得できるのに関わらず、Ａ／Ｄ変換部９２０のレジスタ部９２０４におけるＡ／Ｄ連続変換ループは「ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３…」とＡＤｃｈ２が間に入るように設定される必要がある。そのため、上記特許文献１の２相選択制御法を用いても、入力チャネルＡＤｃｈ２からのアナログの電流値がＡ／Ｄ変換される時間が必要となり、１つのＡ／Ｄ変換器でモータ電流検出を３相連続で行う場合と同じく、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間における３相分のＡ／Ｄ変換時間を必要とする。すなわち、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間で２相分のＡ／Ｄ変換時間ではモータ電流を検出することはできない。

ここで、例えば、Ａ／Ｄ変換部９２０のＡ／Ｄ変換器９２０１におけるＡ／Ｄ変換時間に１ｕｓを要するとすると、モータ制御用マイコン９０７がモータ電流値取得するためのＡ／Ｄ変換器９２０１におけるＡ／Ｄ変換時間に３ｕｓを要することになる。

そこで、さらに上記非特許文献１の記載のＡ／Ｄ変換器を有するＡ／Ｄ変換部で、Ａ／Ｄ変換の対象となるチャネルを指定する配列レジスタを設ける手法が提案されている。

上記非特許文献１の記載のＡ／Ｄ変換器を有するＡ／Ｄ変換部９２０では、Ａ／Ｄ変換部９２０におけるレジスタ部９２０４に複数の配列レジスタが設けられる。各配列レジスタには、入力チャネルＡＤｃｈ０〜ＡＤｃｈ５のいずれかを指定する情報が記載されている。Ａ／Ｄ変換部９２０の制御部９２０３は、配列レジスタのアドレス順に、入力チャネルＡＤｃｈ０〜ＡＤｃｈ５からのアナログ信号を連続してＡ／Ｄ変換するようマルチプレクサ９２００とＡ／Ｄ変換器９２０１と、デマルチプレクサ９２０２を制御する。このようにＡ／Ｄ変換部９２０におけるレジスタ部９２０に配列レジスタを設けることで、Ａ／Ｄ連続変換される入力チャネルＡＤｃｈ０〜ＡＤｃｈ５の順序を自由に設定することができる。

上述したように、配列レジスタによるＡ／Ｄ連続変換手法を用いれば、２相選択制御法において正しい電流値が取得できる２相のみを選択してＡ／Ｄ連続変換を連続的に行えるように設定することができる。

以上より、複数のチャネルを備え連続変換機能を有するＡ／Ｄ変換器を備えた３シャントセンサレス正弦波モータ駆動制御装置９００は、２相選択制御法と配列レジスタによるＡ／Ｄ連続変換手法とを用いることで、モータ制御パワーモジュール９０６のＰＷＭ信号の下アームＯＮ区間で２相分のＡ／Ｄ変換時間のみで正弦波駆動３相モータ９０５を駆動するモータ電流を検出することができる。
ＴＭＳ３２０ＬＦ／ＬＣ２４０ｘＡ ＤＳＰ Ｃｏｎｔｒｏｌｌｅｒｓ Ｒｅｆｅｒｅｎｃｅ ＧｕｉｄｅＬｉｔｅｒａｔｕｒｅ Ｎｕｍｂｅｒ：ＳＰＲＵ３５７Ｃ、Ｒｅｖｉｓｅｄ Ｍａｙ ２００６ 特開２００３−２８４３７４号公報

しかしながら、Ａ／Ｄ変換部９２０におけるレジスタ部９２０４に設けた配列レジスタによるＡ／Ｄ連続変換の手法はＡ／Ｄ変換するすべての対象の入力チャネル分の配列レジスタを用意する必要があるため、レジスタ資源を多く消費してしまう。例えば、Ａ／Ｄ変換するすべての対象の入力チャネル数が１６なら、１６×４ビットのレジスタ資源が必要となる。そのため、モータ電流センサレス制御装置におけるモータ制御用マイコン９０７を構成するチップ面積が増大し、モータ制御用マイコン９０７のコストアップにつながってしまう。

そこで、本発明は上記の事情に鑑みてなされたものであり、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出するＡ／Ｄ変換装置であって、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することを目的とする。

上記目的を達成するために、本発明に係るＡ／Ｄ変換装置は、複数のアナログ入力チャネルを有し、前記複数のアナログ入力チャネルに割り当てられた複数のチャネル番号のチャネル番号順に、前記複数のアナログ入力チャネルに入力されたアナログ信号をデジタル信号に連続変換するＡ／Ｄ変換装置であって、複数のアナログ入力チャネルから一つのアナログ入力チャネルを選択する選択手段と、前記選択手段により選択されたアナログ入力チャネルから入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、前記連続変換の開始チャネルを示す開始チャネル番号を保持する開始レジスタと、前記連続変換の終了チャネルを示す終了チャネル番号を保持する終了レジスタと、前記連続変換の対象から除くアナログ入力チャネルを示す禁止情報を保持する禁止情報保持手段と、前記開始チャネル番号から前記終了チャネル番号まで、前記禁止情報保持手段が保持する前記禁止情報が示すアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させる制御手段とを備えることを特徴とする。

ここで、前記禁止情報保持手段は、前記複数のチャネル番号毎に禁止または許可を示すフラグを前記禁止情報として保持するフラグレジスタを有してもよい。

また、前記制御手段は、さらに、複数のトリガ信号によりそれぞれ前記連続変換を開始し、前記禁止情報保持手段は、前記複数のトリガ信号に対応する複数のフラグレジスタを備え、各フラグレジスタは、前記複数のチャネル番号毎に禁止または許可を示すフラグを前記禁止情報として保持し、前記制御手段は、いずれのトリガ信号が入力されたとき、前記開始チャネル番号から前記終了チャネル番号まで、当該トリガ信号に対応するフラグレジスタが保持する前記禁止情報が示すアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させてもよい。

また、前記禁止情報保持手段は、前記開始チャネル番号および前記終了チャネル番号以外のすべてのチャネル番号に対して禁止または許可を示すフラグを前記禁止情報として保持するフラグレジスタを有してもよい。

また、前記禁止情報保持手段は、前記連続変換の対象から除くアナログ入力チャネルを示すチャネル番号を前記禁止情報として保持する禁止レジスタを有してもよい。

また、前記禁止レジスタは、ひとつのチャネル番号のみを保持し、前記禁止情報保持手段は、ひとつの前記禁止レジスタのみを有してもよい。

また、前記禁止情報保持手段は、前記複数のチャネル番号のうちの偶数のチャネル番号に対して禁止または許可を示すフラグを前記禁止情報として保持する偶数チャネル禁止レジスタと、前記複数のチャネル番号のうちの奇数のチャネル番号に対して禁止または許可を示すフラグを前記禁止情報として保持する奇数チャネル禁止レジスタとを有し、前記制御手段は、前記偶数チャネル禁止レジスタに禁止のフラグが保持された場合には、前記開始チャネル番号から前記終了チャネル番号まで、偶数のアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させ、前記奇数チャネル禁止レジスタに禁止のフラグが保持された場合には、前記開始チャネル番号から前記終了チャネル番号まで、奇数のアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させてもよい。

また、前記禁止情報保持手段は、前記連続変換とは別の連続変換の始点となるチャネルの第１チャネル番号と終点となるチャネルの第２チャネル番号とを前記禁止情報として保持する終始チャネルレジスタを有し、前記制御手段は、前記開始チャネル番号から前記終了チャネル番号までにおいて、前記終始チャネルレジスタが保持する前記第１チャネル番号から前記第２チャネル番号までに指定されていないチャネル番号が示すアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させてもよい。

これら構成より、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流の検出Ａ／Ｄ変換装置であって、従来の配列レジスタを備えたＡ／Ｄ連続変換手法でＡ／Ｄ連続変換順を設定するのではなく、従来の複数のアナログ入力をチャネル番号順に連続変換するＡ／Ｄ連続変換手法で所定の入力チャネルをＡ／Ｄ連続変換対象から除く手段を設けることによって、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

さらに、洗濯槽を制御するモータと前記モータを制御するマイコンを備える洗濯機であって、前記マイコンは、請求項１〜８に記載のいずれかの前記Ａ／Ｄ変換装置を備え、前記Ａ／Ｄ変換装置にて取得するアナログ入力信号から前記モータの回転子位置を推定し、推定した回転子位置に基づいて前記モータを制御してもよい。

なお、本発明は、装置として実現するだけでなく、このような装置が備える処理手段を備える集積回路として実現したり、その装置を構成する処理手段をステップとする方法として実現したり、それらステップをコンピュータに実行させるプログラムとして実現したりすることもできる。

本発明によれば、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

（実施の形態１）
以下、本発明の実施形態１について、図面を用いて説明する。

図１は、本発明の実施の形態１における３シャントセンサレス正弦波モータ駆動制御装置１００の構成を示す構成図である。

図１に示すように、３シャントセンサレス正弦波モータ駆動制御装置１００は、正弦波駆動３相モータ１０５と、モータ制御パワーモジュール１０６と、モータ制御用マイコン１０７と、３つのシャント抵抗１０８と、モータ電流増幅回路１０９と、Ａ／Ｄ変換部１１０とを備える。

３シャントセンサレス正弦波モータ駆動制御装置１００における正弦波駆動３相モータ１０５を駆動するモータ電流は、モータ制御用マイコン１０７から出力される６相のＰＷＭ信号にて、モータ制御パワーモジュール１０６内部にあるスイッチング素子のＯＮ、ＯＦＦを切り替えることにより制御される。そして、正弦波駆動３相モータ１０５を駆動するモータ電流は３つのシャント抵抗１０８を流れる電流をモータ電流増幅回路１０９で増幅してモータ制御用マイコン１０７へ入力し、モータ制御用マイコン１０７内部のＡ／Ｄ変換部１１０に入力されたアナログ値をデジタル値に変換することで検出する。

また、モータ制御用マイコン１０７は、検出したモータ電流を用いて６相ＰＷＭ信号の出力を制御する。すなわち、検出したモータ電流から正弦波駆動３相モータ１０５のモータ位置（速度）を推定し、推定した正弦波駆動３相モータ１０５のモータ位置と目標速度とから、正弦波駆動３相モータ１０５のモータ電流が正弦波状になるようにモータ制御するためのＰＷＭ信号を６相（ＰＷＭとしては３相）で出力する。それにより、正弦波駆動３相モータ１０５は制御される。

このように、本実施の形態１における３シャントセンサレス正弦波モータ駆動制御装置１００は、上述したように制御動作を繰り返すことで望むモータ駆動状態を作り出す。

図２は、本発明の実施の形態１における３シャントセンサレス正弦波モータ駆動制御装置１００のＡ／Ｄ変換部１１０を示す構成図である。図２に示すように、Ａ／Ｄ変換部１１０は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５と、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２と、制御部１１０３と、レジスタ部１１０４とを備える。

入力チャネルＡＤｃｈ０〜ＡＤｃｈ５は、複数の入力チャネルそれぞれに番号が割り当てられている。なお、複数の入力チャネルそれぞれに割り当てられた番号は、便宜上、ＡＤｃｈ０〜ＡＤｃｈ５として以下に説明する。入力チャネルＡＤｃｈ０〜ＡＤｃｈ５の少なくとも２つ以上の入力チャネルは、シャント抵抗１０８で検出された電流値が増幅された値のアナログ信号が入力され、マルチプレクサ１１００に出力する。

マルチプレクサ１１００は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択し、Ａ／Ｄ変換器１１０１にアナログ信号を出力する。

Ａ／Ｄ変換器１１０１は、マルチプレクサ１１００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換し、デマルチプレクサ１１０２に出力する。

デマルチプレクサ１１０２は、複数の出力用レジスタから１つの出力用レジスタを選択し、Ａ／Ｄ変換器１１０１により入力されたデジタル信号を選択した出力用レジスタに出力する。

制御部１１０３は、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２とを制御する。

制御部１１０３は、レジスタ部１１０４を参照しマルチプレクサ１１００が選択する複数の入力チャネルの順番を決定する。制御部１１０３は、決定した入力チャネルの順番に従い、マルチプレクサ１１００に、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択させ、Ａ／Ｄ変換器１１０１にアナログ信号を出力させる。

制御部１１０３は、Ａ／Ｄ変換器１１０１に、マルチプレクサ１１００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換させ、デマルチプレクサ１１０２に出力させる。

制御部１１０３は、デマルチプレクサ１１０２に、複数の出力用レジスタから１つの出力用レジスタを選択させ、Ａ／Ｄ変換器１１０１により変換されたデジタル信号を選択させた出力用レジスタに出力させる。

図３は、本発明の実施の形態１における３シャントセンサレス正弦波モータ駆動制御装置１００のレジスタ部１１０４を示す構成図である。

レジスタ部１１０４は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６と、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７とを有している。なお、レジスタ部１１０４は、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とを有し、マルチプレクサ１１００により選択され得る入力チャネルのチャネル番号の順序と範囲とからなるＡ／Ｄ連続変換基準ループを決定するために用いられる。

また、制御部１１０３は、レジスタ部１１０４におけるＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにより、Ａ／Ｄ連続変換基準ループのチャネル番号順でマルチプレクサ１１００に選択させる入力チャネルのチャネル番号の範囲を決定する。すなわち、「Ａ／Ｄ連続変換開始チャネル→…→Ａ／Ｄ連続変換終了チャネル→Ａ／Ｄ連続変換開始チャネル→…」とマルチプレクサ１１００により選択される入力チャネルのＡ／Ｄ連続変換ループを決定する。

Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７は、Ａ／Ｄ連続変換の対象となる複数の入力チャネルそれぞれのチャネル番号について、マルチプレクサ１１００により選択されない選択禁止チャネルかどうかの情報を示すフラグを保持する。

Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７は、Ａ／Ｄ連続変換の対象となる複数の入力チャネルのチャネル番号の少なくとも一つ以上が選択禁止チャネルである情報を示すフラグを保持する場合、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにされた設定により、決定されたＡ／Ｄ連続変換基準ループのチャネル番号順から、選択禁止チャネルとされたチャネル番号が除かれる。すなわち、制御部１１０３は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号、例えばＡＤｃｈ１から、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されたチャネル番号、例えばＡＤｃｈ３、までで、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに設定される選択禁止チャネルの情報、例えばＡＤｃｈ２が禁止、が示す入力チャネルを除いて、入力チャネルに割り当てられた番号順（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）でマルチプレクサ１１００に選択させる。マルチプレクサ１１００は、選択した入力チャネルに入力されたアナログ信号が入力される。

図４は、本発明の実施の形態１のＡ／Ｄ変換部１１０においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

図４（Ａ）は、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０にチャネル番号としてＡＤｃｈ０が設定され、Ａ／Ｄ連続変換基準終了チャネル設定レジスタ１１１０にチャネル番号としてＡＤｃｈ５が設定された場合に、マルチプレクサ１１００により選択され得る入力チャネルのチャネル番号順の順序とその範囲とであるＡ／Ｄ連続変換基準ループを示した図である。

図４（Ａ）に示されるように、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１０とにされた設定により、チャネル番号ＡＤｃｈ０から開始し、チャネル番号ＡＤｃｈ５で終了するＡ／Ｄ連続変換基準ループ（ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→…）が設定されている。

それにより、Ａ／Ｄ変換部１１０は、入力チャネル番号の若い番号から順番に連続変換される。

図４（Ｂ）は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５にチャネル番号としてＡＤｃｈ１が設定され、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６にチャネル番号としてＡＤｃｈ３が設定され、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに「チャネル番号ＡＤｃｈ１を許可、チャネル番号ＡＤｃｈ２を禁止およびチャネル番号ＡＤｃｈ３を許可（チャネル番号ＡＤｃｈ０、チャネル番号ＡＤｃｈ４およびチャネル番号ＡＤｃｈ５は任意設定）」と禁止チャネルかどうかを示す情報が設定された場合において、Ａ／Ｄ変換部１１０のＡ／Ｄ変換を連続して行う連続変換の動きを示している。

Ａ／Ｄ変換部１１０では、入力チャネル番号の若い番号から順番に連続変換される。

Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにされた設定より、チャネル番号ＡＤｃｈ１に対応する入力チャネルＡＤｃｈ１から開始し、チャネル番号ＡＤｃｈ３に対応する入力チャネルＡＤｃｈ３で終了するＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）が決定される。すなわち、制御部１１０３は、レジスタ部１１０４を参照し、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに示された禁止チャネルの情報から、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とより決定されたＡ／Ｄ連続変換基準ループのチャネル番号順から選択禁止チャネルと示されたチャネル番号ＡＤｃｈ２が除かれたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）を決定する。制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

図５は、本発明の実施の形態１のＡ／Ｄ変換部においてＡ／Ｄ連続変換を行う手順を説明するための図である。

まず、Ａ／Ｄ変換部１１０における制御部１１０３は、レジスタ部１１０４にアクセスし、レジスタ部が保持するＡ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１０とにされた設定を参照する。

次に、Ａ／Ｄ変換部１１０における制御部１１０３は、レジスタ部が保持するＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６を参照し、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とに設定されているチャネル番号を読み出す。

次に、Ａ／Ｄ変換部１１０における制御部１１０３は、読み出したチャネル開始番号とチャネル終了番号とからＡ／Ｄ連続変換ループを決定する。

次に、Ａ／Ｄ変換部１１０における制御部１１０３は、レジスタ部が保持するＡ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７を参照し、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７に設定されている禁止情報である禁止チャネルの情報を読み出す（Ｓ１０１）。

次に、Ａ／Ｄ変換部１１０における制御部１１０３は、読み出した禁止情報に基づいて、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御し、Ａ／Ｄ連続変換を行う（Ｓ１０２）。すなわち、Ａ／Ｄ変換部１１０における制御部１１０３は、先に決定したＡ／Ｄ連続変換ループから禁止チャネルに設定されているチャネル番号を除いたＡ／Ｄ変換ループを決定し、決定したＡ／Ｄ変換ループに従って、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させることで、Ａ／Ｄ連続変換を行う。

ところで、本実施の形態１における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部１１０を備える３シャントセンサレス正弦波モータ駆動制御装置１００は、シャント抵抗１０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部１２０に入力される。

ここで、Ａ／Ｄ変換部１２０に入力される入力チャネルは、ＡＤｃｈ１、ＡＤｃｈ２、およびＡＤｃｈ３とする。

以下、モータ制御パワーモジュール１０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間において、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部１１０が２相分のＡ／Ｄ変換時間でモータ電流を検出する手法を説明する。

まず、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ３の番号を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定される。

次に、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに「入力チャネルＡＤｃｈ１禁止、入力チャネルＡＤｃｈ２許可、入力チャネルＡＤｃｈ３許可（ＡＤｃｈ０、ＡＤｃｈ４、ＡＤｃｈ５は任意設定）」と禁止チャネルかどうかを示す情報を設定する。

制御部１１０３は、レジスタ部１１０４を参照し、入力チャネル番号の若い番号から順番に連続変換される設定とＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定とより決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）から、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグが示す禁止チャネルであるチャネル番号ＡＤｃｈ１を除いたＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）を決定する。

制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部１１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに「入力チャネルＡＤｃｈ１許可、入力チャネルＡＤｃｈ２禁止、入力チャネルＡＤｃｈ３許可（ＡＤｃｈ０、ＡＤｃｈ４、ＡＤｃｈ５は任意設定）」と禁止チャネルかどうかを示す情報を設定する。なお、ここでは上述と同様に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１のチャネル番号が設定されており、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ３のチャネル番号が設定されている。

制御部１１０３は、レジスタ部１１０４を参照し、入力チャネル番号の若い番号から順番に連続変換される設定と、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定とより決定されたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）から、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグが示す禁止チャネルであるチャネル番号ＡＤｃｈ２を除いたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）を決定する。

制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ３→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部１１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

このようにして、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグの設定を変更することにより、次のタイミングでのモータ電流の検出をＡ／Ｄ変換部１１０が検出することができる。

さらに次に、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに「入力チャネルＡＤｃｈ１許可、入力チャネルＡＤｃｈ２許可、入力チャネルＡＤｃｈ３禁止（ＡＤｃｈ０、ＡＤｃｈ４、ＡＤｃｈ５は任意設定）」と禁止チャネルかどうかを示す情報を設定する。なお、ここでは上述と同様に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１のチャネル番号を設定されており、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ３のチャネル番号を設定されている。

制御部１１０３は、レジスタ部１１０４を参照し、入力チャネル番号の若い番号から順番に連続変換される設定と、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定とより決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）から、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグが示す禁止チャネルであるチャネル番号ＡＤｃｈ３を除いたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）を決定する。

制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部１１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部１１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従いＡ／Ｄ連続変換する際に、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

このようにして、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグの設定を変更することにより、さらに次のタイミングでのモータ電流の検出をＡ／Ｄ変換部１１０が検出することができる。

以上のように、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに示す禁止チャネルの情報を必要に応じて切り替える設定をすることで、Ａ／Ｄ変換部１１０は、決定されたＡ／Ｄ連続変換ループに従い、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。ここで、例えば、Ａ／Ｄ変換部１１０のＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換に要する時間を１ｕｓとすると、モータ制御用マイコン１０７がモータ電流値取得するために要するＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換時間は２ｕｓであり、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

さらに、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７が保持するフラグに、例えば禁止：１、許可：０と定義して設定することにより、１ビットのレジスタ資源でＡ／Ｄ変換を禁止する禁止チャネルかどうかを設定することができる。それにより、本実施の形態１における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部１１０は、Ａ／Ｄ変換チャネル数分のビット数のレジスタ資源で実現することができる。例えば、Ａ／Ｄ変換部１１０において、Ａ／Ｄ変換するすべての対象となる複数の入力チャネル数が１６チャネルなら１６ビットのレジスタ資源で実現することができる。

以上のように、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

それにより、低コストで、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出できるモータ制御装置を実現することができる。

なお、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６の設定を変更し、Ａ／Ｄ連続変換する対象の入力チャネルを増やすこともできる。その場合には、モータ電流検出後に、さらにモータ電流検出に用いる以外の他の用途で用いられるアナログ信号をＡ／Ｄ変換部１１０に入力することで、他の用途で用いられるアナログ入力の検出にも用いることができる。

また、Ａ／Ｄ連続変換基準ループは、レジスタ部１１０４が有するＡ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とから決定されなくてもよい。すなわち、Ａ／Ｄ連続変換基準ループを設定するレジスタが存在しなくてもよく、例えばＡ／Ｄ変換器１１０１では固定であるというようにハードウェア依存で決まっていてもよい。

（実施の形態２）
次に、本発明の実施の形態２について図面を用いて説明する。

実施の形態１では、Ａ／Ｄ変換部１１０において、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ１１０７を備えることにより、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について説明した。本実施の形態２では、実施の形態１とは別の構成を備えることで、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について以下に説明する。

図６は、本発明の実施の形態２における３シャントセンサレス正弦波モータ駆動制御装置１００のＡ／Ｄ変換部２１０を示す構成図である。なお、図２と同様の要素には同一の符号を付しており、詳細な説明は省略する。

図６に示すＡ／Ｄ変換部２１０は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５と、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２と、制御部２１０３と、レジスタ部２１０４とを備える。図６に示すＡ／Ｄ変換部２１０は、実施の形態１に係るＡ／Ｄ変換部１１０に対して、制御部２１０３と、レジスタ部２１０４との構成が異なる。

制御部２１０３は、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２とを制御する。

制御部２１０３は、レジスタ部２１０４を参照しマルチプレクサ１１００が選択する複数の入力チャネルの順番を決定する。制御部２１０３は、決定した入力チャネルの順番に従い、マルチプレクサ１１００に、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択させ、Ａ／Ｄ変換器１１０１にアナログ信号を出力させる。制御部２１０３は、Ａ／Ｄ変換器１１０１に、マルチプレクサ１１００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換させ、デマルチプレクサ１１０２に出力させる。

制御部２１０３は、デマルチプレクサ１１０２に、複数の出力用レジスタから１つの出力用レジスタを選択させ、Ａ／Ｄ変換器１１０１により入力されたデジタル信号を選択させた出力用レジスタに出力させる。

さらに、制御部２１０３は、複数のトリガ信号の入力が可能である。制御部２１０３は、トリガ信号が制御部２１０３に入力されることにより、レジスタ部２１０４を参照しマルチプレクサ１１００が選択する複数の入力チャネルの順番を決定し、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２とを制御してＡ／Ｄ連続変換を開始する。すなわち、トリガ信号によりＡ／Ｄ連続変換が開始される。

レジスタ部２１０４は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６と、制御部２１０３に入力可能なトリガ信号の数に対応するトリガ数分となる２つのＡ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７および２１０８とを有している。ここで、制御部２１０３に入力可能なトリガ信号の数を２つとしているが、これに限定されず、３つでもよくそれ以上でもよい。

また、図２と同様に、レジスタ部２１０４は、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とを有し、マルチプレクサ１１００により選択され得る入力チャネルのチャネル番号の順序と範囲とからなるＡ／Ｄ連続変換基準ループを決定するために用いられる。

また、制御部２１０３は、レジスタ部２１０４におけるＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにより、Ａ／Ｄ連続変換基準ループのチャネル番号順でマルチプレクサ１１００に選択させる入力チャネルのチャネル番号の範囲を決定する。すなわち、「Ａ／Ｄ連続変換開始チャネル→…→Ａ／Ｄ連続変換終了チャネル→Ａ／Ｄ連続変換開始チャネル→…」とＡ／Ｄ連続変換ループを決定する。

Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７および２１０８のそれぞれは、Ａ／Ｄ連続変換の対象となる複数の入力チャネルそれぞれのチャネル番号について、マルチプレクサ１１００に選択されない選択禁止チャネルかどうかの情報を示すフラグを保持する。Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７および２１０８のそれぞれに保持されているフラグは、制御部２１０３に入力可能なトリガ信号のそれぞれに対応づけられた選択禁止チャネルである情報を示す。

Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７または２１０８は、Ａ／Ｄ連続変換の対象となる複数の入力チャネルのチャネル番号の少なくとも一つ以上が選択禁止チャネルである情報を示すフラグを保持した場合、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにされた設定により決定されたＡ／Ｄ連続変換基準ループのチャネル番号順から選択禁止チャネルとされたチャネル番号が除かれる。すなわち、制御部２１０３は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号、例えばＡＤｃｈ１から、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されたチャネル番号、例えばＡＤｃｈ３、までで、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７または２１０８が保持するフラグにおける選択禁止チャネルの情報、例えばＡＤｃｈ２が禁止、が示す入力チャネルを除いて、入力チャネルに割り当てられた番号順（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）でマルチプレクサ１１００に選択させる。マルチプレクサ１１００は、選択した入力チャネルに入力されたアナログ信号が入力される。

ここで、図６に示すレジスタ部２１０４の設定例では、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７と２１０８とに対応づけられるトリガは、モータ制御用マイコン９０７のＰＷＭタイマ信号のオーバーフロー発生時とアンダーフロー発生時との２つである。制御部２１０３は、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７が保持するフラグにより、Ａ／Ｄ連続変換ループ１を決定し、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０８が保持するフラグにより、Ａ／Ｄ連続変換ループ２を決定する。

なお、制御部２１０３が決定するＡ／Ｄ連続変換ループが、制御部２１０３に入力されるトリガ信号毎に設定可能であること以外は第１の実施の形態と同様である。

図７は、本発明の実施の形態２のＡ／Ｄ変換部２１０においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

図７（Ａ）は、図４（Ａ）と同様のため説明は割愛する。図７（Ａ）の設定により、Ａ／Ｄ変換部１１０は、Ａ／Ｄ連続変換基準ループ（ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→…）が設定されており、入力チャネル番号の若い番号から順番に連続変換される。

図７（Ｂ）では、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５にチャネル番号としてＡＤｃｈ０が設定され、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６にチャネル番号としてＡＤｃｈ５が設定される。また、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７が保持するフラグに「チャネル番号ＡＤｃｈ０を禁止、チャネル番号ＡＤｃｈ１を許可、チャネル番号ＡＤｃｈ２を禁止、チャネル番号ＡＤｃｈ３を許可、チャネル番号ＡＤｃｈ４を禁止、チャネル番号ＡＤｃｈ５を禁止」と禁止チャネルかどうかを示す情報が設定された場合における、Ａ／Ｄ連続変換ループ１に従い、Ａ／Ｄ変換が連続して行われるＡ／Ｄ変換部２１０の連続変換の動きと、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０８が保持するフラグに「チャネル番号ＡＤｃｈ０を許可、チャネル番号ＡＤｃｈ１を禁止、チャネル番号ＡＤｃｈ２を禁止、チャネル番号ＡＤｃｈ３を禁止、チャネル番号ＡＤｃｈ４を許可、チャネル番号ＡＤｃｈ５を許可」と禁止チャネルかどうかを示す情報が設定された場合における、Ａ／Ｄ連続変換ループ２に従い、Ａ／Ｄ変換が連続して行われるＡ／Ｄ変換部２１０の連続変換の動きとを示している。

Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７が保持するフラグに上述のように禁止チャネルかどうかを示す情報を設定した場合、制御部２１０３は、レジスタ部２１０４を参照し、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７が保持するフラグに示された禁止チャネルの情報から、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とより決定されたＡ／Ｄ連続変換ループのチャネル番号順から選択禁止チャネルと示されたチャネル番号ＡＤｃｈ２が除かれたＡ／Ｄ連続変換ループ１（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）を決定する。制御部２１０３は、決定したＡ／Ｄ連続変換ループ１（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部２１０３は、決定したＡ／Ｄ連続変換ループ１（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０８が保持するフラグに上述のように禁止チャネルかどうかを示す情報を設定した場合、同様にして、Ａ／Ｄ連続変換ループ２（ＡＤｃｈ０→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０…）を決定する。制御部２１０３は、決定したＡ／Ｄ連続変換ループ２（ＡＤｃｈ０→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部１１０３は、決定したＡ／Ｄ連続変換ループ２（ＡＤｃｈ０→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

図８は、モータ制御用マイコン１０７のＰＷＭタイマ信号とモータ制御パワーモジュール１０６のＰＷＭ信号出力波形とにおけるタイミングチャートを模式的に示した図である。

図８は、モータ電流値の取得タイミング区間となるＡ／Ｄ連続変換ループ１とモータ電流値以外でＡ／Ｄ変換部２１０に入力される入力信号の取得タイミング区間となるＡ／Ｄ連続変換ループ２と模式的に示している。

図８では、モータ制御用マイコン１０７のＰＷＭタイマ信号のオーバーフロー発生時にＡ／Ｄ連続変換ループ１がスタートし、モータ制御用マイコン１０７のＰＷＭタイマ信号のアンダーフロー発生時にＡ／Ｄ連続変換ループ２がスタートするようにトリガ設定されている。

ここで、ＡＤｃｈ１、ＡＤｃｈ２およびＡＤｃｈ３を正弦波駆動３相モータ１０５の３相のモータ電流とし、ＡＤｃｈ０、ＡＤｃｈ４およびＡＤｃｈ５を、例えば、ＤＣ電圧、温度センサなど、その他のアナログ入力値とする。

なお、２つ以上のモータを駆動制御する場合には、その他のアナログ入力値を、正弦波駆動３相モータ１０５とは別の２つ目となる３相のモータ電流値としてもよい。

まず、Ａ／Ｄ変換部２１０における制御部２１０３は、モータ制御パワーモジュール１０６（図中、モータ制御パワーモジュールをＩＰＭと表記。）のＰＷＭ信号の下アームＯＮ区間、すなわち、正弦波駆動３相モータ１０５の３相のモータ電流が取得可能なタイミングにて、上述したように決定した連続変換ループ１（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従いマルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御して３相のモータ電流値をＡ／Ｄ連続変換する。

次に、トリガ信号を制御部２１０３に入力されて、Ａ／Ｄ変換ループ１がＡ／Ｄ変換ループ２に変更される。Ａ／Ｄ変換ループ２は、Ａ／Ｄ変換ループ１同様にＡ／Ｄ連続変換する入力チャネルを決定するのに用いられる。

次に、Ａ／Ｄ変換部２１０における制御部２１０３は、モータ制御パワーモジュール１０６の下アームＯＦＦ区間、すなわち、正弦波駆動３相モータ１０５の３相のモータ電流が取得不可能なタイミングにて、上述したように決定した連続変換ループ２（ＡＤｃｈ０→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０…）に従いマルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御して３相のモータ電流ではなくその他のアナログ入力値をＡ／Ｄ連続変換する。

このように正弦波駆動３相モータ１０５のモータ電流値以外のアナログ入力値を取得する必要があるシステムの場合には、Ａ／Ｄ変換ループ１とＡ／Ｄ変換ループ２とは、図８に示すようにモータ制御割込み処理で都度変更される。したがって、Ａ／Ｄ変換器１１０１は、正弦波駆動３相モータ１０５のモータ電流値の取得とおよび正弦波駆動３相モータ１０５のモータ電流値以外のアナログ入力値の取得とを兼用できるので、Ａ／Ｄ変換器の必要数を一つ減らすことができ、さらに、モータ制御割込み処理時間の短縮またはモータ制御割込み処理のＰＷＭタイマに対する開始タイミングを早めることができる。

なお、正弦波駆動３相モータ１０５のモータ電流値以外のアナログ入力値を取得する必要があるシステムの場合でも、Ａ／Ｄ変換ループ１とＡ／Ｄ変換ループ２と変更しないで、モータ電流値取得に続いてモータ電流値以外のアナログ入力値を連続変換するようにＡ／Ｄ連続変換ループの設定をしてもよく、モータ電流値以外のアナログ入力値取得専用にＡ／Ｄ変換器をもう一つ用意してもよい。

ところで、本実施の形態２における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部２１０を備える３シャントセンサレス正弦波モータ駆動制御装置１００は、シャント抵抗１０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部２１０に入力される。ここで、Ａ／Ｄ変換部２１０に入力される入力チャネルは、ＡＤｃｈ１、ＡＤｃｈ２、およびＡＤｃｈ３としている。

その場合、モータ制御パワーモジュール１０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間において、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部２１０で２相分のＡ／Ｄ変換時間でモータ電流を検出する手法は、実施の形態１と同様である。すなわち、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにチャネル番号を設定し、Ａ／Ｄ連続変換ループを決定した上に、さらに、２つのＡ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７および２１０８とが保持する禁止チャネルかどうかを示す情報であるフラグの設定を必要に応じて変更することにより、ＰＷＭタイマのオーバーフロータイミング毎にモータ電流の検出をＡ／Ｄ変換部２１０が検出することができる。

以上のように、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７および２１０８が保持するフラグに示す禁止チャネルの情報を必要に応じて切り替える設定をすることで、Ａ／Ｄ変換部２１０は、決定されたＡ／Ｄ連続変換ループに従い、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。ここで、例えば、Ａ／Ｄ変換部２１０のＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換に要する時間を１ｕｓとすると、モータ制御用マイコン１０７がモータ電流値取得するために要するＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換時間は２ｕｓであり、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

さらに、Ａ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７および２１０８が保持するフラグに、例えば禁止：１、許可：０と定義して設定することにより、実施の形態１同様に、１ビットのレジスタ資源でＡ／Ｄ変換を禁止する禁止チャネルかどうかを設定することができる。それにより、本実施の形態２における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部２１０は、Ａ／Ｄ変換チャネル数分のビット数のレジスタ資源で実現することができる。例えば、Ａ／Ｄ変換部２１０において、Ａ／Ｄ変換するすべての対象となる複数の入力チャネル数が１６チャネルで、トリガ信号の種類が２種類なら３２ビットのレジスタ資源で実現することができる。

以上のように、本実施の形態２における発明によれば、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

それにより、低コストで、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出できるモータ制御装置を実現することができる。

なお、必要なトリガ信号の数に対してのみＡ／Ｄ変換禁止チャネル設定フラグレジスタを用意することで不必要なレジスタ資源を多く消費しなくてよいので、コストダウンが図れるのはいうまでもない。

また、Ａ／Ｄ連続変換基準ループは、レジスタ部１１０４が有するＡ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とから決定されなくてもよい。すなわち、Ａ／Ｄ連続変換基準ループを設定するレジスタが存在しなくてもよく、例えばＡ／Ｄ変換器１１０１では固定であるというようにハードウェア依存で決まっていてもよい。

（実施の形態３）
次に、本発明の実施の形態３について図面を用いて説明する。

実施の形態２では、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部２１０において、制御部２１０３に入力されるトリガ信号の数に対応するＡ／Ｄ変換禁止チャネル設定フラグレジスタ２１０７および２１０８を備えることにより、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について説明した。本実施の形態３では、実施の形態２とは別の構成を備えることで、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について以下に説明する。

図９は、本発明の実施の形態３における３シャントセンサレス正弦波モータ駆動制御装置１００のＡ／Ｄ変換部３１０を示す構成図である。なお、図２あるいは図６と同様の要素には同一の符号を付しており、詳細な説明は省略する。

図９に示すＡ／Ｄ変換部３１０は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５と、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２と、制御部３１０３と、レジスタ部３１０４とを備える。図９に示すＡ／Ｄ変換部３１０は、実施の形態２に係るＡ／Ｄ変換部２１０に対して、制御部３１０３と、レジスタ部３１０４との構成が異なる。

制御部３１０３は、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２とを制御する。

制御部３１０３は、レジスタ部３１０４を参照し、マルチプレクサ１１００が選択する複数の入力チャネルの順番を決定する。制御部３１０３は、決定した入力チャネルの順番に従い、マルチプレクサ１１００に、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択させて、Ａ／Ｄ変換器１１０１にアナログ信号を出力させる。制御部３１０３は、Ａ／Ｄ変換器１１０１に、マルチプレクサ１１００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換させ、デマルチプレクサ１１０２に出力させる。

制御部３１０３は、デマルチプレクサ１１０２に、複数の出力用レジスタから１つの出力用レジスタを選択させ、Ａ／Ｄ変換器１１０１により入力されたデジタル信号を選択させた出力用レジスタに出力させる。

レジスタ部３１０４は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６と、２チャネル連続変換モード設定フラグレジスタ３１０７とを有している。

また、レジスタ部３１０４は、実施の形態１および２と同様に、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とを有し、マルチプレクサ１１００により選択され得る入力チャネルのチャネル番号の順序と範囲とからなるＡ／Ｄ連続変換基準ループを決定するために用いられる。

また、制御部３１０３は、レジスタ部３１０４におけるＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにより、Ａ／Ｄ連続変換基準ループのチャネル番号順でマルチプレクサ１１００に選択させる入力チャネルのチャネル番号の範囲を決定する。すなわち、「Ａ／Ｄ連続変換開始チャネル→…→Ａ／Ｄ連続変換終了チャネル→Ａ／Ｄ連続変換開始チャネル→…」とＡ／Ｄ連続変換ループが決定される。

２チャネル連続変換モード設定フラグレジスタ３１０７は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とに設定されたチャネル番号のみ以外は、マルチプレクサ１１００に選択されないモードであるかどうかの情報を示すフラグを保持する。

２チャネル連続変換モード設定フラグレジスタ３１０７は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とに設定されたチャネル番号のみ以外は、マルチプレクサ１１００に選択されないモード（以下、ＯＮモードと記載する。）である情報を示すフラグを保持した場合、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とに設定されたチャネル番号以外のチャネル番号が除かれる。すなわち、制御部３１０３は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号、例えばＡＤｃｈ１と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されたチャネル番号、例えばＡＤｃｈ３とのみに対応する入力チャネルをマルチプレクサ１１００に選択させる（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）。マルチプレクサ１１００は、選択した入力チャネルに入力されたアナログ信号が入力される。

図１０は、本発明の実施の形態３のＡ／Ｄ変換部３１０においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

図１０（Ａ）は、図４（Ａ）、図８（Ａ）と同様のため説明は割愛する。図１０（Ａ）の設定により、Ａ／Ｄ変換部３１０は、Ａ／Ｄ連続変換基準ループ（ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→…）が設定されており、入力チャネル番号の若い番号から順番に連続変換される。

図１０（Ｂ）は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５にチャネル番号としてＡＤｃｈ１が設定され、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６にチャネル番号としてＡＤｃｈ３が設定され、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグにＯＮモードを示す情報が設定された場合の、Ａ／Ｄ変換部３１０がＡ／Ｄ変換を連続して行う連続変換の動きを示している。

Ａ／Ｄ変換部３１０では、入力チャネル番号の若い番号から順番に連続変換されるので、レジスタ部３１０４におけるＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにされた設定と、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグにＯＮモードであるとの情報が示された設定とにより、チャネル番号ＡＤｃｈ１に対応する入力チャネルＡＤｃｈ１と、チャネル番号ＡＤｃｈ３に対応する入力チャネルＡＤｃｈ３とのみを選択するＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）が制御部３１０３により決定される。すなわち、制御部３１０３は、レジスタ部３１０４を参照し、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグに示されたＯＮモードであるとの情報から、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５にされた設定されたチャネル番号ＡＤｃｈ１に対応する入力チャネルＡＤｃｈ１とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定されたチャネル番号ＡＤｃｈ３に対応する入力チャネルＡＤｃｈ３とのみを選択するＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）を決定する。制御部３１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部３１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

ところで、本実施の形態３における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部３１０を備える３シャントセンサレス正弦波モータ駆動制御装置１００は、シャント抵抗１０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部３１０に入力される。

ここで、Ａ／Ｄ変換部３１０に入力される入力チャネルは、ＡＤｃｈ１、ＡＤｃｈ２、およびＡＤｃｈ３とする。

以下、モータ制御パワーモジュール１０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間において、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部３１０で２相分のＡ／Ｄ変換時間でモータ電流を検出する手法を説明する。

まず、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグにＯＮモードであることを示す情報を設定する。

次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにおいて、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ２の番号を設定する。すなわち、「Ａ／Ｄ連続変換開始チャネルはＡＤｃｈ１、Ａ／Ｄ連続変換終了チャネルはＡＤｃｈ２」であることを示す情報を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→ＡＤｃｈ２→…）と決定される。ここで、Ａ／Ｄ連続変換ループは、制御部３１０３がレジスタ部３１０４を参照することにより決定される。

それにより、制御部３１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部３１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにおいて、「Ａ／Ｄ連続変換開始チャネルはＡＤｃｈ２、Ａ／Ｄ連続変換終了チャネルはＡＤｃｈ３」であることを示す情報を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→ＡＤｃｈ３→…）と決定される。なお、ここでは上述と同様に、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグにＯＮモードであることを示す情報が設定されている。

したがって、制御部３１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部３１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにおいて、「Ａ／Ｄ連続変換開始チャネルはＡＤｃｈ３、Ａ／Ｄ連続変換終了チャネルはＡＤｃｈ１」であることを示す情報を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定される。

それにより、上述同様、Ａ／Ｄ変換部３１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

このようにして、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグに示すＯＮモードであることを示す情報が設定された上で、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６との設定を変更することにより、次々と続くタイミングでのモータ電流の検出をＡ／Ｄ変換部３１０が検出することができる。

以上のように、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグに示すＯＮモードであることを示す情報が設定された上で、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにおいてＡ／Ｄ連続変換開始チャネルとＡ／Ｄ連続変換終了チャネルとを示す情報を上述のように必要に応じて切り替える設定をすることで、Ａ／Ｄ変換部３１０は、決定されたＡ／Ｄ連続変換ループに従い、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。ここで、例えば、２チャネル連続変換モード設定フラグレジスタ３１０７が保持するフラグに、ＯＮモードであることを示す情報としてＯＮ：１、ＯＮモードでないことを示す情報としてＯＦＦ：０と定義することにより、１ビットのレジスタ資源で２チャネル連続変換モード設定フラグレジスタ３１０７を構成することができる。したがって、本実施の形態３における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部３１０は、フラグ１つ分である１ビットのレジスタ資源で実現することができる。

以上のように、本実施の形態３における発明によれば、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

それにより、低コストで、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出できるモータ制御装置を実現することができる。

なお、Ａ／Ｄ連続変換基準ループは、レジスタ部１１０４が有するＡ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とから決定されなくてもよい。すなわち、Ａ／Ｄ連続変換基準ループを設定するレジスタが存在しなくてもよく、例えばＡ／Ｄ変換器１１０１では固定であるというようにハードウェア依存で決まっていてもよい。

（実施の形態４）
次に、本発明の実施の形態４について図面を用いて説明する。

実施の形態３では、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部３１０において、制御部３１０３に２チャネル連続変換モード設定フラグレジスタ３１０７を備えることにより、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について説明した。本実施の形態４では、実施の形態３とは別の構成を備えることで、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について以下に説明する。

図１１は、本発明の実施の形態４における３シャントセンサレス正弦波モータ駆動制御装置１００のＡ／Ｄ変換部４１０を示す構成図である。なお、図２、図６または図９と同
様の要素には同一の符号を付しており、詳細な説明は省略する。

図１１に示すＡ／Ｄ変換部４１０は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５と、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２と、制御部４１０３と、レジスタ部４１０４とを備える。図１１に示すＡ／Ｄ変換部４１０は、実施の形態３に係るＡ／Ｄ変換部３１０に対して、制御部４１０３と、レジスタ部４１０４との構成が異なる。

制御部４１０３は、レジスタ部４１０４を参照し、マルチプレクサ１１００が選択する複数の入力チャネルの順番を決定する。制御部４１０３は、決定した入力チャネルの順番に従い、マルチプレクサ１１００に、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択させて、Ａ／Ｄ変換器１１０１にアナログ信号を出力させる。制御部４１０３は、Ａ／Ｄ変換器１１０１に、マルチプレクサ１１００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換させ、デマルチプレクサ１１０２に出力させる。

制御部４１０３は、デマルチプレクサ１１０２に、複数の出力用レジスタから１つの出力用レジスタを選択させ、Ａ／Ｄ変換器１１０１により入力されたデジタル信号を選択させた出力用レジスタに出力させる。

レジスタ部４１０４は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６と変換禁止チャネル指定レジスタ４１０７とを有している。

また、レジスタ部４１０４は、実施の形態１〜３と同様に、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とを有し、マルチプレクサ１１００により選択され得る複数の入力チャネルのチャネル番号の順序と範囲とからなるＡ／Ｄ連続変換基準ループを決定するために用いられる。

また、制御部４１０３は、レジスタ部４１０４におけるＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにより、Ａ／Ｄ連続変換基準ループのチャネル番号順でマルチプレクサ１１００に選択させる入力チャネルのチャネル番号の範囲を決定する。すなわち、「Ａ／Ｄ連続変換開始チャネル→…→Ａ／Ｄ連続変換終了チャネル→Ａ／Ｄ連続変換開始チャネル→…」となるＡ／Ｄ連続変換ループが決定される。

変換禁止チャネル指定レジスタ４１０７は、マルチプレクサ１１００により選択されない入力チャネルを直接指定する情報を保持する。

変換禁止チャネル指定レジスタ４１０７は、マルチプレクサ１１００により選択されない入力チャネルを直接指定する情報を保持した場合、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにされた設定により決定されたＡ／Ｄ連続変換ループに含まれるチャネル番号から変換禁止チャネル指定レジスタ４１０７に指定されたチャネル番号が除かれる。すなわち、制御部４１０３は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号、例えばＡＤｃｈ１から、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されたチャネル番号、例えばＡＤｃｈ３、までで、変換禁止チャネル指定レジスタ４１０７が保持するチャネル番号の情報、例えばＡＤｃｈ２、が示す入力チャネルを除いて、入力チャネルに割り当てられた番号順（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）でマルチプレクサ１１００により選択させる。マルチプレクサ１１００は、選択した入力チャネルに入力されたアナログ信号が入力される。

図１２は、本発明の実施の形態４のＡ／Ｄ変換部４１０においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

図１２（Ａ）は、図４（Ａ）、図７（Ａ）および図１０（Ａ）と同様のため説明は割愛する。図１２（Ａ）の設定により、Ａ／Ｄ変換部４１０は、Ａ／Ｄ連続変換基準ループ（ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→…）が設定されており、入力チャネル番号の若い番号から順番に連続変換される。

図１２（Ｂ）は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５にチャネル番号としてＡＤｃｈ１が設定され、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６にチャネル番号としてＡＤｃｈ３が設定され、変換禁止チャネル指定レジスタ４１０７にチャネル番号ＡＤｃｈ２を示す情報が設定された場合に、Ａ／Ｄ変換部４１０がＡ／Ｄ変換を連続して行う連続変換の動きを示している。

Ａ／Ｄ変換部４１０では、入力チャネル番号の若い番号から順番に連続変換される。

Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定と変換禁止チャネル指定レジスタ４１０７にされた設定とにより、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とより決定されたＡ／Ｄ連続変換基準ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）に含まれるチャネル番号から変換禁止チャネルと示されたチャネル番号ＡＤｃｈ２が除かれたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）が決定される。したがって、制御部４１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部４１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

ところで、本実施の形態４における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部４１０を備える３シャントセンサレス正弦波モータ駆動制御装置１００は、シャント抵抗１０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部４１０に入力される。

ここで、Ａ／Ｄ変換部４１０に入力される入力チャネルは、ＡＤｃｈ１、ＡＤｃｈ２、およびＡＤｃｈ３とする。

以下、モータ制御パワーモジュール１０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間において、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部４１０で２相分のＡ／Ｄ変換時間でモータ電流を検出する手法を説明する。

まず、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ３の番号を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定される。

次に、変換禁止チャネル指定レジスタ４１０７に「変換禁止チャネルはＡＤｃｈ１」であることを示す情報を設定する。

制御部４１０３は、レジスタ部４１０４を参照し、入力チャネル番号の若い番号から順番に連続変換される設定と、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定とより決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）から、変換禁止チャネル指定レジスタ４１０７が示す変換禁止チャネルであるチャネル番号ＡＤｃｈ１を除いたＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）を決定する。

制御部４１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部４１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部４１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、変換禁止チャネル指定レジスタ４１０７に「変換禁止チャネルはＡＤｃｈ２」であることを示す情報に設定を切り替える。

制御部４１０３は、レジスタ部４１０４を参照し、入力チャネル番号の若い番号から順番に連続変換される設定と、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定とより決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）から、変換禁止チャネル指定レジスタ４１０７が示す変換禁止チャネルであるチャネル番号ＡＤｃｈ２を除いたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）を決定する。

それにより、Ａ／Ｄ変換部４１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、変換禁止チャネル指定レジスタ４１０７に「変換禁止チャネルはＡＤｃｈ３」であることを示す情報に設定を切り替える。

制御部４１０３は、レジスタ部４１０４を参照し、入力チャネル番号の若い番号から順番に連続変換される設定と、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定とより決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）から、変換禁止チャネル指定レジスタ４１０７が示す変換禁止チャネルであるチャネル番号ＡＤｃｈ２を除いたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）を決定する。

それにより、Ａ／Ｄ変換部４１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

このようにして、変換禁止チャネル指定レジスタ４１０７示す変換禁止チャネルの設定を必要に応じて変更することにより、次々に続くタイミング毎でのモータ電流の検出をＡ／Ｄ変換部４１０が検出することができる。

以上のように、変換禁止チャネル指定レジスタ４１０７が示す変換禁止チャネルの情報を必要に応じて切り替える設定をすることで、Ａ／Ｄ変換部４１０は、決定されたＡ／Ｄ連続変換ループに従い、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。ここで、例えば、Ａ／Ｄ変換部４１０のＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換に要する時間を１ｕｓとすると、モータ制御用マイコン１０７がモータ電流値取得するために要するＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換時間は２ｕｓであり、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

さらに、変換禁止チャネル指定レジスタ４１０７は、Ａ／Ｄ連続変換の対象となるすべてのチャネル数から２減算したチャネル数分指定できれば、変換禁止チャネルの情報として全パターンに対応できる。それにより、本実施の形態４における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部４１０は、Ａ／Ｄ連続変換の対象となるチャネル数の指定に必要なビット数にＡ／Ｄ連続変換の対象となる最大のチャネル数から２減算したチャネル数を乗じたビット数のレジスタ資源で実現することができる。例えば、Ａ／Ｄ変換部４１０において、Ａ／Ｄ変換するすべての対象となる複数の入力チャネル数が１６チャネルなら、Ａ／Ｄ連続変換の対象となる４つのチャネル数の指定に必要なビット数は４以下であるから５６ビット以下のレジスタ資源で実現することができる。

また、変換禁止チャネル指定レジスタ４１０７はＡ／Ｄ連続変換の対象となるすべてのチャネル数から、マルチプレクサ１１００に選択されない入力チャネルのみを指定してもよい。その場合、本実施の形態４における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部４１０は、Ａ／Ｄ連続変換の対象となるチャネル数の指定に必要なビット数と、マルチプレクサ１１００に選択されない入力チャネル指定に必要なビット数とを加算したビット数のレジスタ資源で実現することができる。例えば、Ａ／Ｄ変換部４１０において、Ａ／Ｄ連続変換の対象となるチャネル数の指定に必要な３ビットと、マルチプレクサ１１００により選択されない入力チャネル指定に必要な１ビット数とを加算した４ビットのレジスタ資源で実現することができる。

以上のように、本実施の形態４における発明によれば、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

それにより、低コストで、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出できるモータ制御装置を実現することができる。

なお、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６の設定を変更し、Ａ／Ｄ連続変換する対象の入力チャネルを増やすこともできる。その場合には、モータ電流検出後に、さらにモータ電流検出に用いる以外の他の用途で用いられるアナログ信号をＡ／Ｄ変換部４１０に入力することで、他の用途で用いられるアナログ入力の検出にも用いることができる。

また、Ａ／Ｄ連続変換基準ループは、レジスタ部１１０４が有するＡ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とから決定されなくてもよい。すなわち、Ａ／Ｄ連続変換基準ループを設定するレジスタが存在しなくてもよく、例えばＡ／Ｄ変換器１１０１では固定であるというようにハードウェア依存で決まっていてもよい。

（実施の形態５）
次に、本発明の実施の形態５について図面を用いて説明する。

実施の形態４では、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部４１０において、制御部４１０３に変換禁止チャネル指定レジスタ４１０７を備えることにより、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について説明した。本実施の形態５では、実施の形態４とは別の構成を備えることで、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について以下に説明する。

図１３は、本発明の実施の形態５における３シャントセンサレス正弦波モータ駆動制御装置１００のＡ／Ｄ変換部５１０を示す構成図である。なお、図２、図６、図９または図１１と同様の要素には同一の符号を付しており、詳細な説明は省略する。

図１３に示すＡ／Ｄ変換部５１０は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５と、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２と、制御部５１０３と、レジスタ部５１０４とを備える。図１２に示すＡ／Ｄ変換部５１０は、実施の形態４に係るＡ／Ｄ変換部４１０に対して、制御部５１０３と、レジスタ部５１０４との構成が異なる。

制御部５１０３は、レジスタ部５１０４を参照し、マルチプレクサ１１００が選択する複数の入力チャネルの順番を決定する。制御部５１０３は、決定した入力チャネルの順番に従い、マルチプレクサ１１００に、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択させて、Ａ／Ｄ変換器１１０１にアナログ信号を出力させる。制御部５１０３は、Ａ／Ｄ変換器１１０１に、マルチプレクサ１１００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換させ、デマルチプレクサ１１０２に出力させる。

制御部５１０３は、デマルチプレクサ１１０２に、複数の出力用レジスタから１つの出力用レジスタを選択させ、Ａ／Ｄ変換器１１０１により入力されたデジタル信号を選択させた出力用レジスタに出力させる。

レジスタ部５１０４は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６と偶数チャネル番号変換禁止設定フラグレジスタ５１０７と奇数チャネル番号変換禁止設定フラグレジスタ５１０８とを有している。

また、レジスタ部５１０４は、実施の形態１〜４と同様に、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とを有し、マルチプレクサ１１００により選択され得る入力チャネルのチャネル番号の順序と範囲とからなるＡ／Ｄ連続変換基準ループを決定するために用いられる。

また、制御部５１０３は、レジスタ部５１０４におけるＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにより、Ａ／Ｄ連続変換基準ループのチャネル番号順でマルチプレクサ１１００に選択させる入力チャネルのチャネル番号の範囲を決定する。すなわち、「Ａ／Ｄ連続変換開始チャネル→…→Ａ／Ｄ連続変換終了チャネル→Ａ／Ｄ連続変換開始チャネル→…」となるＡ／Ｄ連続変換ループが決定される。

偶数チャネル番号変換禁止設定フラグレジスタ５１０７は、Ａ／Ｄ連続変換の対象となる複数の入力チャネルのチャネル番号のうち、偶数のチャネル番号すべてに対応する入力チャネルがマルチプレクサ１１００に選択されないかどうかの情報を示すフラグを保持する。

奇数チャネル番号変換禁止設定フラグレジスタ５１０８は、Ａ／Ｄ連続変換の対象となる複数の入力チャネルのチャネル番号のうち、奇数のチャネル番号すべてに対応する入力チャネルがマルチプレクサ１１００に選択されないかどうかの情報を示すフラグを保持する。

偶数チャネル番号変換禁止設定フラグレジスタ５１０７が、偶数のチャネル番号すべてに対応する入力チャネルがマルチプレクサ１１００に選択されない入力チャネルである情報を示す禁止のフラグを保持し、奇数チャネル番号変換禁止設定フラグレジスタ５１０８が、奇数のチャネル番号すべてに対応する入力チャネルがマルチプレクサ１１００に選択される入力チャネルである情報を示す許可のフラグを保持する場合、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５とＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにされた設定により決定されたＡ／Ｄ連続変換ループに含まれるチャネル番号から偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持する禁止のフラグが示す偶数チャネル番号が除かれる。すなわち、制御部５１０３は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号、例えばＡＤｃｈ１から、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されたチャネル番号、例えばＡＤｃｈ３、までで、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持する禁止のフラグが示す偶数チャネル番号の情報、例えばＡＤｃｈ２、が示す入力チャネルを除いて、入力チャネルに割り当てられた番号順（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）にマルチプレクサ１１００に選択させる。マルチプレクサ１１００は、選択した入力チャネルに入力されたアナログ信号が入力される。

図１４は、本発明の実施の形態５のＡ／Ｄ変換部５１０においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

図１４（Ａ）は、図４（Ａ）、図７（Ａ）、図９（Ａ）、図１１（Ａ）と同様のため説明は割愛する。図１４（Ａ）の設定により、Ａ／Ｄ変換部５１０は、Ａ／Ｄ連続変換基準ループ（ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→…）が設定されており、入力チャネル番号の若い番号から順番に連続変換される。

図１４（Ｂ）では、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５にチャネル番号としてＡＤｃｈ１が設定され、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６にチャネル番号としてＡＤｃｈ３が設定され、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持するフラグに禁止を示す情報、つまり、偶数チャネル番号をマルチプレクサ１１００により選択しないという情報が設定され、奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグに許可を示す情報、つまり、奇数チャネル番号をマルチプレクサ１１００により選択するという情報が設定された場合の、Ａ／Ｄ変換部５１０がＡ／Ｄ変換を連続して行う連続変換の動きを示している。

図１４（Ｂ）では、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号をＡＤｃｈ１と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６設定されたチャネル番号をＡＤｃｈ３とが設定される。ここで、この時点でのＡ／Ｄ連続変換ループは（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定される。さらに、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持するフラグに禁止を示す情報を設定し、奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグに許可を示す情報を設定することで、偶数チャネル番号であるＡＤｃｈ２が除かれたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）が決定される。

それにより、制御部５１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部５１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

ところで、本実施の形態５における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部５１０を備える３シャントセンサレス正弦波モータ駆動制御装置１００は、シャント抵抗１０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部５１０に入力される。

ここで、Ａ／Ｄ変換部５１０に入力される入力チャネルは、ＡＤｃｈ１、ＡＤｃｈ２、およびＡＤｃｈ３とする。

以下、モータ制御パワーモジュール１０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間において、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部５１０で２相分のＡ／Ｄ変換時間でモータ電流を検出する手法を説明する。

まず、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ２の番号を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→ＡＤｃｈ２→…）と決定される。

次に、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持するフラグに許可を示す情報、すなわち、偶数チャネル番号がマルチプレクサ１１００により選択されるという情報を設定し、奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグに許可を示す情報、すなわち、奇数チャネル番号がマルチプレクサ１１００により選択されるという情報を設定する。

それにより、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）が決定される。

したがって、制御部５１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部５１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ２の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ３の番号を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→ＡＤｃｈ３→…）と決定される。

ここで、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持するフラグに許可を示す情報、すなわち、偶数チャネル番号がマルチプレクサ１１００により選択されるという情報が設定されており、奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグに許可を示す情報、すなわち、奇数チャネル番号がマルチプレクサ１１００により選択されるという情報を設定されている。

それにより、Ａ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→ＡＤｃｈ３→…）が決定される。

したがって、制御部５１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→ＡＤｃｈ３→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部５１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→ＡＤｃｈ３→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ３の番号を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定される。

次に、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持するフラグに禁止を示す情報、すなわち、偶数チャネル番号がマルチプレクサ１１００により選択されないという情報が設定されており、奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグに許可を示す情報、すなわち、奇数チャネル番号がマルチプレクサ１１００により選択されるという情報を設定されている。

それにより、偶数チャネル番号であるＡＤｃｈ２が除かれたＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→…）が決定される。

したがって、制御部５１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部５１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

このようにして、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されるチャネル番号と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されるチャネル番号と、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持するフラグの設定と奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグの設定とを必要に応じて変更することにより、次々と続くタイミングでのモータ電流の検出をＡ／Ｄ変換部５１０が検出することができる。

以上のように、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されるチャネル番号と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されるチャネル番号と、偶数チャネル番号変換禁止設定フラグレジスタ５１０７が保持するフラグの設定と奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグの設定とを必要に応じて切り替える設定をすることで、Ａ／Ｄ変換部５１０は、決定されたＡ／Ｄ連続変換ループに従い、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。ここで、例えば、Ａ／Ｄ変換部５１０のＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換に要する時間を１ｕｓとすると、モータ制御用マイコン１０７がモータ電流値取得するために要するＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換時間は２ｕｓであり、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

さらに、偶数チャネル番号変換禁止設定フラグレジスタ５１０７、または奇数チャネル番号変換禁止設定フラグレジスタ５１０８が保持するフラグに、例えば禁止：１、許可：０と定義して設定することにより、１ビットレジスタ資源でＡ／Ｄ変換を禁止するかどうかを設定することができる。それにより、本実施の形態５における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部５１０は、フラグ２つ分である２ビットのレジスタ資源で実現することができる。

以上のように、本実施の形態５における発明によれば、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

それにより、低コストで、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出できるモータ制御装置を実現することができる。

なお、Ａ／Ｄ連続変換終了チャネル設定レジスタ５１０６の設定を変更し、Ａ／Ｄ連続変換する対象の入力チャネルを増やすこともできる。その場合には、モータ電流検出後に、さらにモータ電流検出に用いる以外の他の用途で用いられるアナログ信号をＡ／Ｄ変換部５１０に入力することで、他の用途で用いられるアナログ入力の検出にも用いることができる。

また、Ａ／Ｄ連続変換基準ループは、レジスタ部１１０４が有するＡ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とから決定されなくてもよい。すなわち、Ａ／Ｄ連続変換基準ループを設定するレジスタが存在しなくてもよく、例えばＡ／Ｄ変換器１１０１では固定であるというようにハードウェア依存で決まっていてもよい。

（実施の形態６）
次に、本発明の実施の形態６について図面を用いて説明する。

実施の形態５では、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部５１０において、制御部５１０３に偶数チャネル番号変換禁止設定フラグレジスタ５１０７と奇数チャネル番号変換禁止設定フラグレジスタ５１０８とを備えることにより、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について説明した。本実施の形態６では、実施の形態５とは別の構成を備えることで、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置について以下に説明する。

図１５は、本発明の実施の形態６における３シャントセンサレス正弦波モータ駆動制御装置１００のＡ／Ｄ変換部６１０を示す構成図である。なお、図２、図６、図９、図１１または図１３と同様の要素には同一の符号を付しており、詳細な説明は省略する。

図１５に示すＡ／Ｄ変換部６１０は、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５と、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１と、デマルチプレクサ１１０２と、制御部６１０３と、レジスタ部６１０４とを備える。図１５に示すＡ／Ｄ変換部６１０は、実施の形態５に係るＡ／Ｄ変換部５１０に対して、制御部６１０３と、レジスタ部６１０４との構成が異なる。

制御部６１０３は、レジスタ部６１０４を参照し、マルチプレクサ１１００が選択する複数の入力チャネルの順番を決定する。制御部６１０３は、決定した入力チャネルの順番に従い、マルチプレクサ１１００に、複数の入力チャネルＡＤｃｈ０〜ＡＤｃｈ５から１つの入力チャネルを選択させて、Ａ／Ｄ変換器１１０１にアナログ信号を出力させる。制御部６１０３は、Ａ／Ｄ変換器１１０１に、マルチプレクサ１１００が選択した入力チャネルから入力されたアナログ信号をデジタル信号に変換させ、デマルチプレクサ１１０２に出力させる。

制御部６１０３は、デマルチプレクサ１１０２に、複数の出力用レジスタから１つの出力用レジスタを選択させ、Ａ／Ｄ変換器１１０１により入力されたデジタル信号を選択させた出力用レジスタに出力させる。

レジスタ部６１０４は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とＡ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７とＡ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８とを有している。

また、レジスタ部６１０４は、実施の形態１〜５と同様に、Ａ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とを有し、マルチプレクサ１１００に選択され得る複数の入力チャネルのチャネル番号の順序と範囲とからなるＡ／Ｄ連続変換基準ループを決定するために用いられる。

また、制御部６１０３は、レジスタ部６１０４におけるＡ／Ｄ連続変換開始チャネル設定レジスタ１１０５と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６とにより、Ａ／Ｄ連続変換基準ループのチャネル番号順でマルチプレクサ１１００に選択させる入力チャネルのチャネル番号の範囲を決定する。すなわち、「Ａ／Ｄ連続変換開始チャネル→…→Ａ／Ｄ連続変換終了チャネル→Ａ／Ｄ連続変換開始チャネル→…」となるＡ／Ｄ連続変換ループが決定される。

Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７とＡ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８とは、Ａ／Ｄ連続変換ループとは別の連続変換ループとして、マルチプレクサ１１００により選択され得る入力チャネルのチャネル番号の順序と範囲と（以下、Ａ／Ｄ連続変換対象ループと呼ぶ。）を決定するのに用いられる。

すなわち、レジスタ部６１０４におけるＡ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７と、Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８とにより、マルチプレクサ１１００によりＡ／Ｄ連続変換対象ループのチャネル番号順で選択される入力チャネルのチャネル番号の範囲が制御部６１０３により決定される。すなわち、「Ａ／Ｄ連続変換対象ループ開始チャネル→…→Ａ／Ｄ連続変換対象ループ終了チャネル→Ａ／Ｄ連続変換対象ループ開始チャネル→…」となるＡ／Ｄ連続変換対象ループが決定される。

制御部６１０３は、レジスタ部６１０４を参照することで、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７およびＡ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８にされた設定によりＡ／Ｄ連続変換対象ループのチャネル番号順が決定される。Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６にされた設定により決定されたＡ／Ｄ連続変換ループのチャネル番号順において、Ａ／Ｄ連続変換対象ループのチャネル番号順に指定されていないチャネル番号はマルチプレクサ１１００が選択する対象であるチャネル番号から除かれる。すなわち、制御部６１０３は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号、例えばＡＤｃｈ３から、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されたチャネル番号、例えばＡＤｃｈ１、までのＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ３→…）において、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７に設定されたチャネル番号、例えばＡＤｃｈ１から、Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８に設定されたチャネル番号、例えばＡＤｃｈ３、までのＡ／Ｄ連続変換対象ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）が示す入力チャネルに指定されていないＡ／Ｄ連続変換ループのチャネル番号が除かれてＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）が決定される。制御部６１０３は、決定されたＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）のチャネル番号を、入力チャネルに割り当てられた番号順にマルチプレクサ１１００に選択させる。マルチプレクサ１１００は、選択した入力チャネルに入力されたアナログ信号が入力される。

図１６は、本発明の実施の形態６のＡ／Ｄ変換部６１０においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

図１６（Ａ）は、実施の形態１〜６と同様のため説明は割愛する。図１６（Ａ）の設定により、Ａ／Ｄ変換部６１０は、Ａ／Ｄ連続変換基準ループ（ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→…）が設定されており、入力チャネル番号の若い番号から順番に連続変換される。

図１６（Ｂ）は、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５にチャネル番号としてＡＤｃｈ３と設定され、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６にチャネル番号としてＡＤｃｈ１と設定され、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７にチャネル番号としてＡＤｃｈ１と設定され、Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８にチャネル番号としてＡＤｃｈ３と設定された場合の、Ａ／Ｄ変換部６１０がＡ／Ｄ変換を連続して行う連続変換の動きを示している。

図１６（Ｂ）では、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に設定されたチャネル番号をＡＤｃｈ３と、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されたチャネル番号をＡＤｃｈ１と設定される。この時点でのＡ／Ｄ連続変換ループは（ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ３→…）と決定される。さらに、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７に設定されたチャネル番号をＡＤｃｈ１と、Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８に設定されたチャネル番号をＡＤｃｈ３と設定することで、この時点でのＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ３→…）が示す入力チャネルにおいてＡ／Ｄ連続変換対象ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→…）に指定されていないチャネル番号であるＡＤｃｈ０、ＡＤｃｈ４、ＡＤｃｈ５が除かれたＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）が決定される。

それにより、制御部６１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）に従い、マルチプレクサ１１００と、Ａ／Ｄ変換器１１０１とを制御する。制御部６１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

ところで、本実施の形態６における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部６１０を備える３シャントセンサレス正弦波モータ駆動制御装置１００は、シャント抵抗１０８で検出される３相のモータ電流が増幅されて、増幅されたモータ電流値がアナログの入力信号としてＡ／Ｄ変換部６１０に入力される。

ここで、Ａ／Ｄ変換部６１０に入力される入力チャネルは、ＡＤｃｈ１、ＡＤｃｈ２、およびＡＤｃｈ３とする。

以下、モータ制御パワーモジュール１０６のＰＷＭ信号の下アームＯＮ区間となるモータ電流値の取得タイミング区間において、１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部６１０で２相分のＡ／Ｄ変換時間でモータ電流を検出する手法を説明する。

まず、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７に入力チャネルＡＤｃｈ１の番号を設定し、Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８に入力チャネルＡＤｃｈ３の番号を設定する。それにより、Ａ／Ｄ連続対象変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定される。

次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ１の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ２の番号を設定する。この時点でＡ／Ｄ連続変換ループは（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→ＡＤｃｈ２→…）と決定される。

次に、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→ＡＤｃｈ２→…）において、Ａ／Ｄ連続対象変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）に指定されていないチャネル番号が除かれてＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）が決定される。この場合、Ａ／Ｄ連続変換ループにおいてＡ／Ｄ連続対象変換ループに指定されていないチャネル番号はないのでＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）と決定される。

したがって、制御部６１０３は、決定したＡ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従い、マルチプレクサ１１００に入力チャネルを選択させて、選択した入力チャネルから入力されたアナログ信号をＡ／Ｄ変換器１１０１に出力させる。

それにより、Ａ／Ｄ変換部６１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ１→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ２の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ３の番号を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→ＡＤｃｈ３→…）と決定される。

なお、ここでは上述と同様に、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７に入力チャネルＡＤｃｈ１の番号が設定され、Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８に入力チャネルＡＤｃｈ３の番号が設定されている。すわなち、Ａ／Ｄ連続対象変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定されている。

次に、Ａ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→ＡＤｃｈ３→…）において、Ａ／Ｄ連続対象変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）に指定されていないチャネル番号が除かれてＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）が決定される。この場合、Ａ／Ｄ連続変換ループにおいてＡ／Ｄ連続対象変換ループに指定されていないチャネル番号はないのでＡ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）と決定される。

それにより、Ａ／Ｄ変換部６１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ２→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

さらに次に、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５に入力チャネルＡＤｃｈ３の番号を設定し、Ａ／Ｄ連続変換終了チャネル設定レジスタ１１０６に入力チャネルＡＤｃｈ１の番号を設定する。それにより、Ａ／Ｄ連続変換ループが（ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ３→…）と決定される。

なお、ここでは上述と同様に、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７に入力チャネルＡＤｃｈ１の番号を設定され、Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８に入力チャネルＡＤｃｈ３の番号を設定されている。すわなち、Ａ／Ｄ連続対象変換ループが（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→ＡＤｃｈ１→…）と決定されている。

次に、Ａ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ４→ＡＤｃｈ５→ＡＤｃｈ０→ＡＤｃｈ１→ＡＤｃｈ３→…）において、Ａ／Ｄ連続対象変換ループ（ＡＤｃｈ１→ＡＤｃｈ２→ＡＤｃｈ３→…）に指定されていないチャネル番号であるＡＤｃｈ０、ＡＤｃｈ４およびＡＤｃｈ５が除かれてＡ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）が決定される。

それにより、Ａ／Ｄ変換部６１０は、Ａ／Ｄ連続変換ループ（ＡＤｃｈ３→ＡＤｃｈ１→ＡＤｃｈ３→…）に従いＡ／Ｄ連続変換することにより、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

このようにして、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されるチャネル番号と、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７およびＡ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８に設定されるチャネル番号を必要に応じて変更することにより、次々に続くタイミング毎でのモータ電流の検出をＡ／Ｄ変換部６１０が検出することができる。

以上のように、Ａ／Ｄ連続変換開始チャネル設定レジスタ１１０５およびＡ／Ｄ連続変換終了チャネル設定レジスタ１１０６に設定されるチャネル番号と、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７およびＡ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８に設定されるチャネル番号を必要に応じて切り替える設定をすることで、Ａ／Ｄ変換部６１０は、決定されたＡ／Ｄ連続変換ループに従い、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。ここで、例えば、Ａ／Ｄ変換部６１０のＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換に要する時間を１ｕｓとすると、モータ制御用マイコン１０７がモータ電流値取得するために要するＡ／Ｄ変換器１１０１におけるＡ／Ｄ変換時間は２ｕｓであり、２相分のＡ／Ｄ変換時間でモータ電流を検出することができる。

以上、本実施の形態６における１つのＡ／Ｄ変換器を有するＡ／Ｄ変換部６１０は、Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ６１０７およびＡ／Ｄ連続変換対象ループ終了チャネル設定レジスタ６１０８の２つの入力チャネルを指定に必要なビット数のレジスタ資源で実現することができる。例えば、Ａ／Ｄ変換部６１０において、Ａ／Ｄ変換するすべての対象となる複数の入力チャネル数が１６チャネルのとき８ビットのレジスタ資源で実現することができる。

以上のように、本実施の形態５における発明によれば、Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を実現することができる。

それにより、低コストで、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出できるモータ制御装置を実現することができる。

なお、Ａ／Ｄ連続変換基準ループは、レジスタ部１１０４が有するＡ／Ｄ連続変換基準開始チャネル設定レジスタ１１１０とＡ／Ｄ連続変換基準終了チャネル設定レジスタ１１１１とから決定されなくてもよい。すなわち、Ａ／Ｄ連続変換基準ループを設定するレジスタが存在しなくてもよく、例えばＡ／Ｄ変換器１１０１では固定であるというようにハードウェア依存で決まっていてもよい。

（実施の形態７）
次に、本発明の実施の形態７について図面を用いて説明する。

実施の形態１〜６では、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流の検出を可能とする１つのＡ／Ｄ変換器を有し、レジスタ資源を削減したＡ／Ｄ変換装置について説明した。本実施の形態７では、実施の形態１〜６で説明したＡ／Ｄ変換装置を備えた３シャントセンサレス正弦波モータ駆動制御装置１００を用いて実現される製品として、洗濯機について説明する。

図１７は、実施の形態１〜６で説明したＡ／Ｄ変換部を備えた３シャントセンサレス正弦波モータ駆動制御装置１００を用いて実現される洗濯機１６０の構成を模式的に示す図である。

図１７に示すように、洗濯機１６０は、洗濯槽１６１と、洗濯槽を囲む筐体１６２と、洗濯槽へ空気を送り込むファンモータ１６３と、洗濯槽を回転させるモータ１６４と、ファンモータ１６３およびモータ１６４の２つのモータを制御する洗濯機マイコン部とを備える。

洗濯機マイコン部は実施の形態１〜６で説明したいずれかのＡ／Ｄ変換部１１０〜６１０とマイコン部１６５とを備える。洗濯機マイコン部は、いずれかのＡ／Ｄ変換部１１０〜６１０が有するＡ／Ｄ変換器１１０１に入力されるアナログ入力値にてファンモータ１６３およびモータ１６４の２つのモータを制御する。

ここで、アナログ入力値は、例えば、ファンモータ１６３またはモータ１６４のモータ電流として検出される電流値である。すなわち、ファンモータ１６３またはモータ１６４のモータ電流は３つのシャント抵抗１０８を流れる電流をモータ電流増幅回路１０９で増幅してモータ制御用マイコン１０７へ入力し、モータ制御用マイコン１０７内部のＡ／Ｄ変換部１１０に入力されたアナログ値であるアナログ入力値をデジタル値に変換することで検出される。

ファンモータ１６３またはモータ１６４のモータ電流からモータ位置（速度）を推定し、推定したモータ位置と目標速度からファンモータ１６３またはモータ１６４のモータ電流が正弦波状になるようにモータ制御するＰＷＭを３相出力することでファンモータ１６３またはモータ１６４を制御する。

それにより、本実施の形態１〜６におけるＡ／Ｄ変換部を備えた３シャントセンサレス正弦波モータ駆動制御装置１００は、上述したように制御動作を繰り返すことで望む洗濯機１６０におけるファンモータ１６３またはモータ１６４のモータ駆動状態を作り出すことができる。

近年の洗濯機の機能は多様化しており、図１７に示すように複数のモータを備えることが多くなっている。また、コスト削減要求を背景に、１つのモータに対し１つのＡ／Ｄ変換器ではなく、複数のモータを同時に制御することが望まれてきている。しかしながら、上述したような課題が生じていた。

したがって、本実施の形態７では、本実施の形態１〜６におけるＡ／Ｄ変換部を備えた３シャントセンサレス正弦波モータ駆動制御装置１００を洗濯槽１６１に備えることで、
課題を解決し、コスト削減要求に応えることができる。

なお、複数のモータとして他にコンプレッサ、給水ポンプなどが挙げられる。
以上より、本実施の形態７では、洗濯機１６０に本実施の形態１〜６におけるＡ／Ｄ変換部のいずれかを備えることで、すなわちＡ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減しコストダウンを可能とするＡ／Ｄ変換装置を備えることで、低コストで、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流を検出できるモータ制御装置を備える洗濯機１６０を実現することができる。

以上、本発明の画像符号化装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。

なお、モータ駆動制御装置として、正弦波駆動方式について説明したが、これに限定されない。モータ駆動制御装置として、矩形波駆動方式の矩形波モータ駆動制御装置についても同様に適用することができる。

本発明は、Ａ／Ｄ連続変換機能を持つＡ／Ｄ変換装置に利用でき、特に、図１８に示すような多様化した機能を持つ洗濯機等のモータ駆動制御装置に備えるＡ／Ｄ変換装置に利用することができる。

本発明の実施の形態１における３シャントセンサレス正弦波モータ駆動制御装置の構成を示す構成図である。 本発明の実施の形態１における３シャントセンサレス正弦波モータ駆動制御装置のＡ／Ｄ変換部を示す構成図である。 本発明の実施の形態１における３シャントセンサレス正弦波モータ駆動制御装置のレジスタ部を示す構成図である。 本発明の実施の形態１のＡ／Ｄ変換部においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。 本発明の実施の形態１のＡ／Ｄ変換部においてＡ／Ｄ連続変換を行う手順を説明するための図である。 本発明の実施の形態２における３シャントセンサレス正弦波モータ駆動制御装置のＡ／Ｄ変換部を示す構成図である。 本発明の実施の形態２のＡ／Ｄ変換部においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。 モータ制御用マイコンのＰＷＭタイマ信号とモータ制御パワーモジュールのＰＷＭ信号出力波形とにおけるタイミングチャートを模式的に示した図である。 本発明の実施の形態３における３シャントセンサレス正弦波モータ駆動制御装置のＡ／Ｄ変換部を示す構成図である。 本発明の実施の形態３のＡ／Ｄ変換部においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。 本発明の実施の形態４における３シャントセンサレス正弦波モータ駆動制御装置のＡ／Ｄ変換部を示す構成図である。 本発明の実施の形態４のＡ／Ｄ変換部においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。 本発明の実施の形態５における３シャントセンサレス正弦波モータ駆動制御装置のＡ／Ｄ変換部を示す構成図である。 本発明の実施の形態５のＡ／Ｄ変換部においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。 本発明の実施の形態６における３シャントセンサレス正弦波モータ駆動制御装置のＡ／Ｄ変換部を示す構成図である。 本発明の実施の形態６のＡ／Ｄ変換部においてＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。 実施の形態７における洗濯機の構成を模式的に示す図である。 洗濯機の概観図である。 従来の３シャントセンサレス正弦波モータ駆動制御装置の構成を示す構成図である。 モータ制御用マイコン内部におけるモータ制御用マイコン内部のＰＷＭタイマ信号とモータ制御パワーモジュールのＰＷＭ信号出力波形とモータ電流値の取得タイミング区間を模式的に示した図である。 モータ電流検出を３相連続で行うＡ／Ｄ変換部を示す構成図である。 Ａ／Ｄ変換部におけるＡ／Ｄ変換を連続して行う連続変換の動きを説明するための図である。

符号の説明

１００、９００ ３シャントセンサレス正弦波モータ駆動制御装置
１０５、９０５ 正弦波駆動３相モータ
１０６、９０６ モータ制御パワーモジュール
１０７、９０７ モータ制御用マイコン
１０８、９０８ シャント抵抗
１０９、９０９ モータ電流増幅回路
１１０、２１０、３１０、４１０、５１０、６１０、９２０ Ａ／Ｄ変換部
１６０ 洗濯機
１６１ 洗濯槽
１６２ 筐体
１６３ ファンモータ
１６４ モータ
９１１、９１２、９１３、１１０１、９２０１ Ａ／Ｄ変換器
１１００、９２００ マルチプレクサ
１１０２、９２０２ デマルチプレクサ
１１０３、２１０３、３１０３、４１０３、５１０３、６１０３、９２０３ 制御部
１１０４、２１０４、３１０４、４１０４、５１０４、６１０４、９２０４ レジスタ部
１１０５ Ａ／Ｄ連続変換開始チャネル設定レジスタ
１１０６ Ａ／Ｄ連続変換終了チャネル設定レジスタ
１１０７ Ａ／Ｄ変換禁止チャネル設定フラグレジスタ
２１０７、２１０８ Ａ／Ｄ変換禁止チャネル設定フラグレジスタ
３１０７ ２チャネル連続変換モード設定フラグレジスタ
４１０７ 変換禁止チャネル指定レジスタ
５１０７ 偶数チャネル番号変換禁止設定フラグレジスタ
５１０８ 奇数チャネル番号変換禁止設定フラグレジスタ
６１０７ Ａ／Ｄ連続変換対象ループ開始チャネル設定レジスタ
６１０８ Ａ／Ｄ連続変換対象ループ終了チャネル設定レジスタ
９２０５ Ａ／Ｄ連続変換開始チャネル設定レジスタ
９２０６ Ａ／Ｄ連続変換終了チャネル設定レジスタ

Claims (10)

1. 複数のアナログ入力チャネルを有し、前記複数のアナログ入力チャネルに割り当てられた複数のチャネル番号のチャネル番号順に、前記複数のアナログ入力チャネルに入力されたアナログ信号をデジタル信号に連続変換するＡ／Ｄ変換装置であって、
   複数のアナログ入力チャネルから一つのアナログ入力チャネルを選択する選択手段と、
   前記選択手段により選択されたアナログ入力チャネルから入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、
   前記連続変換の開始チャネルを示す開始チャネル番号を保持する開始レジスタと、
   前記連続変換の終了チャネルを示す終了チャネル番号を保持する終了レジスタと、
   前記連続変換の対象から除くアナログ入力チャネルを示す禁止情報を保持する禁止情報保持手段と、
   前記開始チャネル番号から前記終了チャネル番号まで、前記禁止情報保持手段が保持する前記禁止情報が示すアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させる制御手段とを備える
   ことを特徴とするＡ／Ｄ変換装置。
2. 前記禁止情報保持手段は、前記複数のチャネル番号毎に禁止または許可を示すフラグを前記禁止情報として保持するフラグレジスタを有する
   ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
3. 前記制御手段は、さらに、複数のトリガ信号によりそれぞれ前記連続変換を開始し、
   前記禁止情報保持手段は、前記複数のトリガ信号に対応する複数のフラグレジスタを備え、
   各フラグレジスタは、前記複数のチャネル番号毎に禁止または許可を示すフラグを前記禁止情報として保持し、
   前記制御手段は、いずれかのトリガ信号が入力されたとき、前記開始チャネル番号から前記終了チャネル番号まで、当該トリガ信号に対応するフラグレジスタが保持する前記禁止情報が示すアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させる
   ことを特徴とする請求項２に記載のＡ／Ｄ変換装置。
4. 前記禁止情報保持手段は、
   前記開始チャネル番号および前記終了チャネル番号以外のすべてのチャネル番号に対して禁止または許可を示すフラグを前記禁止情報として保持するフラグレジスタを有する
   ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
5. 前記禁止情報保持手段は、
   前記連続変換の対象から除くアナログ入力チャネルを示すチャネル番号を前記禁止情報として保持する禁止レジスタを有する
   ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
6. 前記禁止レジスタは、ひとつのチャネル番号のみを保持し、
   前記禁止情報保持手段は、ひとつの前記禁止レジスタのみを有する
   ことを特徴とする請求項５に記載のＡ／Ｄ変換装置。
7. 前記禁止情報保持手段は、
   前記複数のチャネル番号のうちの偶数のチャネル番号に対して禁止または許可を示すフラグを前記禁止情報として保持する偶数チャネル禁止レジスタと、
   前記複数のチャネル番号のうちの奇数のチャネル番号に対して禁止または許可を示すフラグを前記禁止情報として保持する奇数チャネル禁止レジスタとを有し、
   前記制御手段は、
   前記偶数チャネル禁止レジスタに禁止のフラグが保持された場合には、前記開始チャネル番号から前記終了チャネル番号まで、偶数のアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させ、
   前記奇数チャネル禁止レジスタに禁止のフラグが保持された場合には、前記開始チャネル番号から前記終了チャネル番号まで、奇数のアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させる
   ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
8. 前記禁止情報保持手段は、
   前記連続変換とは別の連続変換の始点となるチャネルの第１チャネル番号と終点となるチャネルの第２チャネル番号とを前記禁止情報として保持する終始チャネルレジスタを有し、
   前記制御手段は、
   前記開始チャネル番号から前記終了チャネル番号までにおいて、前記終始チャネルレジスタが保持する前記第１チャネル番号から前記第２チャネル番号までに指定されていないチャネル番号が示すアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択手段に選択させる
   ことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
9. 洗濯槽を制御するモータと前記モータを制御するマイコンを備える洗濯機であって、
   前記マイコンは、請求項１〜８に記載のいずれかの前記Ａ／Ｄ変換装置を備え、
   前記Ａ／Ｄ変換装置にて取得するアナログ入力信号から前記モータの回転子位置を推定し、推定した回転子位置に基づいて前記モータを制御する
   ことを特徴とする洗濯機。
10. 複数のアナログ入力チャネルを有し、前記複数のアナログ入力チャネルに割り当てられた複数のチャネル番号のチャネル番号順に、前記複数のアナログ入力チャネルに入力されたアナログ信号をデジタル信号に連続変換するＡ／Ｄ変換装置を制御する制御方法であって、
    前記Ａ／Ｄ変換装置は、
    複数のアナログ入力チャネルから一つのアナログ入力チャネルを選択するに選択部と、
    前記選択手段により選択されたアナログ入力チャネルから入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、
    前記連続変換の開始チャネルを示す開始チャネル番号を保持する開始レジスタと、
    前記連続変換の終了チャネルを示す終了チャネル番号を保持する終了レジスタと、
    前記連続変換の対象から除くアナログ入力チャネルを示す禁止情報を保持する禁止情報保持レジスタとを備え、
    前記制御方法は、
    前記開始チャネル番号と、前記終了チャネル番号と、前記連続変換の対象から除くアナログ入力チャネルを示す禁止情報とを読み出す禁止情報読み出しステップと、
    前記開始チャネル番号から前記終了チャネル番号まで、前記禁止情報読み出しステップが読み出す前記禁止情報が示すアナログ入力チャネルを除いたチャネル番号順に、当該チャネル番号に対応するアナログ入力チャネルを前記選択部に選択させる制御ステップとを含む
    ことを特徴とするＡ／Ｄ変換装置の制御方法。

Images