JP3689915B2 - A/d変換器を内蔵したマイクロコンピュータ - Google Patents
A/d変換器を内蔵したマイクロコンピュータ Download PDFInfo
- Publication number
- JP3689915B2 JP3689915B2 JP14654892A JP14654892A JP3689915B2 JP 3689915 B2 JP3689915 B2 JP 3689915B2 JP 14654892 A JP14654892 A JP 14654892A JP 14654892 A JP14654892 A JP 14654892A JP 3689915 B2 JP3689915 B2 JP 3689915B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- register
- conversion
- input terminals
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【産業上の利用分野】
本発明は、信号処理技術さらにはデータ処理装置におけるI/O制御方式に適用して特に有効な技術に関し、例えばA/D変換器を内蔵したマイクロコンピュータに利用して有効な技術に関する。
【0002】
【従来の技術】
従来のシングルチップマイクロコンピュータの中に、A/D変換器を内蔵したものがある。さらに、複数のアナログ信号を扱えるように、複数のアナログ入力端子を備えたものもある。その場合、アナログ入力端子数に合わせてA/D変換器を複数個内蔵させるとチップサイズが増大してしまうため、複数のアナログ入力端子に対しA/D変換器は一つだけ内蔵させ、スイッチで切り替えて時分割方式でA/D変換を行なえるようにしたマイクロコンピュータが提供されている(株式会社日立製作所発行、「日立シングルチップコンピュータH8/500シリーズプログラミングマニュアル:ADJ−602−022」参照)。
複数のアナログ入力端子に対し一つのA/D変換器を内蔵した上記シングルチップマイコンにおいては、複数のアナログ入力端子を順番に選択して入力信号のサンプリングとA/D変換を行なう入力端子の自動走査機能を備え、A/D変換の結果をレジスタに格納して一連の変換が終了した時点でCPUに割込みをかけて読み込ませるようにしている。
【0003】
【発明が解決しようとする課題】
しかしながら、上述した技術には、次のような問題のあることが本発明者らによってあきらかとされた。
すなわち、上記シングルチップマイコンにおいては、複数のアナログ入力端子を順番に選択して入力信号のサンプリングとA/D変換を行なうという固定的な動作のみしか行なえない。そのため、上記シングルチップマイコンを使用した応用システム(例えば、カメラやコピーの制御システム等)を設計しようとする者は、システムコストを重視する場合にはA/D変換器に付属した入力端子走査機能がシステムの仕様に合わなくても無理して用い、システムの性能を重視する場合にはシステムの仕様を満たすためマイクロコンピュータの外部に専用の自動走査機能を実現する切換えスイッチやその制御回路を外付け回路として構成せざるを得なかった。
【0004】
そのため、システムコストを重視した設計の場合には応用システムでは必要としない無駄な端子が生じ、内蔵A/D変換器を有効に利用できずシステムの処理速度が実質的に低下するという不都合がある。また、システムの性能を重視した設計の場合には、せっかくマイクロコンピュータに内蔵されているA/D変換器に付属した入力端子走査機能を利用することができず、外付け部品を必要とすることから、コストが高くなり、システムが大型化するという不都合が生じる。
【0005】
本発明の目的は、A/D変換器内蔵のマイクロコンピュータにおいてA/D変換器の性能をシステムの要求に合わせて最大限に引き出せるようにして汎用性を向上させ、これによって高性能の応用システムを低価格で実現できるようにすることにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、複数のアナログ入力端子に対しA/D変換器は一つだけ内蔵させ、スイッチで切り替えて時分割方式でA/D変換を行なえるようにしたマイクロコンピュータにおいて、上記アナログ入力端子のうち使用する端子を指定するための制御用レジスタと、この制御用レジスタの内容に基づいて上記切換えスイッチを選択する制御信号を形成する選択回路とを設け、上記制御用レジスタの内容に基づいて指定されている端子についてのみ入力信号のA/D変換を行なわせるようにしたものである。
【0007】
【作用】
上記した手段によれば、使用するアナログ入力端子数すなわちA/D変換したいアナログ信号数を応用システムあるいはタスクごとに選択できるため、内蔵されているA/D変換器の性能をシステムの要求に合わせて最大限に引き出すことができる。
【0008】
【実施例】
以下、本発明の好適な実施例を図面に基づいて説明する。
図1には本発明を適用して好適なA/D変換器内蔵シングルチップマイコンの一実施例が示されている。特に制限されないが、図中鎖線Aで囲まれた各回路ブロックは、単結晶シリコン基板のような一個の半導体チップ上において形成される。
図1において、1はマイクロプロセッサ(CPU)、2は記憶装置としてのランダムアクセスメモリ(RAM)およびリードオンリメモリ(ROM)、3はタイマユニット、4は通信用のシリアルコミュニケーションユニット、5はA/D変換ユニットで、上記CPU1と各ユニット2〜5はバス6を介して互いに接続されている。CPU1は各ユニット2〜5からの割込み信号を受けて優先度を判定し、必要に応じて実行中の処理を中断し割込み処理へ移行するための割込み制御回路1Aを備えている。
【0009】
図2には、上記A/D変換ユニット5の第1の実施例が示されている。
図2において、ANin0〜ANin7はアナログ入力端子、10は共通のA/D変換器、16は上記アナログ入力端子ANin0〜ANin7に対応した8本のデータレジスタREG0〜REG7からなるレジスタ群で、アナログ入力端子ANin0〜ANin7とA/D変換器10との間およびA/D変換器10とデータレジスタREG0〜REG7との間には、切替えスイッチ21および22が設けられている。これらの切替えスイッチ21および22は入力端子走査制御部30からの選択信号SEL1,SEL2によって切替え制御され、アナログ入力端子ANin0が選択されたときはA/D変換された結果がレジスタREG0に、アナログ入力端子ANin1が選択されたときはA/D変換された結果がレジスタREG1に、……のようにそれぞれ対応するレジスタにA/D変換後の値が格納されるようになっている。
【0010】
上記入力端子走査制御部30は、上記アナログ入力端子ANin0〜ANin7に対応したビット群からなる8ビットのイネーブルレジスタ12と、このイネーブルレジスタ12の内容に基づいて上記切替えスイッチ21,22を選択させる制御信号およびA/D変換器10に対する変換開始信号を形成する制御回路11と、この制御回路11からの制御信号をデコードして上記切替えスイッチ21,22に対する選択信号SEL1,SEL2を形成する選択回路14と、現在A/D変換を行なっている入力端子を示すシフトレジスタ13と、上記アナログ入力端子ANin0〜ANin7に対応したビット群からなり上記A/D変換器2により最新にA/D変換が完了した入力端子を示す変換完了チャネル指示レジスタ15とにより構成されている。
【0011】
上記制御回路11は、A/D変換器10におけるA/D変換が完了するとA/D変換器10から出力される変換完了信号を受けて一連の変換が終了したと判定するとCPU1に対する割込み信号Qを発生するように構成されている。また、上記入力端子走査制御部30は、電源投入時等においてリセット信号により制御回路11を初期化してA/D変換器10に対する変換開始信号とCPU1に対するA/D変換終了を示す割込み信号が出力されない状態に設定される。そして、初期化の際に内部バス6を介してイネーブルレジスタ12の設定を行ない、使用したいアナログ入力端子ANin0〜ANin7に対応したイネーブルレジスタ12のビットに予め“1”を立てておく。また、同様に、シフトレジスタ13に対してA/D変換を開始する入力端子に対応するビットに“1”が立つように内部バス6を介して設定を行なう。
【0012】
次に、上記A/D変換ユニットによるA/D変換動作について説明する。
A/D変換を開始する場合、制御回路11はまずシフトレジスタ13およびイネーブルレジスタ12を調べて変換を開始する入力端子に対応するビットが有効になっているか判定する。そして、有効になっていれば、選択回路14に対してその入力端子の番号を与える。すると、その入力端子に対応するスイッチ21,22がオンされてA/D変換器10に接続され、変換結果を格納するデータレジスタが選択される。それから、制御回路11がA/D変換器10に対して変換開始信号を与える。これによって、選択された入力端子に入力されているアナログ信号がA/D変換され、その結果がスイッチ22を介して選択されているデータレジスタ群16に格納される。また、制御回路11は、一回のA/D変換が完了した時点で、変換完了チャネル指示レジスタ15の最新にA/D変換が完了した入力端子に対応するビットに“1”が立つように書込みを行なう。
【0013】
制御回路11は、A/D変換が完了したときにA/D変換器10から出力される変換完了信号を受けると、シフトレジスタ13に対してシフトクロックを送って1ビットシフトさせる。この際、シフトレジスタ13は最終ビットの内容が先頭ビットに入るように動作される。そして、シフト後、制御回路11はシフトレジスタ13の“1”の立っているビットに対応するイネーブルレジスタ12のビットを調べて、ビットが有効になっているか判定し、無効ならそのビットをスキップすなわち対応する入力端子のアナログ信号のサンプリングを行なわずに、再びシフトレジスタ13に対してシフトクロックを送って1ビットシフトさせる。
【0014】
上記動作を繰り返すことにより、イネーブルレジスタ12の“1”の立っているビットに対応する入力端子のアナログ信号のみが順にA/D変換されて行く。そして、入力端子ANin0〜ANin7の走査が一巡したところで、A/D変換器10から出力される変換完了信号を受けて一連の変換が終了したと判定するとCPU1に対する割込み信号Qを発生する。また、制御回路11は、一回のA/D変換が完了した時点で、変換完了チャネル指示レジスタ15の最新にA/D変換が完了した入力端子に対応するビットに“1”が立つように書込みを行なう。
従って、CPU1は、変換完了チャネル指示レジスタ15の内容を調べることによりいつでも最新にA/D変換が完了した入力端子を知り、その端子に入力されているアナログ信号のA/D変換結果をレジスタ群16の中から読み出すことができる。なお、変換完了チャネル指示レジスタ15を備えていれば、データレジスタ16は全てのアナログ入力端子ANin0〜ANin7に対応した数だけ用意する必要はなく、1個または数個にすることができる。
【0015】
図3には、上記A/D変換ユニット5の第2の実施例が示されている。
図3の実施例は、図2の実施例とほぼ同一の構成である。異なる点は、レジスタ選択回路41と、シフトレジスタ13のシフト方向を指定するスキャン方向フラグ18が設けられ、制御回路11は割込みモード指定レジスタ17を備えていることである。上記レジスタ選択回路41は、データレジスタ群16の中からA/D変換の結果を格納すべきレジスタを指定できるようにするためのもので、指定されなかったレジスタは、CPUがワークレジスタとして他の用途に利用することができるように解放される。これによって、マイクロコンピュータ全体のレジスタの数を減らすことができる。
なお、上記レジスタ選択回路41、スキャン方向フラグ18、割込みモード指定レジスタ17は、それぞれCPU1が内部バス6を介して設定できるように構成されている。
【0016】
制御回路11内の割込みモード指定レジスタ17は、例えば一連のA/D変換後にCPUに対する割込み信号を発生するか、各アナログ入力信号のA/D変換ごとにCPUに対する割込み信号を発生するか指定できるようにするためのものである。上記割込みモード指定レジスタ17で各アナログ入力信号のA/D変換ごとにCPUに対する割込み信号を発生するモードを指定し、レジスタ選択回路41によりA/D変換結果を格納すべきレジスタを一つ指定して固定的に格納させることで、CPUの制御プログラムの簡素化を図ることができる。また、上記スキャン方向フラグ18によりシフトレジスタ13のシフト方向を代えることができるため、アナログ入力端子間の変換順序が制御手順に関連して変換する場合やボードへの実装上の都合によりスキャン方向を代えたい場合に容易に対応させることができる。
【0017】
図4には、上記A/D変換ユニット5の第3の実施例が示されている。
図4の実施例では、第1の実施例におけるイネーブルレジスタ12の代わりにアナログ入力端子群ANin0〜ANiniとA/D変換器2との間に端子選択制御&チャネル数指定制御回路31を設け、CPU1からの指令に従ってどのアナログ入力端子を有効とするか設定できるようにするとともに、シフトレジスタ13を可変長とし、端子選択制御&チャネル数指定制御回路31と連動してチャネル数に合わせたビット数のシフトレジスタとして動作するように構成したものである。
【0018】
以上説明したように、複数のアナログ入力端子に対しA/D変換器を一つだけ内蔵させ、スイッチで切り替えて時分割方式でA/D変換を行なえるようにしたマイクロコンピュータにおいて、上記アナログ入力端子のうち使用する端子を指定するための制御用レジスタと、この制御用レジスタの内容に基づいて上記切替えスイッチを選択する制御信号を形成する選択回路と、現在A/D変換を行なっている入力端子を示すシフトレジスタとを設け、このシフトレジスタをクロックでシフト動作させながら上記制御用レジスタの内容に基づいて指定されている端子についてのみ入力信号のサンプリングとA/D変換を行なわせるようにしたので、使用するアナログ入力端子数すなわちA/D変換したいアナログ信号数を応用システムあるいはタスクごとに選択できるため、内蔵されているA/D変換器の性能をシステムの要求に合わせて最大限に引き出すことができるという効果がある。
【0019】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図4の実施例に図3の実施例のレジスタ選択回路41や割込みモードレジスタ17、スキャン方向フラグ18を組み合わせるようにすることも可能である。また、複数のアナログ入力端子のうち特定の端子に関しては一連のA/D変換の間に2度以上サンプリングを行なうように構成することも可能である。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるシングルチップマイコンに適用した場合について説明したが本発明はそれに限定されるものでなく、A/D変換器を内蔵したコントローラLSI一般に、さらにタイマやシリアル通信回路等のI/Oを内蔵したLSIに利用するをことができる。
【0020】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、使用するアナログ入力端子数すなわちA/D変換したいアナログ信号数を応用システムあるいはタスクごとに選択できるため、内蔵されているA/D変換器の性能をシステムの要求に合わせて最大限に引き出すことができ、これによってマイクロコンピュータの汎用性を向上させ、高性能のマイコン応用システムを低価格で実現することができる。
【図面の簡単な説明】
【図1】本発明を適用して好適なA/D変換器内蔵シングルチップマイコンの一実施例を示すブロック図である。
【図2】A/D変換ユニット5の第1の実施例を示すブロック図である。
【図3】A/D変換ユニット5の第2の実施例を示すブロック図である。
【図4】A/D変換ユニット5の第3の実施例を示すブロック図である。
【符号の説明】
10 A/D変換器、
12 制御用レジスタ(イネーブルレジスタ)
13 シフトレジスタ
14 選択回路
16 データレジスタ群、
21,22 切替えスイッチ
Claims (8)
- CPUと、
複数のアナログ入力端子と、
上記複数のアナログ入力端子に接続された切換手段と、
上記切換手段の出力が接続されたA/D変換器と、
上記切換手段および上記A/D変換器を制御する制御手段と、
を備え、一つの半導体チップ上に形成されてなるマイクロコンピュータであって、
上記制御手段は、
上記複数のアナログ入力端子の夫々の有効・無効を指定するための制御用レジスタと、
上記制御用レジスタで有効であると指定されている入力端子と上記A/D変換器とを接続させるために上記切換手段を制御する選択回路と、
上記A/D変換器により最新にA/D変換が完了した入力端子を示すための上記CPUによる読出しが可能な指示レジスタとを有し、
上記制御用レジスタにより有効であると指定される入力端子を1回ずつ順に上記A/D変換器と接続した後、再度、上記制御用レジスタにより有効であると指定される入力端子を1回ずつ順に上記A/D変換器に接続することを特徴とするマイクロコンピュータ。 - 上記制御手段は、上記複数のアナログ入力端子のうち上記A/D変換器がA/D変換を行なうデータが入力される入力端子を示す第1のレジスタを有することを特徴とする請求項1に記載のマイクロコンピュータ。
- 上記第1のレジスタはシフトレジスタであり、該シフトレジスタはいずれか1のビットに"1"が設定され、該"1"のビットがシフトされることによりA/D変換を行なうデータが入力される入力端子が切り換えられるように構成されていることを特徴とする請求項2に記載のマイクロコンピュータ。
- 上記制御手段は、上記シフトレジスタのシフト方向を指定するスキャン方向フラグを有することを特徴とする請求項3に記載のマイクロコンピュータ。
- 上記シフトレジスタは可変長であることを特徴とする請求項4に記載のマイクロコンピュータ。
- 上記制御用レジスタは上記複数の入力端子のうちの所定の入力端子を指定するため、上記複数の入力端子のそれぞれに対応したビットを有しており、
上記対応したビットにより指定された入力端子と上記A/D変換器とが接続されることを特徴とする請求項1乃至5のいずれかに記載のマイクロコンピュータ。 - 上記制御手段は、上記A/D変換器により出力されるA/D変換完了信号を受けて、上記CPUに対する割り込み信号を出力する制御回路を有することを特徴とする請求項1乃至6のいずれかに記載のマイクロコンピュータ。
- 上記A/D変換器によりA/D変換された結果を保持する1または2以上のデータレジスタと、
上記A/D変換器と上記1または2以上のデータレジスタとの間に設けられ上記制御手段により制御されて上記A/D変換器によりA/D変換された結果を、上記データレジスタのうちのいずれかのレジスタに供給する第2の切換手段とを備え、
上記データレジスタの数は、上記アナログ入力端子の数よりも少ないことを特徴とする請求項1乃至7のいずれかに記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14654892A JP3689915B2 (ja) | 1992-05-12 | 1992-05-12 | A/d変換器を内蔵したマイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14654892A JP3689915B2 (ja) | 1992-05-12 | 1992-05-12 | A/d変換器を内蔵したマイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05314281A JPH05314281A (ja) | 1993-11-26 |
JP3689915B2 true JP3689915B2 (ja) | 2005-08-31 |
Family
ID=15410155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14654892A Expired - Fee Related JP3689915B2 (ja) | 1992-05-12 | 1992-05-12 | A/d変換器を内蔵したマイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3689915B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4192485B2 (ja) | 2002-03-29 | 2008-12-10 | 株式会社デンソー | マイクロコンピュータ |
JP4646285B2 (ja) * | 2004-03-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | Ad変換装置とad変換方法 |
JP4892437B2 (ja) * | 2007-08-29 | 2012-03-07 | パナソニック株式会社 | A/d変換装置 |
JP5155012B2 (ja) | 2008-05-23 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | Ad変換器及びデータ処理装置 |
JP5997008B2 (ja) | 2012-02-08 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びデータ処理システム |
-
1992
- 1992-05-12 JP JP14654892A patent/JP3689915B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05314281A (ja) | 1993-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5577235A (en) | Microcontroller with multiple timing functions available in a single peripheral module | |
US5432943A (en) | Data processing apparatus having interruption control unit | |
EP1548607A2 (en) | Microcontroller having an N-bit data bus width with less than N I/O pins and method therefor | |
JP3689915B2 (ja) | A/d変換器を内蔵したマイクロコンピュータ | |
KR100194850B1 (ko) | 디지털 신호 처리 장치 | |
US5349679A (en) | Communication control unit for selecting a control mode of data communication and selectively bypassing an interprocessor interface | |
US5734920A (en) | Input/output processing IC | |
KR100273610B1 (ko) | 아날로그/디지탈 변환 장치 | |
EP0779582B1 (en) | Data processor having bus controller | |
JPH10283088A (ja) | シリアル通信回路 | |
US6502182B1 (en) | Digital signal processing device | |
JP3818675B2 (ja) | 入出力処理ic | |
EP0464393B1 (en) | Signal processor | |
JPH10326224A (ja) | ディジタル・シグナル・プロセッサ | |
US6831583B1 (en) | Integrated circuit comprising a microprocessor and an analogue to digital converter which is selectively operable under the control of the microprocessor and independently of the microprocessor, and a method for operating the integrated circuit | |
EP0359192B1 (en) | Vector processors and vector register control | |
JPH10187599A (ja) | デジタル信号処理装置 | |
KR100206471B1 (ko) | 동기식 전송시스템의 데이터통신채널 처리장치 | |
EP0454050A2 (en) | Integrated circuit device for processing signals | |
JP3488059B2 (ja) | 割り込みアドレス拡張回路 | |
KR940000221B1 (ko) | 래더명령 처리장치 | |
JP3698483B2 (ja) | シリアルi/o | |
JPH05158686A (ja) | 算術論理演算装置 | |
JPH0821026B2 (ja) | マイクロコンピュータ | |
JP2504535B2 (ja) | バスユニットの構成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |