KR100273610B1 - 아날로그/디지탈 변환 장치 - Google Patents

아날로그/디지탈 변환 장치 Download PDF

Info

Publication number
KR100273610B1
KR100273610B1 KR1019970000015A KR19970000015A KR100273610B1 KR 100273610 B1 KR100273610 B1 KR 100273610B1 KR 1019970000015 A KR1019970000015 A KR 1019970000015A KR 19970000015 A KR19970000015 A KR 19970000015A KR 100273610 B1 KR100273610 B1 KR 100273610B1
Authority
KR
South Korea
Prior art keywords
conversion
scan
mode
priority
signal
Prior art date
Application number
KR1019970000015A
Other languages
English (en)
Other versions
KR970075825A (ko
Inventor
히데오 이노우에
Original Assignee
에노모토 타츄야
미쓰비시 일렉트릭 세미콘덕터 소프트웨어 가부시키가이샤
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에노모토 타츄야, 미쓰비시 일렉트릭 세미콘덕터 소프트웨어 가부시키가이샤, 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 에노모토 타츄야
Publication of KR970075825A publication Critical patent/KR970075825A/ko
Application granted granted Critical
Publication of KR100273610B1 publication Critical patent/KR100273610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

스캔 모드에 의한 A/D 변환과 단일 모드에 의한 A/D 변환을 선택적으로 1시스템으로 행하는 경우, 단일 모드의 A/D 변환에 대한 변환 결과를 실시간으로 얻을 수 없어서, 소프트웨어적 처리에 따른 시간지연의 부담이 생기는 문제가 있었다.
본 발명은, 다수의 아날로그 신호 입력 단자를 선택하는 채널 선택기(2)와, 이 채널 선택기(2)로부터 선택 공급된 아날로그 신호를 디지탈 신호로 변환하는 A/D 변화기(5)와, 스캔 변환 개시 트리거 수신시에서의 스캔 모드와 단일 변환 개시 트리거 수신시에서의 단일 모드중 어느 한쪽을 다른 쪽에 대하여 우선적으로 동작시키도록 상기 채널 선택기(2)를 제어하는 제어 수단(3)을 구비한 A/D 변환 장치를 제공한다.

Description

아날로그/디지탈 변환 장치
본 발명은 아날로그 신호가 입력되는 다수의 아날로그 신호 입력 단자로부터 주기적 및 비주기적으로 아날로그 신호 입력 단자를 선택하여, 1시스템의 A/D 변환기(an A/D converter of one system)를 이용해 이 아날로그 신호를 디지탈 신호로 변환하는 아날로그/디지탈(A/D) 변환 장치에 관한 것이다.
도 11은 종래의 A/D 변환 장치의 구성을 도시한 블럭도로서, 도면에서 도면부호(101A1~101An, 101B1~101Bn)는 아날로그 신호가 입력되는 다수의 아날로그 입력 단자, 도면부호(102A, 102B)는 다수의 입력 채널로부터 1개의 입력 채널을 선택하기 위한 채널 선택기, 도면부호(103A, 103B)는 채널 선택기 및 A/D 변환기의 동작을 제어하기 위한 제어 회로, 도면부호(104A, 104B)는 CPU(109)로부터 어드레스버스(110) 및 데이타 버스(111)를 통하여 입력된 지시 신호에 기초하여 A/D 변환기(105A, 105B)의 모드를 설정하기 위한 동작 모드 레지스터, 도면부호(106A, 106B)는 A/D 변환기(105A, 105B)의 변환 결과를 저장하는 변환 결과 저장 레지스터이다.
상기 동작 모드 레지스터(104A, 104B)에는 변환 개시 트리거 선택 외에도 동작 속도의 선택, 인터럽트 신호(108A, 108B)의 발생의 제어 비트, 스캔 모드의 모드 선택, 아날로그 신호를 입력하는 입력 채널 선택 등의 설정이 가능하다.
다음으로, 동작에 대해서 설명한다.
제어 회로(103A, 103B)는, A/D 변환의 개시시에, 외부로부터 송신되는 변환개시 트리거(107A, 107B)를 이용하여 개시할 것인지, 동작 모드 레지스터 내에 저장되어 있는 비트 세트(a bit set)에 의한 소프트웨어 개시(a software starting)를 이용할 것인지를 선택한다. 그리고, 제어 회로(103A, 103B)는 채널 선택기(102A, 102B)를 제어하여 다수의 아날로그 입력 단자(101A1~101An, 101B1~101Bn)에 입력된 아날로그 신호를 순차적으로 A/D 변환기(105A, 105B)에 입력하여 A/D 변환을 행한 후, 변환 결과를 변환 결과 저장 레지스터(106A, 106B)에 저장한다.
도 12는 종래의 다른 A/D 변환기의 구성을 도시한 블럭도로서, 도면에 있어서, 도면부호(1211~121n)는 아날로그 신호가 입력되는 다수의 아날로그 입력 단자, 도면부호(122)는 다수의 아날로그 입력 단자로부터 1개의 입력단자를 선택하기 위한 채널 선택기, 도면부호(123)는 채널 선택 및 A/D 변환기의 동작을 제어하기 위한 제어 회로, 도면부호(124)는 CPU(129)로부터 어드레스 버스(130) 및 데이타 버스(131)를 통하여 입력된 지시 신호에 기초하여 A/D 변환기(125)의 모드를 설정하기 위한 동작 모드 레지스터, 도면부호(126)은 A/D 변환기(125)의 변환 결과를 저장하는 변환 결과 저장 레지스터, 도면부호(127)는 인터럽트 요구 제어 회로, 도면부호(128)는 인터럽트 신호, 도면부호(132)는 인터럽트 변환 요구 신호이다.
다음으로, 동작에 대해서 설명한다.
제어회로(123)는 채널 선택기(122)를 제어하여, 다수의 아날로그 입력 단자(1211∼121n)로 입력되는 아날로그 신호를 순차적으로 A/D 변환기(125)에 입력하여 연속 스캔 모드로 A/D 변환을 행하고, 변환 결과를 변환 결과 저장 레지스터(126)에 저장한다. 이 연속 스캔 모드 동작중에, 비동기의 인터럽트 변환 요구 신호(132)가 인터럽트 요구 제어회로(127)로 입력되면, 어드레스 버스(130) 및 데이타 버스(131)를 거쳐서, 인터럽트 요구 제어회로(127)로부터 CPU(129)로 제어 신호가 송신된다. 다음에, CPU(129)는 메모리(도시안됨)로부터 판독된 소프트웨어의 동작에 기초하여, 우선, 연속 스캔 모드(a continuous scan mode)로 동작중인 A/D 변환기(125)를 정지하고, 동작 모드 레지스터내에 설정되어 있는 스캔 모드를 단일 모드로 다시 설정하여 재스타트를 실행한다. 또, 상기 종래예에 관련한 선행 기술로는, 예컨대 일본국 특개평5-315957호 공보, 특개평1-147618호 공보가 있다.
종래의 A/D 변환 장치는 이상과 같이 구성되어 있으므로, 도 11에 도시된 바와 같이, 스캔 모드(a scan mode) 및 단일 모드(a single mode)의 A/D 변환기 모듈이 각각 개별적으로 독립하여 2 시스템으로 제공된 장치에서는, 각각의 A/D 변환기를 단독으로 동작시키는 것이 가능하며, 정기적인 변환과 비정기적인 변환을 동시에 실현하는 것이 가능하지만, 그 반면, IC 칩의 레이아웃에 있어서, 대부분을 차지하는 아날로그부 및 변환 결과의 저장 레지스터부를 2세트로 가지기 때문에, 칩 면적이 광대하게 된다라고 하는 문제가 있었다.
또한, 도 12에 도시한 종래의 A/D 변환 장치처럼, 1 시스템의 A/D 변환기로서, 스캔 모드에 의한 A/D 변환과 단일 모드에 의한 A/D 변환을 소프트웨어를 이용해 선택하는 장치에서는, 단일 모드에서의 A/D 변환과 관련하여 그 변환 결과를 실시간(in real time)으로 획득할 수 없어서, 소프트웨어적 처리에 따른 시간지연의 부담이 커진다고 하는 문제가 있었다.
본 발명은 전술한 종래의 A/D 변환 장치가 갖는 문제를 해결하기 위해 구성된 것으로, 1 시스템의 A/D 변환기에서, 임의의 우선도를 갖는 A/D 변환 동작으로부터 임의의 우선도의 A/D 변환 동작으로의 이행을 CPU의 개입없이 실행할 수 있으며, 또한 인터럽트 요인별 동작이 가능하며, 단일 모드와 스캔 모드의 모드 설정을 독자적으로 설정할 수 있고, 또한 A/D 변환 동작의 우선 순위를 세밀하게 설정가능한 A/D 변환 장치를 획득하는 것을 목적으로 한다.
제1도는 본 발명의 실시예 1에 따른 아날로그/디지탈(A/D) 변환 장치를 도시한 블럭도.
제2도는 제1도에 도시한 실시예 1에 따른 A/D 변환 장치내의 제어 회로의 구성의 일예를 도시한 블럭도.
제3도는 실시예 1의 A/D 변환 장치의 동작을 설명하는 타이밍도.
제4도는 실시예 1의 A/D 변환 장치의 A/D 변환 상태를 도시한 도면.
제5도는 실시예 2의 A/D 변환 장치의 A/D 변환에 있어서의 변환 상태를 도시한 도면.
제6도는 실시예 3의 A/D 변환 장치에 있어서의 제어회로의 블럭도.
제7도는 실시예 4의 A/D 변환 장치에 있어서의 제어회로의 블럭도.
제8a도 내지 제8d도는 실시예 4의 A/D 변환 장치에 있어서의 레지스터의 구성도.
제9도는 실시예 5의 A/D 변환 장치에 있어서의 제어회로의 블럭도.
제10도는 실시예 5의 A/D 변환 장치에 있어서의 변환 상태를 도시한 도면.
제11도는 종래의 A/D 변환 장치를 도시한 블럭도.
제12도는 종래의 다른 A/D 변환 장치를 도시한 블럭도.
〈도면의 주요부분에 대한 부호의 설명〉
2 : 채널 선택기 3 : 제어회로
4 : 동작 모드 레지스터 4A : 단일 동작 모드 레지스터
4B : 스캔 모드 레지스터 5 : A/D 변환기
31 : 단일 실행 플래그 33 : 스캔 대기 플래그
35 : 스캔 실행 플래그 44 : 우선 채널
80 : 인터럽트 제어회로
본 발명의 제 1 양상에 따른 A/D 변환기는, 다수의 아날로그 신호 입력 단자를 선택하는 채널 선택기와, 이 채널 선택기로부터 선택 공급된 아날로그 신호를 디지탈 신호로 변환하는 A/D 변환기와, 스캔 변환 개시 트리거 수신시에 있어서의 스캔 모드와 단일 변환 개시 트리거 수신시에 있어서의 단일 모드중 임의의 한쪽을 다른쪽에 대해 우선적으로 동작시키도록 상기 채널 선택기를 제어하는 제어 수단을 구비한 것이다.
본 발명의 제 2 양상에 다른 A/D 변환기는, 제어 수단이, 우선도가 높은 단일 변환 개시 트리거를 수신하여 변환 동작을 행하는 설정값을 저장하는 단일 실행 플래그와, 우선도가 낮은 스캔 변환 개시 트리거를 수신하여 변환 동작을 행하는 설정값을 저장하는 스캔 실행 플래그와, 상기 단일 실행 플래그로부터의 동작 신호에 의해 상기 스캔 실행 플래그에 저장된 값에 따른 동작을 정지시키는 동작 선택 수단을 갖는 것이다.
본 발명의 제 3 양상에 따른 A/D 변환기는, 우선도가 높은 변환 동작중에 우선도가 낮은 변환 개시 신호가 입력된 때는, 우선도가 낮은 변환 동작을 일시적으로 대기시키는 설정을 행하는 스캔 대기 플래그와, 이 스캔 대기 플래그를 제어하는 대기 제어 수단을 갖는 제어 장치를 구비한 것이다.
본 발명의 제 4 양상에 따른 A/D 변환기는, 우선도가 높은 변환 동작 종료시와 우선도가 낮은 변환 동작시에 각각 개별적으로 독립하여 인터럽트 신호를 발생하는 인터럽트 제어 회로를 갖는 제어 장치를 구비한 것이다.
본 발명의 제 5 양상에 따른 A/D 변환기는, 단일 모드 변환시의 동작 모드를 설정하는 단일 동작 모드 레지스터와 스캔 모드 변환시의 동작 모드를 설정하는 스캔 모드 레지스터를 개별 독립적으로 구비한 것이다.
본 발명의 제 6 양상에 따른 A/D 변환기는, 채널마다 우선 순위 부여를 행하는 우선 채널을 갖는 동작 모드 레지스터를 구비한 것이다.
이하, 본 발명의 실시예를 설명하기로 한다.
[실시예 1]
도 1은 본 발명의 실시예 1에 의한 A/D 변환 장치를 도시하는 블럭도로서, 도면에 있어서, 도면부호(11∼1n)는 다수의 아날로그 신호 입력 단자, 도면부호(2)는 다수의 아날로그 신호 입력 단자(11∼1n)를 순차적으로 선택하는 채널 선택기, 도면부호(3)는 채널 선택기(2)를 제어하는 제어 회로(제어 수단), 도면부호(4)는 데이타 버스(10)와 어드레스 버스(11)에 접속되고, 동작 모드 신호를 제어 회로(3)에 공급하는 동작 모드 레지스터, 도면부호(5)는 제어 회로(3)로부터의 제어 신호에 따라 채널 선택기(2)로부터 선택 공급된 아날로그 신호를 디지탈 신호로 변환하는 A/D 변환기, 도면부호(6)는 A/D 변환기(5)의 변환 결과를 저장하는 변환 결과 저장 레지스터, 도면부호(9)는 데이타 버스(10)와 어드레서 버스(11)에 접속된 CPU, 도면부호(12)는 예를 들면, 스캔 모드시의 채널 절환이나 스캔의 루프 설정을 행하는 스캔 채널 제어 회로, 도면부호(80)는 A/D 변환의 종료 신호를 수신하고 인터럽트 신호(8)를 발생하는 인터럽트 제어 회로이다.
도 2는 상기 제어 회로(3)의 구성의 일예를 도시하는 블럭도로서, 도면에 있어서, 도면부호(31)는 우선도가 높은 단일 변환 개시 트리거 신호(7A)를 수신하여 변환 동작을 행하고, 출력 신호(32)를 A/D 변환기(5)에 공급하는 단일 실행 플래그, 도면부호(33)는 우선도가 낮은 스캔 모드하에서의 A/D 변환 동작중에, 우선도가 높은 단일 모드의 변환 개시 신호가 제어 회로(3)로 입력된 때에 우선도가 낮은 스캔 모드하에서의 A/D 변환의 실행을 일시적으로 대기시키는 스캔 대기 플래그, 도면부호(35)는 우선도가 낮은 스캔 모드에 의한 변환 개시 신호를 수신하여 변환 동작을 행하는 스캔 실행 플래그, 도면부호(38)는 단일 실행 플래그(31)로부터 송신된 동작 신호에 의해 스캔 실행 플래그(35)의 동작을 정지시키는 동작 선택 수단이다. 이 동작 선택 수단(38)은 AND 회로(제 1 AND 회로)(61, 62), OR 회로(66), 인버터 회로(제 1 인버터 회로)(67)에 의해 구성되어 있다. 도면부호(39)는 스캔 대기 플래그(33)를 동작시키는 대기 제어 회로이며, AND 회로(63, 64)와 OR 회로(65)에 의해 구성되어 있다.
상기 도 1 및 도 2에 도시된 동작 모드 레지스터(4)를 사용하여, 스캔 모드(정기적인 변환 모드)와 단일 모드(비정기적인 변환 모드)의 각각에 대응하는 모드 조건의 설정이 가능하다. 예를 들면, 스캔 모드에 있어서는, 내부 스프트웨어에 의한 A/D 변환 동작의 개시, 동작 속도는 배속 모드, 4 채널 스캔 모드의 1 주기동안의 스캔 종료시에 인터럽트를 발생하도록 설정하며, 단일 모드에 있어서는, 외부로부터의 단일 변환 개시 트리거에 의한 A/D 변환 동작의 개시, 동작 속도는 정규모드, 아날로그 입력 단자는 채널 CH5를 선택, 변환 종료시에 DAM 처리를 개시하도록 설정한다.
다음으로, 동작에 대해 설명하기로 한다.
우선, A/D 변환 장치(5)의 정지중에, 단일 변환 개시 트리거(7A)가 제어 회로(3)에 입력된 경우, 단일 실행 플래그(31)의 값은 "1"로 설정되어, 단일 모드에서의 변환 동작이 개시되고, A/D 변환 종료후는 종료 신호(51)에 의해 단일 실행 플래그(31)의 값은 "0"으로 클리어된다.
다음에, A/D 변환장치(5)가 정지중에, 스캔 변환 개시 트리거(7B)가 제어회로(3)로 입력된 경우는, 인버터 회로(67)로부터의 출력이 "1"이 되어, AND 회로(61)에서의 출력은 "1"로 된다. 이 AND 회로(61)의 출력 "1"은 OR 회로(66)에 입력된 후, 스캔 실행 플래그의 값을 "1"로 설정하고, 도 3과 도 4에 도시한 바와 같이, 채널 CH0으로부터 순차적으로 스캔 모드에서의 변환 동작을 개시한다. 이 때, 스캔 실행 플래그의 값이 "1"이고, 단일 실행 플래그 및 스캔 대기 플래그의 값은 "0"이다.
상술한 스캔 모드에서 채널 CH2의 변환 동작중에 단일 변환 개시 트리거(7A)가 제어 장치(3)에 입력된 경우는, 이 트리거와 스캔 실행 플래그(35)로부터의 출력에 의해 AND 회로(64)의 출력이 "1"로 되고, AND 회로(64)의 출력은 OR 회로(65)를 통해 스캔 대기 플래그(33)를 "1"로 설정하고, 동작 모드 레지스터(4)내의 스캔 채널 데이타 영역(42)내에, 채널 CH2가 변환동작중이었음을 나타내는 정보를 보존한다.
한편, 단일 변환 개시 트리거(7A)의 제어 회로(3)로의 입력에 의해, 인버터회로(67)의 출력이 "0"으로 되므로, AND 회로(61)의 출력이 "0"으로 되고, 스캔 실행 플래그(35)의 출력은 "0"으로 된다. 이와 동시에 단일 실행 플래그(31)에 값 "1"이 설정되어, 단일 모드에서의 변환 동작이 개시된다. 그리고, 단일 모드에서의 변환이 종료하면, 스캔 대기 플래그의 내용이 AND 회로(62), OR 회로(66)를 통해 스캔 실행 플래그(35)에 전송되고, 도 3, 도 4에 도시된 바와 같이 다시 스캔 모드에서 채널 CH2로부터의 변환이 개시된다.
상기의 동작시, 스캔 채널 제어 회로(12)는 동작 모드의 내용과 A/D 변환 동작의 종료 신호에 의해 스캔 채널 데이타의 내용을 기입하여 변환한다. 통상의 스캔 동작중에는 종료신호(51)가 입력될 때마다 채널을 증가시키고, 1주기 종료후에 인터럽트가 발생하므로, 인터럽트 제어 회로(80)로 신호를 전한다. 1주기의 스캔에 의해 A/D 변환 동작을 정지하는 모드가 동작 모드에 의해 선택되어 있는 경우에는 제어 신호(12A)에 의해 스캔 실행 플래그(37)의 값을 클리어한다. 또한 스캔 중에 모드가 개시된 경우에는, 스캔 대기 플래그(33)로부터의 신호(34)에 의해 스캔 채널 데이타의 내용을 보존한다.
이상과 같이, 본 실시예 1에 따른 A/D 변환 장치에 의하면, 우선도가 낮은 스캔 모드에서의 A/D 변환 동작시에 우선도가 높은 단일 모드의 A/D 변환 동작의 개시 신호가 입력되었을 때, 상술한 인버터 회로(67), AND 회로(61, 62, 63, 64), OR 회로(65, 66) 등으로 구성되는 하드웨어 회로의 전환 동작에 의해 CPU가 개입하는 일 없이, 자동적으로 우선도가 높은 단일 모드에서의 A/D 변환 동작이 실시간으로 전환 및 개시되므로, CPU의 처리 능력의 향상을 도모할 수 있고, 더욱이 상기한 하드웨어 회로로 전환 개시 동작을 수행함으로써, 소프트웨어적 처리에 따른 시간지연의 부담을 주지 않는다는 효과가 있다.
[실시예 2]
상기의 실시예 1에 따른 A/D 변환 장치에서는, 우선도가 낮은 스캔 모드에서의 A/D 변환중에 우선도가 높은 단일 모드에서의 변환이 인터럽트하는 예를 나타내었으나, 역으로 우선도가 높은 단일 모드하에서 채널 CH5의 변환 동작중에, 우선도가 낮은 스캔 모드이 스캔 변환 개시 트리거(7B)가 제어 회로(3)에 입력된 경우, AND 회로(63) 및 OR 회로(65)에 의해 스캔 대기 플래그(33)에 값 "1"이 세트된다. 그리고, 제5도에 도시된 바와 같이, 우선도가 높은 단일 모드하에서의 채널 CH5의 A/D 변환 동작이 종료하는 것을 기다렸다가, 스캔 대기 플래그(33)의 값이 AND 회로(62) 및 OR 회로(66)를 통해 스캔 실행 플래그(35)에 의해 전송되어, 자동적으로 우선도가 낮은 스캔 모드에서의 변환을 개시한다.
이상과 같이, 본 실시예 2에 따른 A/D 변환 장치에 의하면, 상기한 인버터회로(67), AND 회로(61, 62, 63, 64), OR 회로(65, 66) 등으로 구성되는 하드웨어 회로의 전환 동작에 의해 CPU가 개입하는 일 없이, 우선도가 높은 단일 모드에서의 변환이 종료하면, 자동적으로 우선도가 낮은 스캔 모드에서의 변환 동작을 개시할 수 있으므로, CPU의 처리 능력이 향상을 도모할 수 있으며, 상기한 하드웨어 회로로 전환 개시 동작을 수행하기 때문에, 소프트웨어적 처리시의 시간지연의 부담을 주지 않는다는 효과가 있다.
[실시예 3]
도 1 및 도 2에 도시한 실시예 1의 A/D 변환 장치에서는, 변동 동작 종료후에 출력되는 인터럽트 신호(8)의 수가 1개이지만, 본 실시예 3에 따른 A/D 변환 장치에서는, 도 2에 도시된 제어 회로(3)의 구성에 부가하여, 도 6에 도시된 바와 같이, 2개의 출력을 구비한 인터럽트 제어 회로(80)를 더 제공하도록 구성된다. 또한, 도 2와 동일한 부분에는 동일한 도면부호를 붙여서 중복 설명을 생략한다.
다음으로, 동작에 대해 설명한다.
인터럽트 제어 회로(80)는 동작 모드 레지스터(4)내의 동작 모드(43)의 값에 의해 설정된 값에 기초하여 A/D 변환 동작 종료시에 인터럽트를 발생하므로, 단일 변환 동작 종료시에는 단일 변환 인터럽트 신호(81)를 출력하고, 스캔 모드에서의 1주기의 스캔 변환 동작 종료시에는 스캔 변환 인터럽트 신호(82)를 외부에 출력한다. 또한, 스캔 변환 동작의 종료인지 아닌지의 판단은 스캔 채널 제어 회로(12)로부터 출력되는 제어 신호(12B)의 값에 의해 판단된다.
이상과 같이, 본 실시예 3의 A/D 변환 장치에 의하면, 단일 변환 인터럽트 신호(81)와 스캔 변환 인터럽트 신호(82)를 각각 출력함으로써, 인터럽트 신호에 의한 우선도의 판정이 가능하도록 하는 등, 2개의 인터럽트 신호를 이용하여 인터럽트 요인별로 처리를 수행할 수 있는 효과가 있다.
[실시예 4]
본 실시예 4의 A/D 변환 장치는 도 1, 도 2에 도시된 실시예 1에 따른 A/D 변환 장치의 구성에 부가하여, 단일 모드 변환시의 동작 모드의 조건을 설정하는 단일 동작 모드 레지스터(4A) 및 스캔 모드 변환시의 동작 모드를 설정하는 스캔 모드 레지스터(4B)를 각각 제공하는 것으로, 예를 들면, 도 8a 내지 도 8d에 도시된 스캔 모드 레지스터의 구성에서 하드웨어 트리거 선택 비트 "2"와 단일 모드 레지스터의 구성에서 하드웨어 트리거 선택 비트 "2"를 각각 레지스터로서 갖는 것이다. 또한, 도 2와 동일한 부분에는 동일한 도면부호를 붙여서 중복 설명을 생략한다.
다음으로, 동작에 대해서 설명한다.
예컨대, 단일 동작 모드에서 변환 속도를 정규 모드로 설정하고 스캔 모드에서 변환 속도를 배속 모드로 설정한다. 그리고, 스캔 모드 변환을 개시하면, 배속 모드로 스캔 변환을 개시한다. 스캔 변환중에 단일 변환 개시 트리거(7A)가 입력되면, 배속 모드의 스캔을 중단하고, 정규 속도로 단일 동작 모드에서의 A/D 변환동작을 개시시키는 등의 각 동작 모드의 동작 조건을 레지스터(4A, 4B)를 이용하여 설정할 수 있다.
이상과 같이, 본 실시예 4의 A/D 변환 장치에 의하면, 한쪽의 동작 모드 레지스터의 내용을 전혀 의식할 필요없이, 다른 동작 모드로 설정할 수 있어, 별개의 2시스템의 A/D 변환기를 구비하고 있는 것처럼 동작시킬 수 있는 효과가 있다.
[실시예 5]
상기한 실시예 1의 A/D 변환 장치에 있어서는 스캔 모드와 단일 모드 사이에서의 변환 동작이 미리 결정되고, 예컨대 우선 순위가 낮은 스캔 모드로 채널 CH2의 변환 동작시에 우선도가 높은 단일 모드의 단일 변환 개시 트리거(7A)가 입력되면, 스캔 모드에 의한 변환 동작을 정지하고 단일 모드에 의한 채널 CH5의 변환 동작을 행한다.
본 실시예 5에 따른 A/D 변환장치에서는 도 1 및 도 2에 도시한 실시예 1의 A/D 변환장치의 구성에 부가하여 도 9에 도시한 바와 같이 단일 대기 플래그(36), 인버터 회로(68), AND 회로(제 2 AND 회로)(69), (제 3 AND 회로)(70)를 더 부가하고, 또한 동작 모드 레지스터(4)내에 우선 채널(44) 영역을 마련함으로써 스캔 채널마다 우선 순위를 설정할 수 있도록 한 것이다. 또한, 도 2와 동일 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
다음으로, 동작에 대해서 설명한다.
스캔 모드하에서의 채널 CH2의 변환 동작시에 단일 모드의 변환 개시 트리거(7A)가 입력될 경우, 동작 모드 레지스터(4C)내의 우선 채널(44)의 값이 비트 "1"을 나타내고 있으면, AND 회로(69)의 출력이 "0"이므로, 단일 실행 플래그(31)는 동작하지 않고, AND 회로(70)의 출력이 "1"로 되어, 단일 대기 플래그(36)내에 저장된 값에 의해 동작개시되어 단일 모드 변환 동작을 일시적으로 대기시킨다.
그리고, 도 10에 도시한 바와 같이, 채널(CH2)의 스캔 모드에 의한 변환 동작이 종료하여, 우선 채널(44)의 값이 "0"으로 되면, AND 회로(69)의 출력은 "0", AND 회로(70)의 출력값은 "1"로 되어 단일 실행 플래그(31)에 저장된 값이 동작하여 단일 모드에 의해 채널(CH5)의 변환 동작이 개시된다. 결국, 스캔 모드에 의한 변환 동작시에 단일 모드의 변환 개시 트리거가 입력되었을 때에도, 우선 채널(44)이 "1"인지 "0"인지에 따라서 어떤 모드로 변환 동작을 실행할 것인지를 선택할 수 있다.
이상과 같이, 본 실시예 5의 A/D 변환 장치에 의하면, 우선 순위를 세밀하게 설정할 수 있고, 애플리케이션에 따라 소프트웨어를 개발할 수 있는 효과가 있다.
본 발명의 제 1 양상에 의하면, 단일 모드의 A/D 변환 동작과 스캔 모드의 A/D 변환 동작중 어느 한쪽을 다른쪽에 대하여 우선적으로 동작시키도록 구성함으로써, 우선도가 낮은 A/D 변환 동작을 실시하는 도중에 우선도가 높은 A/D 변환 동작 개시의 필요가 생기는 경우, 이 우선도가 높은 A/D 변환 동작을 곧바로 실행할 수 있는 효과가 있다.
본 발명의 제 2 양상에 의하면, 우선도가 높은 단일 변환 개시 트리거를 수신해서 A/D 변환 동작을 행하는 단일 실행 플래그의 동작 신호에 의해, 우선도가 낮은 스캔 변환 개시 트리거를 수신하여, A/D 변환 동작을 행하는 스캔 실행 플래그의 동작을 정지시키도록 구성되어, CPU의 개입없이, 더욱이 적은 칩 레이아웃 면적 및 1개의 인터럽트 신호 출력으로 우선도가 높은 변환 동작을 행하는 것이 가능하여, CPU의 처리 능력의 향상을 가져오는 효과가 있다.
본 발명의 제 3 양상에 의하면, 우선도가 높은 변환 동작중에 우선도가 낮은 변환 개시 신호가 입력된 때에는 스캔 대기 플래그로 우선도가 낮은 변환 동작을 대기시키도록 구성되어, 우선도가 높은 A/D 변환의 동작 상태를 의식할 필요없이, 우선도가 높은 변환 동작의 종료와 동시에, 우선도가 낮은 변환 동작을 개시시킬 수 있는 효과가 있다.
본 발명의 제 4 양상에 의하면, 2시스템의 인터럽트 요인을 갖도록 구성함으로써, 인터럽트 요인별 동작을 효율적으로 실행시킬 수 있는 효과가 있다.
본 발명의 제 5 양상에 의하면, 단일 모드 변환시의 동작 모드를 설정하는 단일 동작 모드 레지스터 및 스캔 모드 변환시의 동작 모드를 설정하는 스캔 레지스터를 별도로 각각 설치하도록 구성함으로써, 다른 모드 레지스터의 내용을 전혀 의식할 필요없이 단일 모드와 스캔 모드의 모드 설정을 행할 수 있는 효과가 있다.
본 발명의 제 6 양상에 의하면, 채널 마다에 우선순위를 부여하도록 구성함으로써, 우선순위를 세밀하게 설정할 수 있는 효과가 있다.

Claims (2)

  1. 아날로그/디지탈 변환장치에 있어서, 다수의 아날로그 신호 입력 단자와, 상기 다수의 아날로그 신호 입력 단자중 하나를 선택하기 위한 채널 선택기와, 상기 채널 선택기로부터 선택 공급된 아날로그 신호를 디지탈 신호로 변환하는 A/D 변환기와, 스캔 변환 개시 트리거에 따른 스캔 모드와 단일 변환 개시 트리거에 따른 단일 모드중 적어도 하나를 우선적으로 동작시키는 제어 수단을 포함하되, 상기 제어 수단은 제 1 우선순위의 단일 변환 개시 트리거를 수신하여, 변환 동작을 실행시키기 위한 값을 저장하고, 소정의 동작 신호를 발생하는 단일 변환 실행 플래그와, 제 2 우선 순위의 스캔 변환 개시 트리거를 수신하여, 스캔 모드 변환 동작을 실행시키기 위한 값을 저장하고, 소정의 동작 신호를 발생하는 스캔 변환 실행 플래그와, 상기 단일 변환 실행 플래그로부터의 상기 동작 신호에 응답하여, 변환 동작을 정지시키기 위한 값을 상기 스캔 변환 실행 플래그 내에 저장하는 동작 선택 수단을 포함하는 아날로그/디지탈 변환 장치.
  2. 제1항에 있어서, 상기 제 1 우선 순위 변환 동작중에 제 2 우선 순위의 변환 동작 개시 신호가 상기 제어 수단에 입력될 때, 상기 제 2 우선 순위의 변환 동작의 실행을 일시적으로 대기시키는 지시를 저장하는 스캔 변환 대기 플래그와, 상기 스캔 변환 대기 플래그에 대한 입출력을 제어하는 대기 제어 수단을 포함하는 아날로그/디지탈 변환 장치.
KR1019970000015A 1996-05-08 1997-01-03 아날로그/디지탈 변환 장치 KR100273610B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-113852 1996-05-08
JP8113852A JPH09297658A (ja) 1996-05-08 1996-05-08 Ａ／ｄ変換装置

Publications (2)

Publication Number Publication Date
KR970075825A KR970075825A (ko) 1997-12-10
KR100273610B1 true KR100273610B1 (ko) 2000-12-15

Family

ID=14622692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000015A KR100273610B1 (ko) 1996-05-08 1997-01-03 아날로그/디지탈 변환 장치

Country Status (5)

Country Link
US (1) US5760721A (ko)
JP (1) JPH09297658A (ko)
KR (1) KR100273610B1 (ko)
CN (1) CN1118138C (ko)
DE (1) DE19650341C2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645044B2 (ja) * 1996-10-01 2005-05-11 株式会社ルネサステクノロジ マイクロコンピュータ
JP2002514808A (ja) * 1998-05-08 2002-05-21 インフィネオン テクノロジース アクチエンゲゼルシャフト アナログ信号のａ／ｄ変換方法および該方法に対応するａ／ｄコンバータ
US6809674B1 (en) * 2003-10-15 2004-10-26 Lattice Semiconductor Corporation Analog-to-digital converters
KR20050058867A (ko) * 2003-12-12 2005-06-17 삼성전자주식회사 아날로그-디지털 변환 제어장치 및 그 방법
JP4646285B2 (ja) * 2004-03-26 2011-03-09 ルネサスエレクトロニクス株式会社 Ａｄ変換装置とａｄ変換方法
JP2008278309A (ja) * 2007-05-01 2008-11-13 Denso Corp 変換制御装置
JP5021510B2 (ja) * 2008-01-31 2012-09-12 アズビル株式会社 計測機器
JP5593212B2 (ja) * 2010-12-21 2014-09-17 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147618A (ja) * 1987-12-02 1989-06-09 Matsushita Electric Ind Co Ltd Ａ／ｄ変換装置
US5291197A (en) * 1988-07-13 1994-03-01 Nec Corporation One-chip data processor with built-in A/D converter for automatically repeating A/D conversions without instructions from a CPU
JPH0488723A (ja) * 1990-07-31 1992-03-23 Nec Corp Ａ／ｄ変換装置
DE69125674T2 (de) * 1990-09-04 1997-10-23 Motorola Inc Automatische analog digital Convertierung mit auswählbaren Formatresultaten
JPH05315957A (ja) * 1991-03-12 1993-11-26 Mitsubishi Electric Corp アナログデジタル変換装置
JP2804402B2 (ja) * 1992-03-06 1998-09-24 三菱電機株式会社 アナログデジタル変換装置
JPH07131349A (ja) * 1993-11-02 1995-05-19 Mitsubishi Electric Corp アナログ／デジタル変換器
US5617090A (en) * 1995-05-10 1997-04-01 Harris Corporation Multi-channel sigma-delta A/D converters with improved throughput

Also Published As

Publication number Publication date
KR970075825A (ko) 1997-12-10
CN1164778A (zh) 1997-11-12
JPH09297658A (ja) 1997-11-18
DE19650341C2 (de) 2000-04-06
DE19650341A1 (de) 1997-11-13
US5760721A (en) 1998-06-02
CN1118138C (zh) 2003-08-13

Similar Documents

Publication Publication Date Title
US6949950B2 (en) Logic circuit module having power consumption control interface and a recording medium storing the module
US7126522B2 (en) Apparatus and method of analog-to-digital conversion
KR100273610B1 (ko) 아날로그/디지탈 변환 장치
US5412488A (en) Data processing apparatus dual-bus data processing with reduced cpu and memory requirements
US5675337A (en) Analog-to-digital converting device
KR950005208B1 (ko) 마이크로프로세서의 시스템 클럭 전환 장치
JP3498106B2 (ja) アナログ・ディジタル変換器
JP3689915B2 (ja) Ａ／ｄ変換器を内蔵したマイクロコンピュータ
JP3323009B2 (ja) データ処理装置
JP2005303575A (ja) Ａｄ変換装置とａｄ変換方法
JP2002100990A (ja) プログラマブルコントローラ及びアナログ入出力モジュール
KR0183655B1 (ko) 에이/디 변환 데이터 처리 회로
JPH10116225A (ja) アドレス変換回路及びマルチプロセッサシステム
JP2000013233A (ja) 通信用入出力装置および通信用入出力装置による出力信号制御方法
JP4064305B2 (ja) 光通信装置の監視装置
JPH08137780A (ja) シリアルデータ転送装置
JPS61223965A (ja) デ−タ転送回路
JPH04304547A (ja) データ転送方式
JPH11219492A (ja) 制御信号発生器を有する移動無線機
JPH04177394A (ja) キャラクタジェネレータ
JP2000284892A (ja) マイコン搭載機器のマイコン待機状態時の消費電流削減回路
JPH11282794A (ja) メモリ・アクセス方式
JPH06187287A (ja) バス制御システム
JPH01321542A (ja) データ変換回路
JPH0683759A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee