CN1164778A - A/d变换装置 - Google Patents
A/d变换装置 Download PDFInfo
- Publication number
- CN1164778A CN1164778A CN96117944A CN96117944A CN1164778A CN 1164778 A CN1164778 A CN 1164778A CN 96117944 A CN96117944 A CN 96117944A CN 96117944 A CN96117944 A CN 96117944A CN 1164778 A CN1164778 A CN 1164778A
- Authority
- CN
- China
- Prior art keywords
- conversion
- action
- signal
- pattern
- converting means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Abstract
在现有的有选择地用1个系统进行扫描模式和单一模式的A/D变换的装置中,不能实时地得到单一模式的A/D变换的变换结果,存在对软件加重负担的问题。而本发明的A/D变换装置具有选择多个模拟信号输入端子的信道选择器2、将从该信道选择器2选择供给的模拟信号变换为数字信号的A/D变换器5和控制上述信道选择器2以使在接收扫描变换开始触发信号时的扫描模式和在接收单一变换开始触发信号时的单一模式中的某一方相对于另一方优先动作的控制装置3。
Description
本发明涉及从输入模拟信号的多个模拟信号输入端子中周期性地和非周期性地选择模拟信号输入端子、用1个系统的A/D变换装置将模拟信号变换为数字信号的A/D变换装置。
图11是表示先有的A/D变换装置的结构的框图,图中,101A1~101An、101B1~101Bn是输入模拟信号的多个模拟输入端子,102A、102B是用于从多个输入信道中选择一个的信道选择器,103A、103B是用于控制信道选择器及A/D动作的控制电路,104A、104B是用于根据从CPU109通过地址总线110和数据总线111输入的指令信号设定A/D变换器105A、105B的模式的动作模式寄存器,106A、106B是存储A/D变换器105A、105B的变换结果的变换结果存储寄存器。
在上述动作模式寄存器104A、104B中,除了变换开始触发选择外,还可以设定动作速度的选择、中断信号108A、108B的发生的控制位、扫描模式的模式选择和输入模拟信号的输入信道选择等。
下面,说明其动作。
在A/D变换开始时,控制电路103A、103B选择利用从外部传送来的变换开始触发信号107A、107B开始或利用由动作模式寄存器内存储的位组构成的软件开始信号。并且,控制电路103A、103B控制信道选择器102A、102B,将输入到多个模拟输入端子101A1~101An、101B1~101Bn的模拟信号顺序输入A/D变换器105A、105B,进行A/D变换,并将变换结果存储到变换结果存储寄存器106A、106B内。
图12是表示先有的其他A/D变换器的结构的框图,图中,1211~121n是输入模拟信号的多个模拟输入端子,122是用于从多个模拟输入端子中选择一个的信道选择器,123是用于控制信道选择器及A/D动作的控制电路,124是用于根据从CPU129通过地址总线130和数据总线131输入的指令信号设定A/D变换器125的模式的动作模式寄存器,126是存储A/D变换器125的变换结果的变换结果存储寄存器,127是中断要求控制电路,128是中断信号,132是中断变换要求信号。
下面,说明其动作。
控制电路123控制信道选择器122,将输入到多个模拟输入端子1211~121n的模拟信号顺序输入A/D变换器125,以连续扫描模式进行A/D变换,并将变换结果存储到变换结果存储寄存器126内。在该连续扫描模式动作中,当非周期的中断变换要求信号132输入中断要求控制电路127时,就通过地址总线130和数据总线131从中断要求控制电路127向CPU129发送控制信号。其次,CPU129根据从存储器(图中未示出)读出的软件的动作,先使正在以连续扫描模式动作中的A/D变换器125停止,将在动作模式寄存器内设定的扫描模式重新设定为单一模式,然后,再次开始进行变换。作为与上述先有例相关联的先有技术,有例如日本专利公报特开平5-315957号公报、特开平1-147618号公报。
由于先有的A/D变换装置按上述方式结构,所以,如图11所示的那样,在扫描模式和单一模式的A/D变换器模块分别独立地设置2个系统的装置中,可以使各个A/D变换器单独动作,可以同时实现定期的变换和非定期的变换,但是,其反作用则是在IC芯片的设计方案中由于具有2组占大部分面积的模拟部和变换结果的存储寄存部,所以,芯片面积将扩大。
另外,如图12所示的先有的A/D变换装置那样,在将1个系统的A/D变换器利用软件选择扫描模式的A/D变换和单一模式的A/D变换的装置中,不能实时地获得单一模式的A/D变换的变换结果,从而软件的负担将加重。
本发明就是为了解决上述先有的A/D变换装置的问题而作出的,目的旨在提供可以用1个系统的A/D变换器不通过CPU从具有某一优先度的A/D变换动作向任意优先度的A/D变换动作转移、可以进行中断原因不同的动作、可以自由地设定单一模式和扫描模式以及可以精细地设定A/D变换动作的优先顺序的A/D变换装置。
本发明第1方面所述的A/D变换装置的特征在于:具有选择多个模拟信号输入端子的信道选择器、将从该信道选择器选择供给的模拟信号变换为数字信号的A/D变换器和控制上述信道选择器以使在接收扫描变换开始触发信号时的扫描模式和在接收单一变换开始触发信号时的单一模式中的某一方相对于另一方优先动作的控制装置。
本发明第2、7、8方面所述的A/D变换装置的特征在于:控制装置具有接收优先度高的单一变换开始触发信号并存储进行变换动作的设定值的单一执行标志、接收优先度低的扫描变换开始触发信号并存储进行变换动作的设定值的扫描执行标志和利用上述单一执行标志的动作信号使基于上述扫描执行标志存储的值的动作停止的动作选择装置。
本发明第3方面所述的A/D变换装置的特征在于:具有当在优先度高的变换动作中输入优先度低的变换开始信号时进行使优先度低的变换动作暂时待机的设定的扫描待机标志和控制该扫描待机标志的待机控制装置。
本发明第4方面所述的A/D变换装置的特征在于:具有在优先度高的变换动作结束时和优先度低的变换动作进行时分别独立地发生中断信号的中断控制电路。
本发明第5方面所述的A/D变换装置的特征在于:控制装置具有分别独立的设定单一变换时的动作模式的单一动作模式寄存器和设定扫描模式变换时的动作模式的扫描模式寄存器。
本发明第6方面所述的A/D变换装置的特征在于:控制装置具有对每一信道具有存储指示优先顺序的值的优先信道区域的动作模式寄存器。
图1是本发明实施例1的A/D变换装置的框图。
图2是图1所示的实施例1的A/D变换装置内的控制电路的一个结构框图。
图3是说明实施例1的A/D变换装置的动作的时间图。
图4是实施例1的A/D变换装置的A/D变换状态图。
图5是实施例2的A/D变换装置的A/D变换的变换状态图。
图6是实施例3的A/D变换装置的控制电路的框图。
图7是实施例4的A/D变换装置的控制电路的框图。
图8(A)~(D)是实施例4的A/D变换装置的寄存器的结构图。
图9是实施例5的A/D变换装置的控制电路的框图。
图10是实施例5的A/D变换装置的变换状态图。
图11是现有的A/D变换装置的框图。
图12是现有的其他A/D变换装置的框图。
下面,说明本发明的实施例。实施例1
图1是本发明实施例1的A/D变换装置的框图,图中,11~1n是多个模拟信号输入端子,2是顺序选择多个模拟信号输入端子11~1n的信道选择器,3是控制信道选择器2的控制电路(控制装置),4是与数据总线10及地址总线11连接的将动作模式信号供给控制电路3的动作模式寄存器,5是根据控制电路3的控制信号将从信道选择器2选择供给的模拟信号变换为数字信号的A/D变换器,6是存储A/D变换器5的变换结果的变换结果存储寄存器,9是与数据总线10及地址总线11连接的CPU,12是例如进行扫描模式时的信道切换及扫描的环路设定的扫描信道控制电路,80是接收到A/D变换的结束信号后发生中断信号8的中断控制电路。
图2是表示上述控制电路3的结构的一个例子的框图,图中,31是接收到优先度高的单一变换开始触发信号7A后进行变换动作并将输出信号32供给A/D变换器5的单一执行标志,33是在优先度低的扫描模式下的A/D变换动作中当优先度高的单一模式的变换开始信号输入控制电路3时使优先度低的扫描模式下的A/D变换的执行暂时等待的扫描待机标志,35是接收到优先度低的扫描模式的变换开始信号后进行变换动作的扫描执行标志,38是利用从单一执行标志31传送来的动作信号使扫描执行标志35的动作停止的动作选择装置。该动作选择装置38由“与”(AND)电路(第1AND电路)61,62、“或”(OR)电路66、倒相电路(第1倒相电路)67构成。39是使扫描待机标志33动作的待机控制电路,由AND电路63,64、OR电路65构成。
使用上述图1、2所示的动作模式寄存器4可以设定与扫描模式(定期的变换模式)和单一模式(非定期的变换模式)分别对应的模式条件。例如,对于扫描模式,利用内部软件进行的A/D变换动作的起动及动作速度可以设定为倍速模式以及在4信道扫描模式1周期的扫描结束时发生中断信号,对于单一模式,利用外部的单一变换开始触发信号进行的A/D变换动作的起动及动作速度,可以设定为标准模式,模拟输入端子选择信叨CH5,在变更结束时进行DAM起动。
下面,说明其动作。
首先,在A/D变换装置5停止期间,当单一变换开始触发信号7A输入控制电路3时,单一执行标志31的值就设定为“1”,开始进行单一模式的变换动作,A/D变换结束后,利用结束信号51将单一执行标志31的值清除为“0”。
其次,在A/D变换装置5停止的期间,当扫描变换开始触发信号7B输入控制电路3时,倒相电路67的输出使AND电路61的输出成为1。该AND电路61的输出“1”输入OR电路66后,将扫描执行标志的值设定为1,如图3、4所示,从信道CH0开始顺序开始进行扫描模式的变换动作。这时,扫描执行标志的值为“1”,单一执行标志和扫描待机标志的值为“0”。
在信道CH2以上述扫描模式的变换动作中当单一变换开始触发信号7A输入控制电路3时,AND电路64的输出由于该触发信号和扫描执行标志35的输出而成为1,AND电路64的输出通过OR电路65将扫描待机标志33设定为“1”,并将变换动作中的信道是CH2的信息保存到动作模式寄存器4内的扫描信道数据区域42内。
另一方面,由于单一变换开始触发信号7A向控制电路3的输入使倒相电路67的输出成为“0”,所以,AND电路61的输出成为“0”,从而扫描执行标志35的输出成为“0”。与此同时,单一执行标志31的值设定为“1”,开始进行单一模式的变换动作。并且,当单一模式的变换结束时,扫描待机标志的内容就通过AND电路62、OR电路66传送给扫描执行标志35,如图3、4所示,再次以扫描模式开始进行信道CH2的变换。
进行上述动作时,扫描信道控制电路12根据动作模式的内容和A/D变换动作的结束信号改写扫描信道数据的内容。在通常的扫描动作中,每当输入结束信号51时,就将信道增加1,由于在1周期结束后发生中断信号,所以,将信号向中断控制电路80传送。根据1周期的扫描利用动作模式选择了停止A/D变换动作的模式时,就利用控制信号12A清除扫描执行标志37的值。另外,在扫描当中单一模式开始时,就利用扫描待机标志33的信号34保持扫描信道数据的内容。
如上所述,按照实施例1的A/D变换装置,在进行优先度低的扫描模式的A/D变换动作时,输入了优先度高的单一模式的A/D变换动作的开始信号时,可以利用由上述倒相电路67、AND电路61,62,63,64、OR电路65,66等构成的硬件电路的切换动作而不通过CPU自动地实时地切换和开始进行优先度高的单一模式的A/D变换动作,从而,可以提高CPU的处理能力,而且由于利用上述硬件电路进行切换开始动作,所以,不会给软件增加负担。实施例2
在上述实施例1的A/D变换装置中,给出了在优先度低的扫描模式的A/D变换中优先度高的单一模式的变换使其中断的例子,但是,相反在优先度高的单一模式下的信道CH5的变换动作中当优先度低的扫描模式的扫描变换开始触发信号7B输入控制电路3时,就由AND电路63和OR电路65将扫描待机标志33的值设定为“1”。并且,如图5所示,等待优先度高的单一模式下的信道CH5的A/D变换动作结束,通过AND电路62和OR电路66将扫描待机标志33的值传送给扫描执行标志35,自动地开始优先度低的扫描模式的变换。
如上所述,按照实施例2的A/D变换装置,可以由上述倒相电路67、AND电路61,62,63,64、OR电路65,66等构成的硬件电路的切换动作而不通过CPU在优先度高的单一模式的变换结束时自动地开始优先度低的扫描模式的变换动作,从而可以提高CPU的处理能力,而且,由于利用上述硬件电路进行切换开始动作,所以,不会给软件增加负担。实施例3
在图1、2所示的实施例1的A/D变换装置中,变换动作结束后输出的中断信号8的系统是1个系统,但是,在本实施例3的A/D变换装置中,除了图2所示的控制电路3的结构外,如图6所示,具有进而置有2个系统的输出系统的中断控制电路80的结构。与图2相同的部分标以相同的符号,并省略其说明。
下面,说明其动作。
中断控制电路80是根据利用动作模式寄存器4内的动作模式43的值设定的值在A/D变换动作结束时发生中断信号的电路,在单一变换动作结束时就向外部输出单一变换中断信号81,在扫描模式的1周期的扫描变换动作结束时就向外部输出扫描变换中断信号82。另外,关于扫描变换动作是否结束的判断,根据从扫描信道控制电路12输出的控制信号12B的值进行判断。
如上所述,按照实施例3的A/D变换装置,通过分别输出单一变换中断信号81和扫描变换中断信号82,可以判断中断信号的优先度等,从而可以利用中断信号进行中断原因不同的处理。实施例4
实施例4的A/D变换装置除了图1、2所示的实施例1的A/D变换装置的结构外,还分别设置了设定单一模式变换时的动作模式的条件的单一动作模式寄存器4A和设定扫描模式变换时的动作模式的扫描模式寄存器4B,例如,分别以不同的寄存器具有图8(A)~(D)所示的扫描模式寄存器的结构中的硬件触发选择位“2”和单一模式寄存器的结构中的硬件触发选择位“2”。与图2相同的部分,标以相同的符号,并省略其说明。
下面,说明其动作。
例如,在单一动作模式下,将变换速度设定为标准模式,在扫描模式下,将变换速度设定为倍速模式。并且,当使扫描模式变换开始时,就以倍速模式开始扫描变换。当在扫描变换当中输入了单一变换开始触发信号7A时,就可以中断倍速模式的扫描变换,使用寄存器4A、4B设定开始以标准速度并且是单一动作模式的A/D变换动作等各动作模式的动作条件。
如上所述,按照实施例4的A/D变换装置,可以完全不管一边的动作模式寄存器的内容而进行另一边的动作模式的设定,如同具有2个系统的A/D变换器一样。实施例5
在上述实施例1的A/D变换装置中,预先决定了扫描模式和单一模式间的变换动作,例如,当在优先度低的扫描模式下的信道CH2的变换动作时输入了优先度高的单一模式的单一变换开始触发信号7A时,就停止扫描模式的变换动作,进行单一模式的信道CH5的变换动作。
在本实施例5的A/D变换装置中,除了图1、2所示的实施例1的A/D变换装置的结构外,如图9所示,进而通过附加单一待机标志36、倒相电路68、AND电路(第2AND电路)69、(第3AND电路)70,并且在动作模式寄存器4内设置优先信道44区域,对每一个扫描信道可以设定优先顺序。与图2相同的部分,标以相同的符号,并省略其说明。
下面,说明其动作。
当在扫描模式下的信道CH2的变换动作时输入了单一模式的变换开始触发信号7A时,若动作模式寄存器4C内的优先信道44的值为“1”时,则AND电路69的输出为“0”,单一执行标志31不起作用,AND电路70的输出成为“1”,使根据单一待机标志36内存储的值而起动的单一模式变换动作暂时待机。
并且,如图10所示,当信道CH2的扫描模式的变换动作结束、优先信道44的值成为“0”时,就等待AND电路69的输出成为“0”和AND电路70的输出值成为“1”,单一执行标志31存储的值发挥作用,根据单一模式开始信道CH5的变换动作。即,当在扫描模式的变换动作时输入了单一模式的变换开始触发信号时,可以根据优先信道44的值为“1”还是“0”来选择执行哪个模式的变换动作。
如上所述,按照实施例5的A/D变换装置,可以精细地设定优先顺序,从而可以开发应用软件。
按照本发明第1方面所述的发明,由于可以使单一模式的A/D变换动作和扫描模式的A/D变换动作中的任意一方相对于另一方优先动作,所以,在执行优先度低的A/D变换动作的过程中,需要开始优先度高的A/D变换动作时,可以直接执行该优先度高的A/D变换动作。
按照本发明第2、7、8方面所述的发明,由于利用接收优先度高的单一变换开始触发信号进行A/D变换动作的单一执行标志的动作信号使接收优先度低的扫描变换开始触发信号进行A/D变换动作的扫描执行标志的动作停止,所以,可以不通过CPU而且芯片模块面积小的中断信号的输出系统为1个系统来进行优先度高的变换动作,从而可以提高CPU的处理能力。
按照本发明第3方面所述的发明,由于当在优先度高的变换动作中输入了优先度低的变换开始信号时,就用扫描待机标志使优先度低的变换动作进行等待,所以,可以不管优先度高的A/D变换的动作状态而伴随该优先度高的变换动作结束使优先度低的变换动作开始。
按照本发明第4方面所述的发明,由于中断原因具有2个系统,所以,可以有效地执行中断原因不同的动作。
按照本发明第5方面所述的发明,由于分别设置设定单一模式变换时的动作模式的单一动作模式寄存器和设定扫描模式变换时的动作模式的扫描寄存器,所以,可以完全不管另一个模式寄存器的内容而进行单一秘密和扫描模式的模式设定。
按照本发明第6方面所述的发明,由于对每一个信道附加了优先顺序,所以,可以精细地设定优先顺序。
Claims (8)
1.一种A/D变换装置,其特征在于:选择多个模拟信号输入端子的信道选择器;将从上述信道选择器选择供给的模拟信号变换为数字信号的A/D变换器;和控制上述信道选择器以使在接收扫描变换开始触发信号时的扫描模式和在接收单一变换开始触发信号时的单一模式中的某一方相对于另一方优先动作的控制装置。
2.如权利要求1所述的A/D变换装置,其特征在于:所述控制装置具有接收优先度高的单一变换开始触发信号并存储指示进行变换动作的值的单一执行标志、接收优先度低的扫描变换开始触发信号并存储指示进行变换动作的值的扫描执行标志和根据上述单一执行标志的动作信号将指示停止变换动作的值存储到上述扫描执行标志内的动作选择装置。
3.如权利要求2所述的A/D变换装置,其特征在于:当在优先度高的变换动作中输入优先度低的变换开始信号时存储使上述优先度低的变换动作的执行暂时待机的指示的扫描待机标志和控制对上述扫描待机标志的输入输出的待机控制装置。
4.如权利要求2所述的A/D变换装置,其特征在于:与控制装置连接的根据从上述控制装置传送来的表示优先度高的变换动作结束时和优先度低的变换动作时的控制信号分别独立地发生中断信号的中断控制电路。
5.如权利要求2所述的A/D变换装置,其特征在于:控制装置具有分别独立的设定单一变换时的动作模式的单一动作模式寄存器和设定扫描模式变换时的动作模式的扫描模式寄存器。
6.如权利要求2所述的A/D变换装置,其特征在于:控制装置具有对每个信道具有存储指示优先顺序的值的优先信道区域的动作模式寄存器,根据上述优先信道区域存储的值控制单一执行标志和单一待机标志存储的值。
7.如权利要求2所述的A/D变换装置,其特征在于:动作选择装置由接收单一执行标志的动作信号的第1倒相电路、接收扫描变换开始触发信号的第1AND电路和接收上述第1倒相电路和上述第1AND电路的控制信号并对接收的信号进行OR运算以及将运算结果传送给扫描执行标志的OR电路构成。
8.如权利要求2所述的A/D变换装置,其特征在于:在动作模式寄存器内的优先信道区域与单一执行标志之间设置倒相电路和第2AND电路,在上述优先信道区域与单一待机标志之间设置第3AND电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP113852/1996 | 1996-05-08 | ||
JP113852/96 | 1996-05-08 | ||
JP8113852A JPH09297658A (ja) | 1996-05-08 | 1996-05-08 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1164778A true CN1164778A (zh) | 1997-11-12 |
CN1118138C CN1118138C (zh) | 2003-08-13 |
Family
ID=14622692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96117944A Expired - Fee Related CN1118138C (zh) | 1996-05-08 | 1996-12-25 | A/d变换装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5760721A (zh) |
JP (1) | JPH09297658A (zh) |
KR (1) | KR100273610B1 (zh) |
CN (1) | CN1118138C (zh) |
DE (1) | DE19650341C2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3645044B2 (ja) * | 1996-10-01 | 2005-05-11 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
EP1076847B1 (de) * | 1998-05-08 | 2005-03-23 | Infineon Technologies AG | Verfahren zum a/d-wandeln analoger signale sowie entsprechende a/d-wandleranordnung |
US6809674B1 (en) * | 2003-10-15 | 2004-10-26 | Lattice Semiconductor Corporation | Analog-to-digital converters |
KR20050058867A (ko) * | 2003-12-12 | 2005-06-17 | 삼성전자주식회사 | 아날로그-디지털 변환 제어장치 및 그 방법 |
JP4646285B2 (ja) * | 2004-03-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | Ad変換装置とad変換方法 |
JP2008278309A (ja) * | 2007-05-01 | 2008-11-13 | Denso Corp | 変換制御装置 |
JP5021510B2 (ja) * | 2008-01-31 | 2012-09-12 | アズビル株式会社 | 計測機器 |
JP5593212B2 (ja) * | 2010-12-21 | 2014-09-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01147618A (ja) * | 1987-12-02 | 1989-06-09 | Matsushita Electric Ind Co Ltd | A/d変換装置 |
US5291197A (en) * | 1988-07-13 | 1994-03-01 | Nec Corporation | One-chip data processor with built-in A/D converter for automatically repeating A/D conversions without instructions from a CPU |
JPH0488723A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | A/d変換装置 |
DE69125674T2 (de) * | 1990-09-04 | 1997-10-23 | Motorola Inc | Automatische analog digital Convertierung mit auswählbaren Formatresultaten |
JPH05315957A (ja) * | 1991-03-12 | 1993-11-26 | Mitsubishi Electric Corp | アナログデジタル変換装置 |
JP2804402B2 (ja) * | 1992-03-06 | 1998-09-24 | 三菱電機株式会社 | アナログデジタル変換装置 |
JPH07131349A (ja) * | 1993-11-02 | 1995-05-19 | Mitsubishi Electric Corp | アナログ/デジタル変換器 |
US5617090A (en) * | 1995-05-10 | 1997-04-01 | Harris Corporation | Multi-channel sigma-delta A/D converters with improved throughput |
-
1996
- 1996-05-08 JP JP8113852A patent/JPH09297658A/ja active Pending
- 1996-10-15 US US08/731,312 patent/US5760721A/en not_active Expired - Fee Related
- 1996-12-04 DE DE19650341A patent/DE19650341C2/de not_active Expired - Fee Related
- 1996-12-25 CN CN96117944A patent/CN1118138C/zh not_active Expired - Fee Related
-
1997
- 1997-01-03 KR KR1019970000015A patent/KR100273610B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH09297658A (ja) | 1997-11-18 |
CN1118138C (zh) | 2003-08-13 |
DE19650341A1 (de) | 1997-11-13 |
US5760721A (en) | 1998-06-02 |
DE19650341C2 (de) | 2000-04-06 |
KR970075825A (ko) | 1997-12-10 |
KR100273610B1 (ko) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1209896C (zh) | 轮询通信系统和轮询控制方法 | |
CN1118138C (zh) | A/d变换装置 | |
RU2000121962A (ru) | Устройство и способ перемежения обращенного перемежения для системы связи | |
CN1037060A (zh) | 快速存取图文广播解码器装置 | |
US5412488A (en) | Data processing apparatus dual-bus data processing with reduced cpu and memory requirements | |
CN1187728A (zh) | 个人电脑和设备通信用的传输转换器 | |
JP2804402B2 (ja) | アナログデジタル変換装置 | |
CN101782870B (zh) | 存储器装置与其控制方法 | |
CN1227598C (zh) | 用于帧和单元传输的交织 | |
CN1314234C (zh) | 一种多信道加权轮询方法及装置 | |
CN1767456A (zh) | 一种调度数据的方法及装置 | |
CN1135058A (zh) | 信息处理部件装置及方法 | |
CN1227599C (zh) | 总线主控保留和仲裁电路及其使用方法 | |
CN1635485A (zh) | 远程同步调用过程中的超时自适应方法 | |
CN1185856C (zh) | 一种图象扫描存储器 | |
CN1108067C (zh) | 具有改进的显示功能的选择性寻呼无线设备 | |
CN1263130C (zh) | 半导体集成电路 | |
CN114661221A (zh) | 一种ad采样系统及其方法 | |
CN100337195C (zh) | 对数个扫描仪同时扫描产生的图像文件作排版工作的方法 | |
CN1157042C (zh) | 一种用户板电路选择的两级优化方法 | |
CN1173277C (zh) | 传送已寄存的数据至pci总线的装置与方法 | |
CN1441562A (zh) | 正交频分复用通信系统控制层与物理层接口实现方法 | |
CN1121117C (zh) | 图像摄取装置的驱动方法 | |
SU1517141A2 (ru) | Многоканальное устройство дл передачи и приема дискретной информации | |
CN1110017C (zh) | 可均匀伸缩数字图象尺寸的方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |