CN1441562A - 正交频分复用通信系统控制层与物理层接口实现方法 - Google Patents
正交频分复用通信系统控制层与物理层接口实现方法 Download PDFInfo
- Publication number
- CN1441562A CN1441562A CN 03116300 CN03116300A CN1441562A CN 1441562 A CN1441562 A CN 1441562A CN 03116300 CN03116300 CN 03116300 CN 03116300 A CN03116300 A CN 03116300A CN 1441562 A CN1441562 A CN 1441562A
- Authority
- CN
- China
- Prior art keywords
- data
- write
- address
- unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
一种正交频分复用通信系统控制层与物理层接口实现方法,采用寄存器和双口随机存储器充当数据缓存单元,通过写控制单元进行片选及生成写地址,完成将数据写入缓存的工作,数据排序单元再对缓存中的数据进行必要的排序及封装,读控制单元进行片选及生成读地址将数据读出,读写同时进行,其速率协调问题由速率限制单元承担,写速率过快则通过信号线降低写速率,写速率过慢则向控制层发出中断信号,同时还采用控制反馈单元进行控制以及状态反馈。本发明的方法性能稳定,易于系统实现,且资源占用少,可以用于正交频分复用无线局域网系统及其它各类基于正交频分复用的系统。
Description
技术领域:
本发明涉及一种正交频分复用通信系统媒体访问控制层(MAC层)与物理层(PHY层)接口实现方法,是一种以IEEE802.11a协议为标准的数据成帧实现方法,属于数字通信技术领域。
背景技术:
IEEE802.11a标准提出于1999年,它是802.11标准的扩展。由于其编码映射方式最高可达64QAM,以及其调制方式为正交频分复用(OFDM),所以可提供高达54Mbps的速率。同时,它工作于5GHz频段,避免了2.4GHz这个非管制频段难免的一些冲突。因此它是一种很有发展前景的无线局域网标准。
但是在基于802.11a的系统中,数据传输速率很高,硬件实现存在很多困难。媒体访问控制层与物理层接口设计最主要的内容就是数据的成帧,包括速率匹配和数据重新排序两项工作。物理层要求在一帧的发送过程中符号与符号之间的时间间隔固定不变,而媒体访问控制层提供的用来生成符号的数据速率不确定,因此需要在媒体访问控制层与物理层接口中提供速率匹配功能。数据重新排序的目的是将媒体访问控制层提供的数据按物理层的要求进行重新排序。
从本质上说以上两项工作都是数据重组问题,前者是时间上的,而后者是空间上的。传统的处理方法是:将从媒体访问控制层获得的数据放入缓存,再以物理层要求的顺序及速率取出数据。但在媒体访问控制层数据传输速率过大或者过小的情况下,仅有这种传统的缓存机制就没有办法正常工作,因为缓存的空间是有限的,如果媒体访问控制层向缓存中写数据的速度过快,就会覆盖尚未读取的有效数据,造成数据丢失;如果媒体访问控制层向缓存中写数据的速度过慢,即随机存储器(随机存储器)中数据更新速率过慢,就会读取尚未更新的数据,数据无效。
发明内容:
本发明的目的在于针对以上技术难点,提供一种新的正交频分复用通信系统媒体访问控制层与物理层接口实现方法,在控制层传送速率很大或很小的情况下仍能够正常工作,性能稳定而实现简单。
在本发明的技术方案中,采用一个双口的随机存储器RAM(存放数据)及若干个寄存器(存放参数)充当数据缓存单元,通过一个写控制单元进行对缓存的选片(选中随机存储器或是某个寄存器)及生成写地址(随机存储器的地址),完成将数据写入缓存的工作,由数据排序单元对缓存中的数据进行必要的排序及封装,使其符合帧格式,读控制单元对排好序的数据进行选片及读地址的生成,输出符合参数规定速率的稳定数据流;速率限制单元通过比较读写指针对非法速率进行处理,写速率过快则通过信号线降低写速率,写速率过慢则向控制层发出中断信号。此外还采用控制反馈单元进行控制以及状态反馈。
本发明的具体操作按如下步骤进行:
1、产生写操作的片选信号及缓存的地址
将媒体访问控制层的数据送入写控制单元,此单元产生对缓存(双口随机存储器和若干个寄存器)的片选信号并生成随机存储器的地址。当片选选中双口随机存储器时,就将写地址生成器的使能端置为高电平,让它加一计数,不断生成新的地址。
2、数据存入缓存中
数据存入数据缓存单元,数据缓存单元包括两个向量寄存器和一个双口随机存储器。寄存器存储来自媒体访问控制层的参数,双口随机存储器存储数据。每次片选选中一寄存器或者随机存储器,就可以对其进行读或者写操作。其中,双口随机存储器循环利用,读写同时在两个端口分别进行。
3、进行数据排序
数据缓存单元要通向数据排序单元,由数据排序单元对缓存中的数据顺序进行调整。通常情况下,只需调整参数顺序,即将向量寄存器中的参数进行逻辑组合,得到帧的信令部分。为了方便读取,将调整后的数据封装成三个独立数据单元,片选线可分别选通它们。
4、产生读操作的片选信号及缓存的地址
排序封装后的数据,满足了物理层需要的数据格式,等待被读出。由读控制单元完成读片选及读地址的生成。片选对象有双口随机存储器及新生成的三个数据单元。当片选选中随机存储器时,把随机存储器的写地址生成器使能端置为高电平,让它加一计数,不断生成新的随机存储器读地址。
5、检查速率是否合法,处理非法速率
由速率限制单元检查速率是否合法,处理非法速率。为了保证数据传输的可靠性,缓存中始终要保持一定深度的未读取数据。此深度不能过大,也不能过小。深度过小时,由于没有足够的数据储备,很可能造成数据断流。深度过大时,由于缓存的总容量是有限的(是一个定值),导致可写空间过小,易造成覆盖有效数据(即未读取数据)的结果。通过比较读写地址来判断媒体访问控制层的速率是否合法:若写地址领先于读地址少于A个单位时,向媒体访问控制层发出中断信号INTO,中断本帧的发射过程;若写地址领先读地址多于B个单位时将媒体访问控制层的写使能线置为低电平,让其等待。其中,A与B是参数,可以根据实际需求调整。
6、控制及反馈
用控制反馈单元来进行控制及状态反馈。媒体访问控制层将控制信息写入控制寄存器中,以控制物理层;物理层将状态量写入状态寄存器中,媒体访问控制层可以从中读取以获得物理层的状态信息。
本发明将整个接口分为6个单元,它们之间互相作用构成了整个接口部分。媒体访问控制层的数据在写控制单元的控制下写入数据缓存单元中,数据排序单元将缓存中的数据进行必要的排序,再由读控制单元将排好序的数据读出,以形成某种速率的数据流,数据流的传输由速率限制单元进行速率控制以避免出现速率过快或过慢的情况。控制反馈单元增强了接口功能,使其更具可操作性。
在现场可编程门阵列(FPGA)里实现此接口,结果显示,本发明适用于媒体访问控制层的各种速率数据,性能稳定,且资源占用少,是实现OFDM通信系统媒体访问控制层与物理层接口的一种较理想的方法。
本发明可以用于OFDM无线局域网系统,也可以应用于地面数字视频广播(DVB-T)、码分多址-正交频分复用通信系统(CDMA-OFDM)、频分多址接入通信系统(OFDMA)等基于OFDM的系统中。
附图说明:
图1为媒体访问控制层与物理层接口的组成框图。
如图1所示,数据从媒体访问控制层流出后,依次经过写控制单元、数据缓存单元、数据排序单元和读控制单元,形成物理层需要的数据格式。同时,速率限制单元连接着写控制单元与读控制单元,对缓存器的读写操作进行整体的调控,保证数据流的稳定。控制反馈单元进行控制及状态反馈。其中,控制反馈单元由若干控制寄存器和状态寄存器组成,图中的双向线表示此单元进行的工作是交互式的。媒体访问控制层将控制信息写入此单元中的控制寄存器中,来控制物理层。物理层将状态量写入此单元中的状态寄存器中,媒体访问控制层就可以获得物理层的状态信息。
图2为数据排序单元的结构。
如图2所示,当片选选中向量寄存器即它的使能端为高电平时,向此寄存器中写数据。由于可读信号常为高电平,寄存器中的数据一直处于可读状态。按照帧的结构要求,对存储在向量寄存器中的参数经过逻辑组合得到帧的信令部分。为了便于读取,将组合后的数据封装成三个独立的数据单元,可用选片信号分别选取。图中的每个独立数据单元的容量为8比特,向量寄存器的容量为16比特。
图3为双口随机存储器的读写地址关系。
写地址与读地址相比较,写地址至少要领先于读地址A个单位,否则表明写的过慢,向媒体访问控制层发出中断信号INTO,中断本帧的发射过程,如图3.a所示;同时,写地址最多领先读地址B个单位,否则表明写的过快,将媒体访问控制层的写使能线置为低电平,让其等待,如图3.b所示。(阴影部分为已经写入新数据但未读取的随机存储器区)
具体实施方式:
以下通过具体的实施例对本发明的技术方案作进一步描述。
实施例为应用了本发明的无线局域网IEEE802.11a系统。此例中使用的双口随机存储器容量为16K。此例中写地址比读地址至少领先1K个单位,即A=1K,写地址最多比读地址领先B个单位,即B=1K。本发明应用于IEEE802.11a系统的具体步骤为:
1、产生写操作的片选信号及缓存的地址
将媒体访问控制层给出的信号译码得到缓存的片选信号。若片选选中双口随机存储器,就将随机存储器写地址生成器的使能端置为高电平,让它加一计数,生成新的随机存储器写地址。若片选选中寄存器,就将写地址生成器的使能端置为低电平,地址生成器不必工作。
2、数据存入缓存中
本例中,数据缓存单元由两个向量寄存器和一个双口随机存储器构成。向量寄存器存储来自媒体访问控制层的参数,在每一帧的开始时存储一次;随机存储器存储数据,要循环利用。当片选选中一向量寄存器或者随机存储器时,就可以对其进行读或者写操作。
3、进行数据排序及封装
需要对媒体访问控制层传输来的参数进行处理,才能得到物理层帧的信令部分。这些参数存储在向量寄存器中,因此只需对向量寄存器中的数据进行逻辑组合,再将组合后的数据打包封装,以形成三个独立数据单元,可供分别选通读取。
4、产生读操作的片选信号及缓存的地址
可读取的数据单元有双口随机存储器以及封装后的三个单元,因此要生成四个片选信号,分别选通它们。当片选选中随机存储器时,就将写地址生成器的使能端置为高电平,让它加一计数,生成新的读地址。当片选选中的不是随机存储器时,就将写地址生成器的使能端置为低电平,地址生成器不工作。
5、检查速率是否合法,处理非法速率
比较读写地址,判断媒体访问控制层的速率是否合法:情形1)写地址与地址的差值小于A,表明未读取数据深度过小,可以认为媒体访问控制层的数据传输速率无法满足物理层的要求,因此发出中断信号INTO。情形2)写地址与读地址差值大于B,表明未读取数据深度过大,而缓存的可用空间太小,将媒体访问控制层的写使能线置为低电平,暂停向缓存写数据,等待缓存中的数据被读出,以避免了覆盖未读取数据。情形3)写地址与读地址的差值在A与B之间,表明一切正常,读写都正常进行。
6、控制及反馈
将媒体访问控制层的控制信息写入控制寄存器,就可以通过此寄存器来控制物理层;同时将物理层的状态量写入状态寄存器中,供媒体访问控制层访问。控制反馈单元更好地实现了媒体访问控制层与物理层的互通,增强了接口功能。
通过实际的硬件实现,此接口实现方法不仅可处理媒体访问控制层的各种数据速率,性能稳定,而且实现较简单,占用系统资源也较少,是实现OFDM通信系统媒体访问控制层与物理层接口的一种理想的方法。
Claims (1)
1、一种正交频分复用通信系统控制层与物理层接口实现方法,其特征在于包括如下步骤:
1)将媒体访问控制层的数据送入写控制单元,产生写操作的片选信号及
缓存的地址;
2)数据存入数据缓存单元,两个向量寄存器存储来自媒体访问控制层的
参数,一个双口随机存储器存储数据,每次片选选中一寄存器或者随
机存储器,对其进行读或者写操作,其中,双口随机存储器循环利用,
读写同时在两个端口分别进行;
3)由数据排序单元对缓存中的数据顺序进行调整,将向量寄存器中的参
数进行逻辑组合,得到帧的信令部分,将调整后的数据封装成三个独
立数据单元;
4)由读控制单元完成读片选及读地址的生成,片选对象有双口随机存储
器及新生成的三个数据单元,当片选选中随机存储器时,把随机存储
器的写地址生成器使能端置为高电平,让它加一计数,不断生成新的
随机存储器读地址;
5)由速率限制单元检查速率是否合法,处理非法速率,缓存中始终保持
一定深度的未读取数据,通过比较读写地址来判断媒体访问控制层的
速率是否合法:若写地址领先于读地址少于A个单位时,向媒体访问控
制层发出中断信号INTO,中断本帧的发射过程,若写地址领先读地址
多于B个单位时将媒体访问控制层的写使能线置为低电平,让其等待,
其中,A、B参数根据实际需求调整;
6)用控制反馈单元来进行控制及状态反馈,媒体访问控制层将控制信息
写入控制寄存器中,以控制物理层;物理层将状态量写入状态寄存器
中,媒体访问控制层从中读取以获得物理层的状态信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03116300 CN1216467C (zh) | 2003-04-10 | 2003-04-10 | 正交频分复用通信系统控制层与物理层接口实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03116300 CN1216467C (zh) | 2003-04-10 | 2003-04-10 | 正交频分复用通信系统控制层与物理层接口实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1441562A true CN1441562A (zh) | 2003-09-10 |
CN1216467C CN1216467C (zh) | 2005-08-24 |
Family
ID=27770427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03116300 Expired - Fee Related CN1216467C (zh) | 2003-04-10 | 2003-04-10 | 正交频分复用通信系统控制层与物理层接口实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1216467C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100456232C (zh) * | 2007-03-19 | 2009-01-28 | 中国人民解放军国防科学技术大学 | 针对流处理的存储访问与调度装置 |
WO2010069186A1 (zh) * | 2008-12-16 | 2010-06-24 | 杭州华三通信技术有限公司 | 一种支持可变速率的方法和网络设备 |
CN112003910A (zh) * | 2020-08-11 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种以太网络物理层与介质访问控制层的交互方法和装置 |
-
2003
- 2003-04-10 CN CN 03116300 patent/CN1216467C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100456232C (zh) * | 2007-03-19 | 2009-01-28 | 中国人民解放军国防科学技术大学 | 针对流处理的存储访问与调度装置 |
WO2010069186A1 (zh) * | 2008-12-16 | 2010-06-24 | 杭州华三通信技术有限公司 | 一种支持可变速率的方法和网络设备 |
CN101437033B (zh) * | 2008-12-16 | 2012-07-11 | 杭州华三通信技术有限公司 | 一种支持可变速率的方法和网络设备 |
CN112003910A (zh) * | 2020-08-11 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种以太网络物理层与介质访问控制层的交互方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1216467C (zh) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1097913C (zh) | Atm流量调节 | |
EP1005739B1 (en) | Shared memory management in a switched network element | |
CN1201532C (zh) | 具有中心调度程序的atm交换机及其调度方法 | |
US6141737A (en) | Method for dynamically and efficiently caching objects received from an application server by a client computer by subdividing cache memory blocks into equally-sized sub-blocks | |
US8811411B2 (en) | Packet aggregation and fragmentation at layer-2 over a managed network | |
US6094712A (en) | Computer network interface for direct mapping of data transferred between applications on different host computers from virtual addresses to physical memory addresses application data | |
JP4480845B2 (ja) | メモリー幅の非常に広いtdmスイッチシステム | |
US7995472B2 (en) | Flexible network processor scheduler and data flow | |
US9602436B2 (en) | Switching device | |
CN101150486A (zh) | 一种零拷贝缓冲区队列网络数据接收的管理方法 | |
US20030016689A1 (en) | Switch fabric with dual port memory emulation scheme | |
WO1999053406A2 (en) | High-speed data bus for network switching | |
KR100633755B1 (ko) | 디지털 통신 프로세서 | |
WO2006098763A2 (en) | Intelligent memory interface | |
CN1216467C (zh) | 正交频分复用通信系统控制层与物理层接口实现方法 | |
CN101753580B (zh) | 包处理芯片及其数据存储、转发方法 | |
US7069397B2 (en) | Stream based memory manager with function specific hardware logic for accessing data as a stream in memory | |
US7849284B2 (en) | Message memory for a communication protocol and method | |
US7746889B2 (en) | Storage device and method of controlling access | |
CN1767456A (zh) | 一种调度数据的方法及装置 | |
CN111857817B (zh) | 数据读取方法、数据读取装置及数据读取系统 | |
CN1282317C (zh) | 多路多速率数字交换的方法及其装置 | |
CN114780145B (zh) | 数据处理方法、数据处理装置及计算机可读存储介质 | |
CN1098584C (zh) | 多路复用异步传递方式信元的装置与方法 | |
WO2024001414A1 (zh) | 报文的缓存方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |