CN1282317C - 多路多速率数字交换的方法及其装置 - Google Patents
多路多速率数字交换的方法及其装置 Download PDFInfo
- Publication number
- CN1282317C CN1282317C CN 01145715 CN01145715A CN1282317C CN 1282317 C CN1282317 C CN 1282317C CN 01145715 CN01145715 CN 01145715 CN 01145715 A CN01145715 A CN 01145715A CN 1282317 C CN1282317 C CN 1282317C
- Authority
- CN
- China
- Prior art keywords
- channel
- data
- multipage
- passage
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明所述多路多速率数字交换的方法，根据数字交换的工作模式找出对应的输入输出通道数和每通道每帧信道数，并对多页数据存储器和连接存储器逻辑分块，再根据交换方向确定连接存储器各存储单元的内容；输入数据经串并转换后按所处通道和信道写入多页数据存储器中对应逻辑分块中的相应单元，当需交换时，先获得当前输出信道对应的连接存储器单元的地址，然后确定连接存储器单元中的数据作为读出地址，从多页数据存储器中读出数据，经过并串转换后在当前信道输出。本发明采用控制写入地址顺序和读出地址顺序的方法，使多路多速率数据的交叉连接和信道交换两部分功能同时在交换中完成，可适应外部输入输出通道数变化或多种数据速率交叉连接的情况。
Description
技术领域
本发明涉及程控数字交换技术，具体地说，涉及其中的数字交换方法及其装置。
背景技术
数字交换是指各条脉冲编码调制PCM(Pulse Code Modulation)链路的各个时隙(信道)的数字信息的交换，其中时分交换是数字交换技术的关键。在时分交换中，通常采用“顺写控读”的原理，所谓“顺写”，即将输入时分复用线上的输入数据经串并转换后顺序地存入数据存储器；所谓“控读”，则是指输出数据可以按照要求的任意顺序来输出，即控制读出，从而实现时隙交换，它可以实现话音、可视图文、数据传输等多种业务功能。
专利申请号为99116116的中国专利“多页顺写控读数字交换单元”提供了一种采用“顺写控读”方法实现数字交换的数字交换单元，包括多页数据存储器、顺序写入计数器、交换控制器、控制信息存储器和输出时隙计数器，如图1所示。它将固定的单一速率的串行输入数据分割成独立的时隙数据，经串并转换后顺序地写入多页数据存储器中，而与输出时隙(信道)一一对应的交换控制器中存放着待交换输出数据在多页数据存储器中的地址，改变交换控制器的内容，就改变了从多页数据存储器读出数据的地址，即改变了数据的交换方向，这种输入数据顺序写入多页数据存储器而输出数据地址由交换控制器决定的方法就叫“顺写控读”，由于它对输入只采取简单顺序写入，所以只能适用于单速率输入数据的情况。
专利号为4206322的美国专利“多速率时分交换系统”是将各通道输入数据先存在输入缓冲器内，由中央处理器扫描控制各路输入输出存储器的读写内容和交换方向，它显然不能同时处理多路交换，无法满足现代通信对速度的要求。而专利号为4332026的美国专利“多速率数字交换控制器”是一个用于卫星通讯的专用电路，它的多速率数字交换是指网络间接收和发送端口可以在不同时间工作于不同速率，而不是本发明所述的可以同时有多种速率的数字交换。
以前的通信业务由于种类不多和通信网络结构相对简单，单速率顺写控读的数字交换装置及方法可以完成其功能。但是，随着通信业务种类的不断增加和通信网络拓扑结构的日益复杂，单速率顺写控读数字交换装置和方法已经无法满足需要了。如在移动通信系统的基站的设计中，针对不同的拓扑结构，与基站控制器直接相连的基站需要收集其它基站的信息，即有多个2M链路，在完成时隙的交叉连接后，整合成一条或多条高速链路(4M或8M)，输出到基站控制器，目前一般是采取先交叉连接再复接的方法分别实现的，它大大增加了系统设计的复杂程度，并且无法适应网络的变化和调整。另外，在宽带接入系统中，也存在同样的问题，因此，迫切需要一种能够处理多路多速率数字交换的方法及应用此方法的装置。
发明内容
本发明所要解决的技术问题在于提供一种实现多路多速率数字交换的方法和应用此方法的数字交换装置，以解决现有数字交换技术不能将多路多速率输入数据交叉连接和复接同时完成的问题。
本发明所述多路多速率数字交换的方法，包括以下步骤：
一、根据数字交换的工作模式确定对应的输入输出通道数和每通道每帧信道数；
二、根据步骤一的结果对多页数据存储器和连接存储器进行逻辑分块；
三、根据交换方向的要求来确定连接存储器各存储单元的内容；
四、输入数据经过串并转换后按照所处通道和信道写入多页数据存储器中对应的逻辑分块中的相应单元；
五、获得当前输出信道对应的连接存储器单元的地址；
六、根据步骤五的结果确定的连接存储器单元中的数据作为读出地址，从多页数据存储器中读出数据；
七、读出的数据经过并串转换后在当前信道输出。
另一方面，本发明提出了一种多路多速率数字交换装置，包括：
串并转换电路，用于将输入的串行数据转换成并行数据；
多页数据存储器，用于存储所述串并转换电路输出的数据；
并串转换电路，用于将从所述多页数据存储器中读出的并行数据转换为串行数据输出；
控制寄存器，用于存储数字交换的工作模式；
输入通道信道计数器，用于对输入数据所在的通道和信道进行计数；
写入地址映射电路，根据所述控制寄存器的内容生成输入数据在所述多页数据存储器中的写入地址；
输出通道信道计数器，用于对输出数据所在的通道和信道进行计数；
读出地址映射电路，根据所述控制寄存器的内容决定输出信道对应在所述连接存储器中的地址；
连接存储器，位于所述多页数据存储器与所述读出地址映射电路之间，用于存储各输出信道对应的输入信道数据在所述多页数据存储器的地址。
本发明所述交换装置，还可以包括微处理器接口，用于外部微处理器对所述控制寄存器的读写。
由上述可知，本发明采用控制写入地址顺序和读出地址顺序的方法及其装置，使多路多速率数据的交叉连接和时隙交换两部分功能同时在交换中完成，简化了系统电路，并且增加了系统的灵活性和适应速率变化的机动性，可以适应外部输入输出通道数变化或多种数据速率交叉连接的情况，同时缩小了数字交换装置的体积，降低设备造价，提高了系统的可靠性。
本发明除了具有控写控读的特点外，还能实现其它数字交换的常用功能，如延时方式可变，帧输入输出的偏移测量和前置、消息模式和高阻模式等等适用于可视图文、数据传输、ISDN等业务的功能，且容量可调，易于升级。
附图说明
图1是现有采用顺写控读方法的数字交换单元的结构示意图。
图2是本发明所述方法的流程图。
图3是本发明所述装置的结构示意图。
图4是应用本发明的两种输入速率数据交换的示意图。
具体实施方式
下面结合附图对本发明的具体实施作进一步的详细描述。
图1所示的数字交换单元采用顺写控读的方法进行数字交换，只适用于单速率数据的情况，具体情况已在前面背景技术部分描述过。
本发明所述方法核心在于对输入数据采用“控写”，对输出数据采用“控读”来完成数字交换，即“控写控读”。与原有的“顺写控读”方法不同，“控写”的输入数据的写入地址不再是简单的递增顺序，而是由数字交换的工作模式所决定，即根据当前输入数据所在的通道数和信道数确定该输入数据在多页数据存储器中的位置。由于映射算法能根据工作模式的配置自动调整，所以能够适用于多路多速率输入数据的处理。而“控读”则是当某通道中某信道输出时，根据工作模式确定源信道数据在多页数据存储器中的地址，读出此并行数据，再经过并串转换后输出。
接下来完整地描述一下本发明所述方法如何实现多路多速率数字交换的。首先，根据数字交换的工作模式找出对应的输入输出通道数和每通道每帧信道数(步骤201)，工作模式与输入输出通道数和各通道数据速率有一个固定的对应关系，如表1所示。
表1
| 工作模式 | 输入通道数 | 输入数据速率 | 输出通道数 | 输出数据速率 | 每通道每帧信道数 |
| 0 | 32 | 8Mbit/s | 32 | 8Mbit/s | 128 |
| 1 | 16 | 16Mbit/s | 16 | 16Mbit/s | 256 |
| 2 | 16 | 4Mbit/s | 16 | 4Mbit/s | 64 |
| 16 | 8Mbit/s | 16 | 8Mbit/s | 128 | |
| 3 | 12 | 16Mbit/s | 12 | 16Mbit/s | 256 |
| 8 | 8Mbit/s | 8 | 8Mbit/s | 128 | |
| 4 | 32 | 4Mbit/s | 32 | 4Mbit/s | 64 |
| 16 | 2Mbit/s | 16 | 2Mbit/s | 32 |
| 5 | 16 | 4Mbit/s | 16 | 4Mbit/s | 64 |
| 6 | 32 | 2Mbit/s | 32 | 2Mbit/s | 32 |
然后根据输入输出通道数和每通道每帧信道数对多页数据存储器和连接存储器进行逻辑分块(步骤202)，多页数据存储器和连接存储器的容量和逻辑结构是一样的，假设要求处理的最大通道数是M，要求处理的最高输入速率时每帧有N个信道，那么在逻辑上多页数据存储器和连接存储器被划分为M块，每块又划分为N个单元。然后根据交换方向要求确定连接存储器各存储单元的内容(步骤203)，例如，交换方向是将输入的第2通道中第3信道的数据18H交换到输出的第4通道的第5信道，那么该待交换数据18H在多页数据存储器中的地址是0203H，对应的连接存储器单元的地址为0405H，那么地址为0405H的连接存储器单元中的内容就是数据0203H，即待交换数据在多页数据存储器中的地址，其它连接存储器单元的内容按照同样的方法来确定。当需要进行数字交换时，输入数据经串并转换后按所处通道和信道写入多页数据存储器中对应的逻辑分块中的相应单元中(步骤204)，同时要获得当前输出信道对应的连接存储器单元的地址(步骤205)，输出通道中信道与连接存储器的映射关系和输入与多页数据存储器的映射关系相同，而该地址对应的连接存储器单元的数据就作为读出地址，从对应的多页数据存储器中读出数据(步骤206)，读出的数据经过并串转换后在当前信道输出(步骤207)。至此，数字交换的过程结束。
如图3所示，本发明所述多路多速率数字交换装置包括串并转换电路10、多页数据存储器11、并串转换电路12、写入地址映射电路13、连接存储器14、控制寄存器15、读出地址映射电路16、微处理器接口17、输入通道信道计数器18和输出通道信道计数器19。
其中，串并转换电路10，用于把多速率的串行输入数据转为并行数据。
多页数据存储器11，用于存储并行数据，如果要求处理的最大通道数为M，要求处理的最高输入速率时每帧有N个信道，那么为了存储所有多路多速率输入数据，多页数据存储器11的存储单元个数就是M×N，而且在逻辑上将它们分为M块，每块大小为N个单元。每个通道的输入数据按照信道顺序写入对应逻辑块的对应单元，例如，第0通道的0信道数据写入第0块的0单元，第0通道的1信道数据写入第0块的1单元，第1通道的0信道数据写入第1块的0单元，第1通道的1信道数据写入第1块的1单元，直到第(M-1)通道的(N-1)信道数据写入第(M-1)块的(N-1)单元。这里需说明的是，由于多页数据存储器11的容量是按照最多路数和最高速率时每帧信道数决定的，所以在实际使用时会存在部分存储单元实际没有使用的情况。
并串转换电路12，将从多页数据存储器11中读出的并行数据转换为串行数据流输出。
写入地址映射电路13，根据工作模式和输入通道信道计数器18的计数值产生输入数据写入多页数据存储器11的地址。
连接存储器14，位于多页数据存储器11与读出地址映射电路16之间，连接存储器14的容量和逻辑结构与多页数据存储器11的相同。连接存储器14的每个存储单元对应一个固定的输出信道，例如，连接存储器14第0块第0单元对应第0输出通道的第0输出信道，连接存储器14第0块第1单元对应第0输出通道的第1输出信道，连接存储器14第1块第0单元对应第1输出通道的第0输出信道，连接存储器14第1块第1单元对应第1输出通道的第1输出信道，直到连接存储器14第(M-1)块第(N-1)单元对应第(M-1)输出通道的第(N-1)输出信道。与多页数据存储器11一样，由于连接存储器14的容量是按照最多输出路数和最高速率时每帧输出信道数决定的，所以在实际使用时有部分存储单元可能会不被使用。
连接存储器14的每个存储单元中存放的是该输出信道对应的输入信道的数据在多页数据存储器11的地址，即连接存储器14的内容决定数据的交换方向。简单举例说明连接存储器14的作用，当输入的第0通道的第1信道数据23H经过串并转换电路10后写入多页数据存储器11的0001H单元中，如果希望将这个输入数据23H交换到输出的第0通道的第3信道，就将连接存储器14中与输出的第0通道的第3信道对应的存储单元0003H中写入0001H，就能实现将输入第0通道中第1信道的数据23H交换到输出的第0通道的第3信道中。
控制寄存器15，其内容主要是工作模式，由微处理器接口进行读写，它决定写入地址映射电路13的写入地址生成和读出地址映射电路16的读出地址生成。
读出地址映射电路16，根据工作模式和输出通道信道计数器19决定输出信道对应的连接存储器单元在连接存储器14中的地址，再由连接存储器单元的内容决定输入信道数据在多页数据存储器11中的地址。
微处理器接口17，外部微处理器通过它读写控制寄存器15。
输入通道信道计数器18，对输入数据所在通道和信道进行计数，为写入地址映射电路13生成输入数据的写入地址提供条件。
输出通道信道计数器19，对输出数据所在通道和信道进行计数，为读出地址映射电路16生成输出数据的读出地址提供条件。
下面举例说明输入数据是如何存储在多页数据存储器11中的。
假设一个数字交换电路配置为4个通道输入输出，而且其最高工作速率为16Mbit/s时，则每通道每帧有4个信道，那么输入数据在多页数据存储器11中的存储位置如表2所示。
表2
| 通道地址 | 信道地址 | ||||
| A3 | A2 | 通道号 | A1 | A0 | 信道号 |
| 0 | 0 | 通道0 | 0 | 0 | 信道0 |
| 0 | 0 | 通道0 | 0 | 1 | 信道1 |
| 0 | 0 | 通道0 | 1 | 0 | 信道2 |
| 0 | 0 | 通道0 | 1 | 1 | 信道3 |
| 0 | 1 | 通道1 | 0 | 0 | 信道0 |
| 0 | 1 | 通道1 | 0 | 1 | 信道1 |
| 0 | 1 | 通道1 | 1 | 0 | 信道2 |
| 0 | 1 | 通道1 | 1 | 1 | 信道3 |
| 1 | 0 | 通道2 | 0 | 0 | 信道0 |
| 1 | 0 | 通道2 | 0 | 1 | 信道1 |
| 1 | 0 | 通道2 | 1 | 0 | 信道2 |
| 1 | 0 | 通道2 | 1 | 1 | 信道3 |
| 1 | 1 | 通道3 | 0 | 0 | 信道0 |
| 1 | 1 | 通道3 | 0 | 1 | 信道1 |
| 1 | 1 | 通道3 | 1 | 0 | 信道2 |
| 1 | 1 | 通道3 | 1 | 1 | 信道3 |
假如将该交换电路配置为第0、1通道工作在16Mbit/s，而第2、3通道工作在8Mbit/s，那么第0、1通道每帧仍然有4信道，而第2、3通道则每帧只有2信道，其输入数据的存储位置见表3。
表3
| 通道地址 | 信道地址 | |||
| A3 | A2 | A1 | A0 | 第0块 |
| 0 | 0 | 0 | 0 | |
| 0 | 0 | 0 | 1 | |
| 0 | 0 | 1 | 0 | |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 0 | 第1块 |
| 0 | 1 | 0 | 1 | |
| 0 | 1 | 1 | 0 | |
| 0 | 1 | 1 | 1 | |
| 1 | 0 | 0 | 0 | 第2块 |
| 1 | 0 | 0 | 1 | |
| 空 | 空 | 空 | 空 | |
| 空 | 空 | 空 | 空 | |
| 1 | 1 | 0 | 0 | 第3块 |
| 1 | 1 | 0 | 1 | |
| 空 | 空 | 空 | 空 | |
| 空 | 空 | 空 | 空 | |
假如将该交换电路配置为第0、1通道工作在8Mbit/s，而第2、3通道工作在16Mbit/s，那么第2、3通道每帧仍然有4信道，而第0、1通道则每帧只有2信道，输入数据的存储位置见表4。
表4
| 通道地址 | 信道地址 | |||
| A3 | A2 | A1 | A0 | 第0块 |
| 0 | 0 | 0 | 0 | |
| 0 | 0 | 0 | 1 | |
| 空 | 空 | 空 | 空 | |
| 空 | 空 | 空 | 空 | |
| 0 | 1 | 0 | 0 | 第1块 |
| 0 | 1 | 0 | 1 | |
| 空 | 空 | 空 | 空 | |
| 空 | 空 | 空 | 空 | |
| 1 | 0 | 0 | 0 | 第2块 |
| 1 | 0 | 0 | 1 | |
| 1 | 0 | 1 | 0 | |
| 1 | 0 | 1 | 1 | |
| 1 | 1 | 0 | 0 | 第3块 |
| 1 | 1 | 0 | 1 | |
| 1 | 1 | 1 | 0 | |
| 1 | 1 | 1 | 1 | |
由此可见，通过对写入地址映射电路13的控制，不同工作模式下不同速率的输入数据所在多页数据存储器11的地址都可以根据其所在通道数和信道数决定，从而统一了多路多速率输入数据在多页数据存储器11中存储地址的生成方式，它是实现多路多速率数字交换的关键。
连接存储器14存储的是时隙交换所对应的位置信息，每个输出信道对应连接存储器14的一个单元，此单元地址下的内容则是交换到这个输出信道的多页数据存储器11的地址，所以修改连接存储器14的内容就控制了每个输出信道的数据源头，即改变了交换方向。
图4是一个4通道2种数据速率进行时隙交换的实施简例。在该实施例中，第0、1输入通道有4个信道，即工作在16Mbit/s，第2、3通道有2个信道，即工作在8Mbit/s；而第0、1输出通道有4个信道，即工作在16Mbit/s，第2、3输出通道有2个信道，即工作在8Mbit/s。
写入地址映射电路13根据上述工作模式将各通道的每个信道的输入数据写入多页数据存储器11中，其存储位置如表3所示。
设定交换方向为：
1、输入的第1通道第2信道的数据b1交换到输出的第2通道第1信道；
2、输入的第3通道第0信道的数据d0交换到输出的第0通道第3信道。
那么数据b1存储在多页数据存储器11的0110单元；d0则存储在1100单元。
读出地址映射电路16依据上述交换方向在连接存储器14的1001单元写入0110；在连接存储器14的0011单元写入1100。
当输出第2通道第1信道时，根据当前输出通道信道计数值，找到与之对应的连接存储器单元地址为1001，以此单元的内容0110作为多页数据存储器11的地址，读出此地址单元内的数据b1，经过并串转换电路12后输出，完成交换。
当输出第0通道第3信道时，根据当前输出通道信道计数值，找到与之对应的连接存储器单元地址为0011，以此单元的内容1100作为多页数据存储器11的地址，读出此地址单元内的数据d0，经过并串转换电路12后输出，完成交换。
下面进一步详细描述本发明在实际的无线基站设备中实现多速率多路数字交换的过程。
在无线基站的交换板上，需要用到16通道4M(工作模式2)和16通道8M(工作模式2)两种速率的数字交换，在不同的应用场合，也可能配置为其它速率的交换模式。其中STi0-STi15为16通道4M的输入数据，STo0-STo15为16通道4M的输出数据，STi16-STi31为16通道8M的输入数据，STo16-STo31为16通道8M的输出数据。在1帧里，STi0-STi15和STo0-STo15每通道都有64个信道，而STi16-STi31和STo16-STo31每通道有128个信道，当外部CPU通过微处理器接口17将工作模式写入两个控制寄存器15后，写入地址映射电路13就将STi0-STi15上的4M输入数据经过串并转换电路10后存到地址为0000H-0F3FH的多页数据存储器11中，而将STi16-STi31上的8M输入数据经过串并转换电路10后存到地址为1000H-1F7FH单元，0F40H-0FFFH单元为空。在连接存储器14中，连接存储器单元的地址对应于输出信道，而连接存储器单元的内容则为待交换输出对应的输入信道地址。
例如，要将第2通道中第16信道中数据交换到第3通道的第31信道中，同时要将第31通道中第7信道中数据交换到第17通道的第127信道中。由于第2通道中第16信道数据存在多页数据存储器11的0210H单元，而第31通道中第7信道数据存在多页数据存储器11的1F07H单元，所以要把连接存储器14的031FH(对应于第3通道的第31信道)和117FH(对应于第17通道的第127信道)单元写为0210H和1F07H，连接存储器14就会按给定的地址在多页数据存储器11中读出源信道数据，再经并串转换后输出。这样，多路多速率的数字交换就完成了。
Claims (7)
1、一种多路多速率数字交换的方法，其特征在于，包括以下步骤：
一、根据数字交换的工作模式找出对应的输入输出通道数和每通道每帧信道数；
二、根据步骤一的结果对多页数据存储器和连接存储器进行逻辑分块；
三、根据交换方向的要求来确定连接存储器各存储单元的内容；
四、输入数据经串并转换后按所处通道和信道写入多页数据存储器中对应的逻辑分块中的相应单元；
五、获得当前输出信道对应的连接存储器单元的地址；
六、根据步骤五的结果确定的连接存储器单元中的数据作为读出地址，从多页数据存储器中读出数据；
七、读出的数据经过并串转换后在当前信道输出。
2、如权利要求1所述的方法，其特征在于：所述步骤一中工作模式与输入输出通道数和每通道每帧信道数的对应关系如表1
表1
工作模式
输入通道数
输入数据速率
输出通道数
输出数据速率
每通道每帧信道数
0
32
8Mbit/s
32
8Mbit/s
128
1
16
16Mbit/s
16
16Mbit/s
256
2
16
4Mbit/s
16
4Mbit/s
64
16
8Mbit/s
16
8Mbit/s
128
3
12
16Mbit/s
12
16Mbit/s
256
8
8Mbit/s
8
8Mbit/s
128
4
32
4Mbit/s
32
4Mbit/s
64
5
16
2Mbit/s
16
2Mbit/s
32
16
4Mbit/s
16
4Mbit/s
64
6
32
2Mbit/s
32
2Mbit/s
32
3、如权利要求1所述的方法，其特征在于：所述步骤二的逻辑分块包括根据输入输出的最大通道数把多页数据存储器和连接存储器划分为块以及根据最高输入输出速率时的每帧信道数将块划分为单元。
4、如权利要求1所述的方法，其特征在于：所述步骤三中连接存储器各存储单元的内容是待交换数据在多页数据存储器中的存储地址。
5、一种多路多速率数字交换装置，其特征在于，包括：
串并转换电路(10)，用于将输入的串行数据转换成并行数据；
多页数据存储器(11)，用于存储所述串并转换电路(10)输出的数据；
并串转换电路(12)，用于将从所述多页数据存储器(11)中读出的并行数据转换为串行数据输出；
控制寄存器(15)，用于存储数字交换的工作模式；
输入通道信道计数器(18)，用于对输入数据所在的通道和信道进行计数；
写入地址映射电路(13)，根据所述控制寄存器(15)的内容和输入通道信道计数器(18)的计数值生成输入数据在所述多页数据存储器(11)中的写入地址；
输出通道信道计数器(19)，用于对输出数据所在的通道和信道进行计数；
连接存储器(14)，位于所述多页数据存储器(11)与所述读出地址映射电路(16)之间，用于存储各输出信道对应的输入信道数据在所述多页数据存储器(11)的地址；
读出地址映射电路(16)，根据所述控制寄存器(15)的内容和输出通道信道计数器(19)决定输出信道对应在所述连接存储器(14)中的地址。
6、如权利要求5所述的装置，其特征在于：还包括微处理器接口，用于外部微处理器对所述控制寄存器的读写。
7、如权利要求5或6所述的装置，其特征在于：所述多页数据存储器(11)的容量和逻辑结构与所述连接存储器(14)的容量和逻辑结构相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01145715 CN1282317C (zh) | 2001-12-26 | 2001-12-26 | 多路多速率数字交换的方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01145715 CN1282317C (zh) | 2001-12-26 | 2001-12-26 | 多路多速率数字交换的方法及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1428964A CN1428964A (zh) | 2003-07-09 |
| CN1282317C true CN1282317C (zh) | 2006-10-25 |
Family
ID=4678289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01145715 Expired - Fee Related CN1282317C (zh) | 2001-12-26 | 2001-12-26 | 多路多速率数字交换的方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1282317C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866805B (zh) * | 2005-12-05 | 2010-08-11 | 华为技术有限公司 | 混合速率时分复用交换芯片及其数据交换方法 |
| CN101137246B (zh) * | 2006-10-12 | 2010-09-29 | 中兴通讯股份有限公司 | 用于同步数字传输系统中的超大规模数据交叉连接的方法 |
| CN101014200B (zh) * | 2007-01-29 | 2010-10-27 | 华为技术有限公司 | 时分多路复用信号的交换方法和交换装置 |
| CN105933240A (zh) * | 2016-04-27 | 2016-09-07 | 长沙丰灼通讯科技有限公司 | 一种有线和无线结合的数据高效传输方法 |
| CN114326488A (zh) * | 2021-12-01 | 2022-04-12 | 浙江源创智控技术有限公司 | 一种用于楼控系统的io模块通道联动的组态分配方法及装置 |
-
2001
- 2001-12-26 CN CN 01145715 patent/CN1282317C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1428964A (zh) | 2003-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1035927A (zh) | 混合式分组交换的方法和设备 | |
| CN101930412B (zh) | 存储器微块化请求重排序 | |
| CN108897277B (zh) | 一种plc的独立io模块地址自动分配方法及结构 | |
| CN1282317C (zh) | 多路多速率数字交换的方法及其装置 | |
| CN101420233B (zh) | 一种比特交织器及交织方法 | |
| CN1150375A (zh) | 控制交换机的方法以及交换机与通信系统 | |
| CN101046788A (zh) | 总线仲裁方法 | |
| CN1166134C (zh) | 用于atm交换结构中的流水线式共享存储器读写方法 | |
| CN111581136B (zh) | 一种dma控制器及其实现方法 | |
| CN1567807A (zh) | 一种频域滤波器及实现频域滤波的方法 | |
| CN1099792C (zh) | 单板大容量数字时分交换网络 | |
| CN101136638A (zh) | 一种多码率非规则ldpc码解码器 | |
| CN1767456A (zh) | 一种调度数据的方法及装置 | |
| CN1320471C (zh) | 半双工串行通信总线外部设备接口 | |
| CN1126422C (zh) | 电子交换机中的时分多路通信高速切换控制系统和控制方法 | |
| CN1139297C (zh) | 时分复用的交叉连接交换机 | |
| CN1691568A (zh) | 同步数据传送网中数据交叉的方法及装置 | |
| CN1858724A (zh) | 一种多用户访问缓存方法和系统 | |
| CN1093728C (zh) | 一种大容量t型交换网 | |
| CN1046040C (zh) | 与总线位数相匹配的存贮器直接存取结构 | |
| CN1349697A (zh) | 交换机结构 | |
| CN1216467C (zh) | 正交频分复用通信系统控制层与物理层接口实现方法 | |
| CN1166248C (zh) | 多信道数据的群交换装置 | |
| CN1738306A (zh) | 一种网络数据通信设备及动态调整数据处理能力的方法 | |
| CN1905425A (zh) | 一种sdh系统光板到光板时隙时分优化配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHENZHENG CITY ZTE CO., LTD. Free format text: FORMER OWNER: SHENZHENG CITY ZTE CO., LTD. SHANGHAI SECOND INSTITUTE Effective date: 20030725 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030725 Applicant after: Zhongxing Communication Co., Ltd., Shenzhen City Applicant before: Shanghai Inst. of No.2, Zhongxing Communication Co., Ltd., Shenzhen City |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061025 Termination date: 20131226 |